DE3237225A1 - Vorrichtung und verfahren zum pruefen von lsi- und speichervorrichtungen - Google Patents

Vorrichtung und verfahren zum pruefen von lsi- und speichervorrichtungen

Info

Publication number
DE3237225A1
DE3237225A1 DE19823237225 DE3237225A DE3237225A1 DE 3237225 A1 DE3237225 A1 DE 3237225A1 DE 19823237225 DE19823237225 DE 19823237225 DE 3237225 A DE3237225 A DE 3237225A DE 3237225 A1 DE3237225 A1 DE 3237225A1
Authority
DE
Germany
Prior art keywords
memory
test signals
standard values
format
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19823237225
Other languages
English (en)
Other versions
DE3237225C2 (de
Inventor
George William 91320 Newbury Park Calif. Conner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of DE3237225A1 publication Critical patent/DE3237225A1/de
Application granted granted Critical
Publication of DE3237225C2 publication Critical patent/DE3237225C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns

Description

■2-
TERADYNE , INCORPORATED
Boston (USA)
Vorrichtung und Verfahren zum Prüfen von LSI- und Speichervorrichtungen
Die .Erfindung betrifft die Prüfung großintegrierter Schaltkreise (LSI-Vorrichtungen) und von Speichervorrichtungen durch Eingabe von Prüfsignalen und Vergleich der sich ergebenden AusgangsSignale mit Normwerten.
Beim Prüfen von LSI-Vorrichtungen werden abgestimmte Prüfsignale, Normwerte und zugehörige Format- und Zeitinformationen für jeden Anschlußstift (pin) der Vorrichtung in einen dem jeweiligen Stift zugeordneten Speicher mit freiem Zugriff (RAM) eingegeben. Während des PrüfVorgangs führt ein Adreßgenerator dem Speicher Adressensignale zu, damit die gewünschte Folge von Eingaben und Vergleichen durchgeführt wird.
Im Gegensatz dazu führt bei der Prüfung von Speichervorrichtungen der Adreßgenerator Adressensignale gleichzeitig den "Adreß"-Anschlußstiften der Speichervorrichtung zu (die also die Adressensignale als Prüfsignale erhält) und aktiviert einen gesonderten Generator, der "Daten"-Prüfsignale an die Datenanschlüsse der Vorrichtung anlegt. Aus-
gangssignale treten nur an den Datenanschlüssen auf und werden mit den vorher eingegebenen Datensignalen verglichen. Wenngleich jedem Anschluß ein RAM zugeordnet ist, speichert er nur Format- und Zeitsteuerinformation (die typischerweise für lange Polgen von Testsignalen konstant bleiben) und bei einigen Ausführungsformen Adressenentwirrinformationen.
Die Erfindung schafft eine Prüfvorrichtung für LSI- und Speichervorrichtungen mit jeweils einer Vielzahl von Anschlüssen (pins) -,im Falle der Speichervorrichtungen Adreßanschlüssen und Datenanschlüssen, die nach dem Einführen von PrüfSignalen die sich dadurch ergebenden Ausgangssignale mit Normwerten vergleicht.Sie hat zu diesem Zweck eine Folgesteuerung für die Eingabe- und Vergleichsvorgänge, ein Speicherelement zum Speichern der Testsignale und der Normwerte für die LSI-Vorrichtungen, einen Generator zum Erzeugen der Testsignale und der Normwerte für die Speichervorrichtungen und eine durch die Folgesteuerung beeinflußte Quellenumschalteinrichtung, mit der wahlweise die Testsignale und die Normwerte für die LSI-Vorrichtungen von dem erwähnten Speicherelement zu den Anschlüssen oder die Testsignale und die Normwerte für die Speichervorrichtungen von dem Generator zu den Datenanschlüssen geleitet werden.
Die Erfindung schafft ferner eine Folgesteuerung für die Eingabe- und Vergleichsvorgänge, einen Format- und Zeitsteuergenerator zum Erzeugen von Format- und Zeitsteuerinformationen entsprechend den Testsignalen und Normwerten, einen Folgegenerator, der dafür sorgt, daß der Format- und Zeitsteuergenerator aufdatierte (auf den neuesten Stand gebrachte Format- und Zeitsteuerinformationen entsprechend den einzelnen Testsignalen und Normwerten für die Prüfung der LSI-Vorrichtungen erzeugt, einen Gruppenfol-
gegenerator, der dafür sorgt, daß der Format- und Zeitsteuergenerator aufdatierte Format- und Zeitsteuerinformationen entsprechend Gruppen von Prüfsignalen und Normwerten für das Prüfen von Speichervorrichtungen hervorbringt und eine Modussteuerung, die aufgrund der Folgesteuerung wahlweise entweder den Folgegenerator oder den Gruppenfolgegenerator für die Prüfung entweder der LSI-Vorrichtungen oder der Speichervorrichtungen aktiviert.
In bevorzugten Ausführungsformen weist der Format- und Zeitsteuergenerator einen Formatspeicher zum Speichern von Formatinformationen und einen Formatadressenspeicher auf, der von der Folgesteuerung abhängig ist und Adressen entsprechend den Plätzen im Formatspeicher speichert, ferner einen Zeitsteuerspeicher zum Speichern von Zeitsteuerinformationen, einen Zeitsteuergenerator, der Zeitsteuerimpulse gemäß den Zeitsteuerinformationen abgibt, und einen Zeitsteueradreßspeicher, der in Abhängigkeit von der Folgesteuerung arbeitet und Adressen speichert, die den Plätzen im Zeitsteuerspeicher zugeordnet sind; die Einrichtung enthält ferner einen Komparator, der Fehlersignale hervorbringt, wenn die Ausgangssignale sich von den Vergleichsnormwerten unterscheiden, einen vom Komparator abhängigen Ausfallprozessor, einen Ausfallfolgespeicher, der in Abhängigkeit von der Folgesteuerung und dem Ausfallprozessor Folgen der Fehlersignale und der Prufsignale entsprechend den Anschlüssen der LSI-Vorrichtungen speichert, und einen vom Ausfallprozessor und der Folgesteuerung beeinflußten Ausfallbildspeicher, der die Fehlersignale als Lagebild ("map") gemäß den Speicherplätzen in den Speichervorrichtungen aufzeichnet.
Gemäß einem wiederum anderen Aspekt wird mit der Erfindung ein Prüfverfahren für LSI-Vorrichtungen geschaffen, die Speicherabschnitte und nicht speichernde Abschnitte enthalten, welches folgende Kennzeichnungsmerkmale aufweist:
- 11 -
die Prüfsignale und Normwerte für die nicht speichernden Bereiche werden in einem ersten Speicherelement gespeichert; Format- und Zeitsteuerinformationen für jedes der Prüfsignale und der Normwerte für die nicht speichernden Bereiche werden in einem zweiten Speicherelement gespeichert; Format- und Zeitsteuerinformationen gemäß Gruppen von Prüfsignalen und Normwerten für die Speicherbereiche werden in dem zweiten Speicherelement gespeichert; es wird eine Auswahleinrichtung angesteuert, um die Prüfsignale und die Normwerte vom ersten Speicherelement zu den Anschlüssen der nicht speichernden Bereiche zu leiten; es wird eine Adresse, die jedem der Prüfsignale und der Normwerte für die nicht speichernden Bereiche entspricht, erzeugt, und gleichzeitig wird eine Auswahleinrichtung angesteuert, um jede Adresse einem zweiten Speicherelement zuzuleiten; es wird ein Generator veranlaßt, Prüfsignale und Normwerte für die Speicherbereiche zu erzeugen, und gleichzeitig wird die Auswahleinrichtung angesteuert, damit sie die Prüfsignale und die Normwerte den Datenan-
2Ό Schlüssen der Speieherbereiche zuführt; es wird eine Adresse erzeugt, die den einzelnen Gruppen der Prüfsignale und Normwerte für die Speicherbereiche entspricht, und gleichzeitig wird eine Auswahleinrichtung angesteuert, die für das Zuleiten jeder Adresse zum zweiten Speicherelement sorgt.
Die Erfindung ermöglicht ein anpassungsfähiges, wirtschaftliches und wirkungsvolles Prüfen von LSI- und Speichervorrichtungen (auch LSI-Vorrichtungen mit Speicherbereichen) in Aufeinanderfolge und beliebiger Reihenfolge und erlaubt es, daß jeder Anschluß jeder zu prüfenden Vorrichtung entweder als LSI-Anschluß, als Speicherdatenanschluß oder als Speicheradreßanschluß für jeden Prüfsignalzyklus
behandelt wird.
35
In der ein Ausführungsbeispiel der Erfindung wiedergebenden Zeichnung stellen im einzelnen dar:
Fig. 1 das Blockschaltbild von Komponenten
einer Prüfvorrichtung gemäß der Er
findung;
Fig. 2 ein Blockschalt des Steuer-RAM und
weiterer Komponenten der Musterfolgesteuerung aus Fig. 1.
Gemäß Darstellung der Fig. 1 ist jeder Anschluß 10 der zu prüfenden Vorrichtung 12 in einer Prüfstation 14 (die eine Anschluß-Ausgangssignalfolgesteuerung und eine übliche Anschluß-Treiberschaltung enthält) und eine Zweirichtungsleitung 16 mit einem Formatierungssystem 18 verbunden (welches integrierte Logikelemente mit Multiplexern für das Formatieren und Zeitsteuern von Prüfsignaleingaben und Durchführen von Vergleichen enthält). Die Eingangsan-Schlüsse des Formatierungssystems 18 sind über eine PrüfSignalleitung 20 mit einer Prüfsignalerzeugerschaltung 22, über eine Formatleitung 24 mit einer Formaterzeugerschaltung 26 und über eine Zeitsteuerleitung 28 mit einer Zeitsteuergeneratorschaltung 30 verbünden. Ein Ausgangsanschluß des Formatierungssystems 18 ist durch eine Fehlerleitung 31 an eine Fehlstellenverarbeitungsschaltung 32 angeschlossen.
Die Testsignalerzeugerschaltung 22 ist mit einer Musterfolgesteuerung 50 durch eine Quellenauswahlleitung 52, eine Nachladeleitung 53 und Prüfsignalspeichersteuerleitungen 54, 56 und 57 verbunden (Leitungen 54 und 56, mit Ausfallsystemunterbrechungs- und-steuerleitungen 58 und 59, verbinden auch Musterfolgesteuerung 50 mit Ausfallverarbeitungsschaltung 32). Die Quellenauswahlleitung 52, die Nachladeleitung 53, die Steuerleitung 57 und die Format- und
ZeitsteuerspeicherSteuerleitungen 60 und 62 verbinden die Musterauswahlsteuerung 50 mit Format- und Zeitsteuererzeugerkreisen 26 und 30.
In der Prüfsignalerzeugerschaltung 22 ist ein Prüfsignalquellenauswähler 70 mit einem Prüfsignalquellenauswahlspeicher 72 (Kapazität 256 Bytes pro Anschluß) und mit fünf möglichen Quellen von PrüfSignalen verbunden: A oder B PrüfSignalspeicher 74, 76 (welche LSI-Prüfsignale für jeden Anschluß 10 oder Speicheradreßentwirrinformationen für Speichervorrichtungs-Adreßanschlüsse speichern); C Prüfsignalspeicher 78 (über Nachladesteuerung 138); Speicherprüfsignalgenerator 80 (enthält einen adreßgetriebenen Algorithmusgenerator mit Logikelementen und einen adreßgetriebenen Nachschlagetabellengenerator mit Speicherelementen) ; und eine Ausweichquellenleitung 82.
In gleicher Weise ist in der Formatadressenerzeugerschaltung 36 ein Formatdatenquellenwähler 90 mit einem Formatquellenauswahlspeicher 94 (mit 256 Bytes Kapazität pro An-"schluß)und vier möglichen Quellen für Formatadressen verbunden: A-oder B-Formatspeicher 96, 98; C Formatspeicher 100 (über Nachladesteuerung 136); und Ausweichquellenleitung 122. Ein Ausgang des Formatquellenwählers 90 ist mit einem Formatspeicher 92 (Kapazität 256 Bytes pro Anschluß) verbunden.
In der Zeitsteuergeneratorschaltung 30 ist ein Zeitsteuerauswahlkreis 110 mit einem Zeitsteuerauswahlspeicher 114 (Kapazität 256 Bytes pro Anschluß) und vier möglichen Quellen für Zeitsteuerinformationsadressen verbunden : A- oder B-Zeitsteuerspeicher 116, .118; C-Zeit Steuer speicher 120 (über Nachladesteuerung 134); und Weähselquellenleitung 122. Die Ausgangsseite der Zeitsteuerauswahlschaltung 110 ist über einen Zeitsteuerspeicher 124 (ein RAM mit einer Kapazität von 256 Bytes pro Anschluß) mit einem Zeitsteuer-
system 126 verbunden, das programmierbare Zeitsteuergeneratoren enthält.
Die A-Speicher 74, 96 und 116 und die B-Speicher 76, 98 und 118 sind jeweils Teile von zwei identischen, statischen 4k-RAM, und die C-Speicher 78, 100 und 120 sind Teile eines dynamischen 64 k - 256 k-RAM. Die Auswahlkreise 70, und 110 sind gewöhnliche Multiplexer. Die Nachladesteuerungen 134, 136, 138 (die gewöhnliche Multiplexer enthalten) besitzen Eingänge, die mit der Nachladeleitung 53 und mit den C-Speichern 78, 100 bzw.120 verbunden sind, während ihre Ausgänge mit den A-Speichern 74, 96 bzw. 116 und den B-Speichern 76, 98 bzw. 188 verbunden sind.
In der Ausfallverarbeitungsschaltung 32 ist ein Ausfallprozessor 250 (der integrierte Schaltungslogikelemente zum Analysieren und für die Leitweglenkung von FehlerSignalen enthält) durch eine Speichervorrichtungsfehlerleitung 252 mit einem Ausfallbildspeicher 254 verbunden (eine Realzeitspeichereinrichtung zum Speichern von Fehlersignalen, die als 16 χ 64 k, 8 χ 128 k oder 1 k χ 1 k gestaltet sein können, um Speicherfehlersignale zu halten). Außerdem ist der Ausfallprozessor 250 durch eine Ausfallfolgeleitung 258 mit einem Ausfallfolgespeicher 260 verbunden, einem RAM, der Ausfallsignale und zugehörige Block- und Zyklusinformation speichert.
In der Fig. 2 sind A- und B-Prüfsignaladreßgeneratoren 310, 312 (beide enthalten drei 12-Bit-Adreßzähler 314, 316, Adressenwähler 318, 320 und Exclusiv-ODER-Adressensperrgatter 322,. 324) durch Steuerbitleitungen 326, 328 und Generatorsperrleitungen 330, 332 mit einem Steuer-RAM 333 verbunden (ein programmierbarer Mikroprozessor mit 4 k Befehlswortkapazität von jeweils 112 Bits). Außerdem hat RAM 333 folgende Verbindungen: über den C-Adreßgenerator und einen Steuerzähler 322 (der integrierte Schaltungs-
α »- ■·
- 15 -
logik- und Zeitsteuerschaltungen zum Adressieren und Steuern der C-Speicher 78, 100, 120 enthält) mit der Steuerleitung 57 und der Nachladeleitung 53; zur Quellenauswahlleitung 53; über die Speicherformat- und Zeitsteueradreßleitung 325 mit den LSI/Speicher-Modus-Wahleinrichtungen 334, 336 (die ebenfalls mit A- und B-Prüfsignaladreßgeneratoren 310, 312 verbunden sind); über eine Folgesteuerleitung 338 mit einer nicht dargestellten Schaltung zur Bestimmung der Adresse des nächsten Steuerbefehls im RAM 333, der auszuführen ist; und über eine Prüfsteuerleitung 340 mit einer nicht gezeigten Prüfsteuerschaltung.
Auswahleinrichtungen 350 und 352 sind mit ihren Dateneingängen mit der C-Adreßleitung 57 und mit dem A- bzw. B-Prüfsignaladreßgenerator 310 bzw. 312 verbunden und sind über eine Leitung 323 an einem Steuereingang mit dem C-Adreßgenerator und Steuerzähler 322 verbunden.
Die Auswahlschaltungen 354 und 356 besitzen in gleicher Weise Eingänge, die mit der C-Adreßleitung 57 und mit den LSI/Speicher-Modus-Auswahlschaltungen 334 bzw. 336 verbunden sind, während ihre Steuereingänge mit dem C-Adreßgene-■ rator und—Steuerzähler 322 verbunden sind. Die Steuereingänge der LSI/Speicher-Modus-Auswahlschaltungen 334 und 336 sind mit den Registern 335 bzw. 337 verbunden.
Die Auswahlschaltungen 318, 320, 334, 336, 350, 352, 354 und 356 sind gewöhnliehe Multiplexer mit integriertem Schaltungsaufbau.
Zum Betrieb kann die Prüfeinrichtung zwischen dem Prüfen von LSI-Vorrichtungen und Speichervorrichtungen in beliebiger Folge hin- und hergeschaltet werden und LSI-Vorrichtungen mit oder ohne Speicherbereiche prüfen. Der Prüfmodus wird zwischen LSI-Modus und Speichermodus gewechselt.durch Ändern der Werte in den Registern 335 und 337 zu den Steuer-
auswahleinrichtungen 334 bzw. 336 für die Bestimmung der Quelle der Adressen für A- und B-Zeitsteuerung und Formatspeicher 96, 98, 116 und 118; und durch Ändern der Steuer-Bits, die über die Leitung 52 zu den Quellenauswahlspeiehern 72, 94 und 114 gelangen, um die Quelle der Testsignale festzulegen.
LSI-Prüfung
Bei Prüfung einer LSI-Vorrichtung werden Folgen von Testsignalen für sämtliche Anschlüsse 10 durch das Formatierungssystem 18 zur Prüfstation 14 wechselweise vom A- oder B-Prüfsignalspeicher 74 oder 76 zugeführt, wobei die Wahl durch die PrüfSignalquellenauswahlvorrichtung 70 bestimmt wird, die ihre Vorgabe durch den Prüfsignalquellenauswahlspeicher 72 unter Steuerung der Musterfolgensteuerung 50 erhält.
Wenn der A-Prüfsignalspeicher 74 von der Prüfsignalquellenauswahlvorrichtung 70 ausgewählt ist> gibt er Prüfsignale aus einer Folge seiner Speicherplätze unter Führung durch Adressen ab, die auf der A-Adreßleitung 54 anstehen. Gleichzeitig wird der B-Prüfsignalspeicher 76 aus einem größeren Reservoir von Testsignalen nachgeladen, die im Prüfsignalspeicher 78 gespeichert sind. Nachdem der A-Prüfsignalspeicher 74 seine sämtlichen Prüfdaten abgegeben hat, sorgt die PrüfSignalquellenauswahlvorrichtung 70 ohne Verzögerung dafür, daß der B-PrüfSignalspeicher 76 seine wieder aufgefüllten Daten abgibt, und dabei wird der Α-Prüfsignalspeieher 74 vom C-PrüfSignalspeicher 78 nachgeladen.
Der Nachladevorgang wird durch den C-Adressengenerator und den Steuerzähler 322 gesteuert, welcher ein "Lade A"- oder "Lade B"-Signal auf Leitung 53 an die Nachladesteuerung 124 und C-Adressen auf Leitung 57 abgibt in einer Weise und unter Verwendung einer Einrichtung, wie in einer von der An-
melderin gleichzeitig und mit gleicher Priorität hinterlegten Anmeldung beschrieben«
Jedes LSI-Prüfsignal wird in einem Zeitpunkt, der durch das Zeitsteuersystem 126 in Übereinstimmung mit im Zeitsteuerspeicher 114 gespeicherten Zeltsteuerinformationen festgelegt ist, abgegeben sowie in einem Format (z. B. keine Rückkehr auf Null (NRZ), Rückkehr auf Null (RZ), Rückkehr nach Eins (RTO), oder Rückkehr zum Komplementärwert (RTC)), das durch im Formatspeicher 92 gespeicherte Formatinformationen vorgegeben ist. Der Zeitsteuerspeicher 114 und der Formatspeicher 92 werden wechselweise vom A-Zeitsteuer- und -Formatspeicher 116 bzw. 96 und B-Zeitsteuer- und -Formatspeicher 118, 98 (in derselben Reihenfolge, wie zwischen den A- und B-Prüfsignalspeichern 74 und 76 gewechselt wird) unter Steuerung der Zeitsteuer- und Formatquellenauswahlspeicher 114 bzw. 94 über ZeitSteuerdaten- und Formatdatenquellenauswahleinrichtungen 110, 90 adressiert. Der Wechsel wird auf den Leitungen 60 und 62 angesteuert (durch dieselben A- und B-Adressen, die auf den Leitungen 54 und 56 auftreten) durch Betätigung von LSI/Speicher-Modus-Auswahleinrichtungen 334, 336, die durch die Register 335, 337 gesteuert werden, um in "LSI"-Prüfmodus zu arbeiten. Wenn der A- oder B-Zeitsteuer- und-Formatspeieher keine Signale abgibt, werden sie aus einem größeren Zeitsteuer- und Formatsignal-Vorrat nachgeladen, der in den Speichern 100 und 120 für C-Zeitsteuerung und -Format enthalten sind.
Die AusgangsSignaIe von den Anschlüssen 10, die das Formatierungssystem 18 empfängt, werden mit Normwerten verglichen (durch übliche Komparatorschaltungen in. Form integrierter Schaltungen; die Normwerte werden in-derselben Weise wie die Prüfsignale auf Leitung 20 bereitgestellt), und zugehörige Fehlersignale werden über den Fehlstellenprozessor 250 einem Fehlstellenfolgespeicher 260 zugelei-
- 18 -
tet unter Steuerung der Mustefolgesteuerelnrichtung 50. Bei Auftreten bestimmter Fehlstellenfolgen sendet der Fehlstellenprozessor 250 ein Unterbrechungssignal an die Musterfolgensteuerung 50, die dann die Prüffolge ändern kann. 5
Speichervorrichtungsprüfung
Beim Prüfen einer Speichervorrichtung werden die Prüfsignale den Vorrichtungsdatenanschlüssen vom Speicherprüfsignalgenerator 80 (basierend auf Signalen, die auf den Leitungen 56 und 58 ankommen) über die Prüfquellenauswahlvorrichtung 70 zugeführt; und "Adressen"-Prüfsignale für die X- und Y-Adressenanschlüsse der Vorrichtung werden unmittelbar von den A- und B-PrüfSignalspeicheradressengeneratoren 310 und 312 durch die A- und B-PrüfSignalspeicher 74 und 76 zugeführt (wo sie geordnet werden können, damit sie der Speicherform der Vorrichtung 12 angepaßt sind).
Format- und Zeitsteuerinformation (die typischerweise für Gruppen von SpeichervorrichtungsprüfSignalen unverändert bleibt) wird durch Formatadressen- und Zeitsteuererzeugerschaltungen 26 und 30 bestimmt aufgrund von Adressen, die unmittelbar vom Steuer-RAM 333 über Leitung 325 und LSI/ Speicher-Modus-Auswahleinrichtungen 334, 336 zugeleitet werden, die durch die Register 335, 337 auf "Speicher"-Prüfmodus eingestellt sind.
Fehlersignale werden über den Fehlstellenprozessor 250 zum Fehlstellenplanspeicher 254 geleitet, der die Fehler (unter Steuerung von Adressensignalen auf den Leitungen 54 und 56) an Plätzen übereinstimmend mit den Fehlstellenplätzen in der Vorrichtung 12 speichert, um einen Plan "schlechter" Speicherplätze zu erstellen.
In dieser Anmeldung beschriebene Merkmale, die das Nachladen des A- und B-Speichers aus einem Vorrat von Test-
signalen sowie die in den C-Speichern gespeicherte Format- und Zeitsteuerinforination betreffen, sind Gegenstand der oben genannten gleichzeitig und mit gleicher Priorität eingereichten Parallelanmeldung der Anmelderin.

Claims (11)

  1. P a t e nt a η s ρ r ü c h e :
    1J Vorrichtung zum Prüfen von LSI- und von Speichervorrichtungen, die jeweils eine Vielzahl von insbesondere stiftförmigen im Fall der Speichervorrichtungen in Adressenanschlüsse und Datenanschlüsse unterteilten Anschlüssen haben, mit Schaltungen zum Einführen von Prüfsignalen in die zu prüfenden Vorrichtungen und zum Vergleichen sich daraus ergebender Ausgangssignale mit Normwerten, gekennzeichnet durch eine Folgesteuereinrichtung (50) , die die Reihenfolge der Einführung der Prüfsignale und des Vergleichs der sich ergebenden Ausgangssignale mit den Normwerten steuert,
    ein Speicherelement (74-78) zum Speichern der Prüfsignale und der Normwerte für die LSI-Vorrichtungen,
    einen Generator (80) zum Erzeugen der Prüfsignale und der Normwerte für die Speichervorrichtungen
    und eine von der Folgesteuereinrichtung (50) abhängige Quellen-
    umschalteinrichtung, die wahlweise die Prüfsignale und die Normwerte für die LSI-Vorrichtungen von dem Speicherelement (74-78) zu den Anschlüssen oder die Prüfsignale und die Normwerte für die Speichervorrichtungen von dem Generator (80) zu deren Datenanschlüssen leitet.
  2. 2. Vorrichtung nach dem Oberbegriff des Anspruchs 1,
    gekennzeichnet durch
    eine Folgesteuereinrichtung (50) , die die Reihenfolge der Einführung der Prüfsignale und des Vergleichs der sich ergebenden Ausgangssignale mit den Normwerten steuert,
    einen Format- und Zeitsteuergenerator (26,30) zur Erzeugung von Format- und Zeitsteuerinformation entsprechend den Prüfsignalen und den Normwerten,
    einen Folgesteuergenerator, der den Format- und Zeitsteuergenerator (26,30) veranlaßt, aufdatierte Format- und Zeit-Steuerinformationen bereitzustellen, die den einzelnen Prüfsignalen und den Normwerten für die Prüfung der LSI-Vorrichtungen entsprechen,
    einen Gruppenfolgesteuergenerator, der den Format- und Zeit-Steuergenerator veranlaßt, aufdatierte Format- und Zeitsteuerinformation entsprechend den Gruppen von PrüfSignalen und den Normwerten für die Prüfung der Speichervorrichtungen bereitzustellen,
    und eine Modussteuereinrichtung, die in Abhängigkeit von der Folgesteuereinrichtung selektiv entweder den Folgesteuergenerator zum Prüfen der LSI-Vorrichtungen oder den Gruppenfolgesteuergenerator zum Prüfen der Speichervorrichtungen aktiviert .
  3. 3. Vorrichtung nach Anspruch 1,
    gekennzeichnet durch
    eine Folgesteuereinrichtung, die für die Zuführfolge von Prüfsignalen und die Vergleichsvorgänge der sich ergebenden Ausgangssignale mit den Normwerten sorgt, einen Format- und ZeitSteuergenerator zur Erzeugung von Format- und Zeitsteuerinformation entsprechend den PrüfSignalen und den Normwerten, einen Folgesteuergenerator, der den Format- und Zeitsteuergenerator veranlaßt, aufdatierte Format- und Zeitsteuerinformationen, die den einzelnen PrüfSignalen und den Normwerten für die Prüfung der LSI-Vorrichtungen entsprechen, bereitzustellen, einen Gruppenfolgesteuergenerator, der den Format- und Zeitsteuergenerator veranlaßt, aufdatierte Format- und Zeitsteuerinformation entsprechend den Gruppen von PrüfSignalen und den Normwerten für die Prüfung der Speichervorrichtungen bereitzustellen, und eine Modussteuereinrichtung, die in Abhängigkeit von der Folgesteuereinrichtung selektiv entweder den FolgeSteuergenerator oder den Gruppenfolgesteuergenerator zum Prüfen entweder der LSI-Vorrichtungen oder der Speichervorrichtungen aktiviert.
  4. 4. Vorrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet,
    daß der Format- und Zeitsteuergenerator einen Formatspeicher zum Speichern von Formatinformation und einen Formatadressenspeicher aufweist, der, abhängig von der Folgesteuereinrichtung, Adressen entsprechend den Plätzen im Formatspeicher speichert.
  5. 5. Vorrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet,
    daß der Format- und Zeitsteuergenerator einen Zeitsteuerspeicher zum Speichern von Zeitsteuerinformation, einen
    Zeitsteuergenerator für die Erzeugung von Zeitsteuerimpulsen gemäß der Zeitsteuerinformation und einen Zeitsteueradressenspeicher aufweist, welcher abhängig von der Folgesteuereinrichtung Adressen entsprechend den Plätzen im Zeitsteuerspeicher speichert.
  6. 6. Vorrichtung nach Anspruch 1, 2 oder 3, gekennzeichnet durch
    einen Komparator für die Erzeugung von Fehlersignalen, wenn die Ausgangssignale sich von den Normwerten unterscheiden, und eine Fehlerverarbeitungsschaltung, um wahlweise die Fehlersignale als Plan entsprechend den Speicherplätzen in der Speichervorrichtung zu speichern oder als Folgen dieser Fehlersignale und der Testsignale entsprechend den Anschlüssen der LSI-Vorrichtungen.
  7. 7. Vorrichtung nach Anspruch &., dadurch gekennzeichnet,
    daß die Fehlerverarbeitungsschaltung einen vom Komparator abhängigen Fehlstellenprozessor, einen Fehlstellenfolgespeicher, der von der Folgesteuerung und dem Fehlstellenprozessor abhängig die Folgen speichert, und einen Fehl-Stellenplanspeicher aufweist, der abhängig vom Fehlstellenprozessor und der Folgesteuerung den Plan speichert.
  8. 8. Verfahren zum Prüfen von LSI-Vorrichtungen und Speichervorrichtungen durch Eingeben von Prüfsignalen und Vergleichen sich ergebender Ausgangssignale mit Normwerten, wobei die Vorrichtungen zahlreiche Anschlüsse haben,und die Anschlüsse der Speichervorrichtungen sich aus Adressen- und Datenanschlüssen zusammensetzen, dadurch gekennzeichnet,
    daß die Prüfsignale und die Normwerte für die LSI-Vorrichtungen in einem Speicherelement gespeichert werden, daß/ wenn die Vorrichtung eine LSI-Vorrichtung ist, eine Auswahleinrichtung angesteuert wird, um Prüfsignale und die Normwerte aus dem Speicherelement auf die Anschlüsse zu leiten, und daß, wenn die Vorrichtung eine Speichervorrichtung ist, ein Generator zur Erzeugung der Prüfsignale und der Normwerte veranlaßt und gleichzeitig die Auswahlvorrichtung angesteuert wird, die Prüfsignale und die Normwerte den Datenanschlüssen zuzuleiten, wobei die Auswahlvorrichtung für die Prüfung der LSI-Vorrichtungen und der Speichervorrichtungen in jeder beliebigen Reihenfolge ansteuerbar ist.
  9. 9. Verfahren zum Prüfen von LSI-Vorrichtungen und Speichervorrichtungen durch Zuführen von Prüfsignalen und Vergleichen der sich dabei ergebenden Ausgangssignale mit Normwerten, wobei die Vorrichtungen eine Vielzahl von Anschlüssen besitzen,
    dadurch gekennzeichnet, daß Format- und Zeitsteuerinformation, die den einzelnen PrüfSignalen und den Normwerten für die LSI-Vorrichtungen entsprechen, in einem Speicherelement gespeichert werden, daß Format- und Zeitsteuerinformationen, die Gruppen von Prüfsignalen und Normwerten für die Speichervorrichtungen entsprechen, in dem Speicherelement gespeichert werden, daß, wenn die Vorrichtung eine LSI-Vorrichtung ist, eine für jedes Prüfsignal und jeden Normwert entsprechende Adresse erzeugt und gleichzeitig eine Auswahlvorrichtung angesteuert wird, um die Adresse zu dem Speicherelement zu leiten, und daß, wenn die Vorrichtung eine Speichervorrichtung ist, eine Adresse für jede Gruppe von Prüfsignalen und Normwerten erzeugt und gleichzeitig eine Auswahlvorrichtung angesteuert wird, um die Adresse zu dem Speicherelement zu leiten, wobei die Adressen erzeugt und die Auswahlvorrichtung angesteuert werden, um die LSI-Vorrich-
    tungen und die Speichervorrichtungen in jeder beliebigen Reihenfolge zu prüfen.
  10. 10, Verfahren nach Anspruch 8,
    dadurch gekennzeichnet,
    daß Format- und Zeitsteuerinformation, die den einzelnen Prüfsignalen und den Normwerten für die LSI-Vorrichtungen entsprechen, in einem weiteren Speicherelement gespeichert werden, daß Format- und Zeitsteuerinformationen, die Gruppen von Prüfsignalen und Normwerten für die Speichervorrichtungen entsprechen, in dem weiteren Speicherelement gespeichert werden, daß, wenn die Vorrichtung eine LSI-Vorrichtung ist, eine für jedes Prüfsignal und jeden Normwert entsprechende Adresse erzeugt und gleichzeitig eine Auswahlvorrichtung angesteuert wird, um die Adresse zu dem weiteren Speicherelement zu leiten, und daß, wenn die Vorrichtung eine Speichervorrichtung ist, eine Adresse für jede Gruppe von PrüfSignalen und Normwerten erzeugt und gleichzeitig eine Auswahlvorrichtung angesteuert wird, um die Adresse zu dem weiteren Speicherelement zu leiten, wobei die Adressen erzeugt und die Auswahlvorrichtung angesteuert werden, um die LSI-Vorrichtungen und die Speichervorrichtungen in jeder beliebigen Reihenfolge zu prüfen.
  11. 11. Verfahren zum Prüfen von LSI-Vorrichtungen mit Speicherbereichen und nicht speichernden Bereichen durch Zuführen von Prüfsignalen und Vergleichen der sich ergebenden Ausgangssignale mit Normwerten, wobei die Vorrichtungen eine Vielzahl von Anschlüssen aufweisen, dadurch gekennzeichnet , daß die Prüfsignale und die Normwerte für die nicht speichernden Bereiche in einem ersten Speicherelement gespeichert werden, daß Format- und Zeitsteuerinformationen entsprechend den einzelnen Prüfsignalen und den Normwerten
    Λ *· β
    7 -
    für die nicht speichernden Bereiche in einem zweiten Speicherelement gespeichert werden, daß Format- und Zeitsteuerinformationen entsprechend Gruppen von PrüfSignalen und Normwerten für die Speicherbereiche in dem zweiten Speicherelement gespeichert werden, daß eine Auswahlvorrichtung zum Zuleiten der Prüfsignale und der Normwerte vom ersten Speicherelement zu den Anschlüssen der nicht speichernden Bereiche angesteuert wird, daß eine Adresse entsprechend den einzelnen Prüfsignalen und den Normwerten für die nicht speichernden Bereiche erzeugt und gleichzeitig eine Auswahlvorrichtung zum Zuleiten der Adresse zu dem zweiten Speicherelement angesteuert wird, daß ein
    Generator zur Erzeugung von PrüfSignalen und Normwerten für die Speicherbereiche veranlaßt und gleichzeitig die Auswahlvorrichtung zum Zuleiten der Prüfsignale und der Normwerte zu den Datenanschlüssen der Speicherbereiche angesteuert wird, und daß eine Adresse entsprechend den Gruppen von PrüfSignalen und den Normwerten für die Speicherbereiche erzeugt und gleichzeitig eine Auswahlvorrichtung zum Zuleiten der Adresse zu dem zweiten Speicherelement angesteuert wird.
DE3237225A 1981-10-09 1982-10-07 Vorrichtung zum Prüfen elektrischer Schaltungsanordnungen Expired - Fee Related DE3237225C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/309,981 US4450560A (en) 1981-10-09 1981-10-09 Tester for LSI devices and memory devices

Publications (2)

Publication Number Publication Date
DE3237225A1 true DE3237225A1 (de) 1983-05-11
DE3237225C2 DE3237225C2 (de) 1996-11-28

Family

ID=23200488

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3237225A Expired - Fee Related DE3237225C2 (de) 1981-10-09 1982-10-07 Vorrichtung zum Prüfen elektrischer Schaltungsanordnungen

Country Status (5)

Country Link
US (1) US4450560A (de)
JP (1) JPS5873100A (de)
DE (1) DE3237225C2 (de)
FR (1) FR2514528B1 (de)
GB (1) GB2108277B (de)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517661A (en) * 1981-07-16 1985-05-14 International Business Machines Corporation Programmable chip tester having plural pin unit buffers which each store sufficient test data for independent operations by each pin unit
FR2531230A1 (fr) * 1982-07-27 1984-02-03 Rank Xerox Sa Ensemble destine au test automatique centralise de circuits imprimes et procede de test de circuits a microprocesseur faisant application de cet ensemble
US4556947A (en) * 1982-08-23 1985-12-03 Motorola, Inc. Bi-directional switching circuit
US4519078A (en) * 1982-09-29 1985-05-21 Storage Technology Corporation LSI self-test method
DE3237365A1 (de) * 1982-10-08 1984-04-12 Siemens AG, 1000 Berlin und 8000 München Anordnung zur erzeugung von mustern von pruefsignalen bei einem pruefgeraet
US4527249A (en) * 1982-10-22 1985-07-02 Control Data Corporation Simulator system for logic design validation
JPS5990067A (ja) * 1982-11-15 1984-05-24 Advantest Corp 論理回路試験用パタ−ン発生装置
US4574354A (en) * 1982-11-19 1986-03-04 Tektronix, Inc. Method and apparatus for time-aligning data
US4635218A (en) * 1983-05-09 1987-01-06 Valid Logic Systems Method for simulating system operation of static and dynamic circuit devices
US4590581A (en) * 1983-05-09 1986-05-20 Valid Logic Systems, Inc. Method and apparatus for modeling systems of complex circuits
US4849702A (en) * 1983-08-01 1989-07-18 Schlumberger Techologies, Inc. Test period generator for automatic test equipment
US4601034A (en) * 1984-03-30 1986-07-15 Texas Instruments Incorporated Method and apparatus for testing very large scale integrated memory circuits
EP0163267B1 (de) * 1984-05-28 1993-10-13 Advantest Corporation Logikanalysator
US4670878A (en) * 1984-08-14 1987-06-02 Texas Instruments Incorporated Column shift circuitry for high speed testing of semiconductor memory devices
US4806852A (en) * 1984-09-07 1989-02-21 Megatest Corporation Automatic test system with enhanced performance of timing generators
US4604744A (en) * 1984-10-01 1986-08-05 Motorola Inc. Automated circuit tester
JPS6277661A (ja) * 1985-09-30 1987-04-09 Toshiba Corp メモリ有無検出回路
JPS6279379A (ja) * 1985-10-02 1987-04-11 Ando Electric Co Ltd タイミング信号発生装置
JPS62118272A (ja) * 1985-11-19 1987-05-29 Ando Electric Co Ltd パタ−ン発生装置
US4727312A (en) * 1985-12-23 1988-02-23 Genrad, Inc. Circuit tester
JPS62184373A (ja) * 1986-02-07 1987-08-12 Ando Electric Co Ltd 試験信号発生回路
US4937770A (en) * 1986-02-07 1990-06-26 Teradyne, Inc. Simulation system
US4744084A (en) * 1986-02-27 1988-05-10 Mentor Graphics Corporation Hardware modeling system and method for simulating portions of electrical circuits
JPS62261084A (ja) * 1986-05-06 1987-11-13 Ando Electric Co Ltd タイミング信号発生装置
US4996659A (en) * 1986-08-20 1991-02-26 Hitachi, Ltd. Method of diagnosing integrated logic circuit
DE3633464A1 (de) * 1986-10-01 1988-04-14 Siemens Ag Pruefsystem fuer digitale schaltungen
US4730318A (en) * 1986-11-24 1988-03-08 International Business Machines Corporation Modular organized storage tester
JPH06105284B2 (ja) * 1986-12-01 1994-12-21 株式会社日立製作所 大規模集積回路のテストデ−タ作成方法
FR2620259B1 (fr) * 1987-03-31 1989-11-24 Smh Alcatel Dispositif de couplage de memoires non volatiles dans une machine electronique et machine a affranchir en faisant application
US4855681A (en) * 1987-06-08 1989-08-08 International Business Machines Corporation Timing generator for generating a multiplicty of timing signals having selectable pulse positions
US4876685A (en) * 1987-06-08 1989-10-24 Teradyne, Inc. Failure information processing in automatic memory tester
GB2214314B (en) * 1988-01-07 1992-01-02 Genrad Ltd Automatic circuit tester
US4967412A (en) * 1988-04-08 1990-10-30 Hewlett-Packard Company Serial data frame generator for testing telecommunications circuits
US4858208A (en) * 1988-07-11 1989-08-15 Motorola, Inc. Apparatus and method for testing semiconductor devices
US4965799A (en) * 1988-08-05 1990-10-23 Microcomputer Doctors, Inc. Method and apparatus for testing integrated circuit memories
GB8826921D0 (en) * 1988-11-17 1988-12-21 Datatrace Ltd Circuit testing
US5039939A (en) * 1988-12-29 1991-08-13 International Business Machines Corporation Calculating AC chip performance using the LSSD scan path
JPH032679A (ja) * 1989-02-23 1991-01-09 Texas Instr Inc <Ti> テスト・データ・フォーマッター
US5353243A (en) * 1989-05-31 1994-10-04 Synopsys Inc. Hardware modeling system and method of use
US5369593A (en) * 1989-05-31 1994-11-29 Synopsys Inc. System for and method of connecting a hardware modeling element to a hardware modeling system
US5127011A (en) * 1990-01-12 1992-06-30 International Business Machines Corporation Per-pin integrated circuit test system having n-bit interface
JP2880547B2 (ja) * 1990-01-19 1999-04-12 三菱電機株式会社 半導体記憶装置
JPH0484348A (ja) * 1990-07-27 1992-03-17 Nec Corp Ｒｏｍデータ保護方式
US5321701A (en) * 1990-12-06 1994-06-14 Teradyne, Inc. Method and apparatus for a minimal memory in-circuit digital tester
JPH04218785A (ja) * 1990-12-19 1992-08-10 Advantest Corp Ｉｃ試験装置
DE59010430D1 (de) * 1990-12-28 1996-08-29 Ibm Programmgesteuertes Verfahren und Anordnung zur Erzeugung von Impulsen in aufeinanderfolgenden Impulsintervallen
JP2602997B2 (ja) * 1991-01-18 1997-04-23 株式会社東芝 パターン発生器
AU660011B2 (en) * 1991-04-26 1995-06-08 Nec Corporation Method and system for fault coverage testing memory
WO1993020457A1 (en) * 1992-03-31 1993-10-14 Advantest Corporation Ic testing device
US5588115A (en) * 1993-01-29 1996-12-24 Teradyne, Inc. Redundancy analyzer for automatic memory tester
DE4305442C2 (de) * 1993-02-23 1999-08-05 Hewlett Packard Gmbh Verfahren und Vorrichtung zum Erzeugen eines Testvektors
JP3591657B2 (ja) * 1993-10-13 2004-11-24 株式会社アドバンテスト 半導体ｉｃ試験装置
JPH07167920A (ja) * 1993-10-18 1995-07-04 Fujitsu Ltd Ｌｓｉ
US5673295A (en) * 1995-04-13 1997-09-30 Synopsis, Incorporated Method and apparatus for generating and synchronizing a plurality of digital signals
US5649176A (en) * 1995-08-10 1997-07-15 Virtual Machine Works, Inc. Transition analysis and circuit resynthesis method and device for digital circuit modeling
US5673275A (en) * 1995-09-12 1997-09-30 Schlumberger Technology, Inc. Accelerated mode tester timing
US5720031A (en) * 1995-12-04 1998-02-17 Micron Technology, Inc. Method and apparatus for testing memory devices and displaying results of such tests
JP3249040B2 (ja) * 1995-12-05 2002-01-21 株式会社アドバンテスト スキャンテスト装置
US6195772B1 (en) 1996-06-21 2001-02-27 Altera Corporaiton Electronic circuit testing methods and apparatus
US5754556A (en) * 1996-07-18 1998-05-19 Teradyne, Inc. Semiconductor memory tester with hardware accelerators
US6009536A (en) * 1996-09-20 1999-12-28 Micron Electronics, Inc. Method for using fuse identification codes for masking bad bits on memory modules
JP3833341B2 (ja) * 1997-05-29 2006-10-11 株式会社アドバンテスト Ｉｃ試験装置のテストパターン発生回路
US5794175A (en) * 1997-09-09 1998-08-11 Teradyne, Inc. Low cost, highly parallel memory tester
JP3820006B2 (ja) * 1997-09-19 2006-09-13 株式会社ルネサステクノロジ 半導体装置
US5825787A (en) * 1997-11-25 1998-10-20 Xilinx, Inc. System and method for accessing a test vector memory
US6332183B1 (en) 1998-03-05 2001-12-18 Micron Technology, Inc. Method for recovery of useful areas of partially defective synchronous memory components
US6314527B1 (en) 1998-03-05 2001-11-06 Micron Technology, Inc. Recovery of useful areas of partially defective synchronous memory components
US6167364A (en) * 1998-04-17 2000-12-26 Altera Corporation Methods and apparatus for automatically generating interconnect patterns in programmable logic devices
US6381708B1 (en) 1998-04-28 2002-04-30 Micron Technology, Inc. Method for decoding addresses for a defective memory array
US6381707B1 (en) 1998-04-28 2002-04-30 Micron Technology, Inc. System for decoding addresses for a defective memory array
JP4026945B2 (ja) * 1998-08-11 2007-12-26 株式会社アドバンテスト 混在ｉｃ試験装置及びこのｉｃ試験装置の制御方法
US6496876B1 (en) 1998-12-21 2002-12-17 Micron Technology, Inc. System and method for storing a tag to identify a functional storage location in a memory device
KR100400957B1 (ko) * 1999-07-29 2003-10-10 마쯔시다덴기산교 가부시키가이샤 집적회로 내부신호 감시장치
US6578157B1 (en) 2000-03-06 2003-06-10 Micron Technology, Inc. Method and apparatus for recovery of useful areas of partially defective direct rambus rimm components
US7269765B1 (en) * 2000-04-13 2007-09-11 Micron Technology, Inc. Method and apparatus for storing failing part locations in a module
JP3719654B2 (ja) * 2001-05-10 2005-11-24 松下電器産業株式会社 Ｌｓｉテスト方法
ES2253503T3 (es) * 2002-10-28 2006-06-01 Alcatel Metodo para almacenar propiedades de registro en una estructura de datos y estructura de datos relacionada.
US20050044460A1 (en) * 2003-08-22 2005-02-24 Hoglund Timothy E. Mapping test mux structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2408990A1 (de) * 1973-02-26 1974-09-12 Takeda Riken Ind Co Ltd Programmgesteuertes testsystem
US4287594A (en) * 1978-12-23 1981-09-01 Tokyo Shibaura Denki Kabushiki Kaisha Function test evaluation apparatus for evaluating a function test of a logical circuit

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2905930A (en) * 1954-05-24 1959-09-22 Underwood Corp Data transfer system
GB971247A (de) * 1962-04-19
US3311890A (en) * 1963-08-20 1967-03-28 Bell Telephone Labor Inc Apparatus for testing a storage system
US3474421A (en) * 1965-06-16 1969-10-21 Burroughs Corp Memory core testing apparatus
US3659088A (en) * 1970-08-06 1972-04-25 Cogar Corp Method for indicating memory chip failure modes
US3805243A (en) * 1971-02-22 1974-04-16 Cogar Corp Apparatus and method for determining partial memory chip categories
US3739349A (en) * 1971-05-24 1973-06-12 Sperry Rand Corp Digital equipment interface unit
US3873817A (en) * 1972-05-03 1975-03-25 Westinghouse Electric Corp On-line monitoring of steam turbine performance
US3781829A (en) * 1972-06-16 1973-12-25 Ibm Test pattern generator
US3832535A (en) * 1972-10-25 1974-08-27 Instrumentation Engineering Digital word generating and receiving apparatus
US3916306A (en) * 1973-09-06 1975-10-28 Ibm Method and apparatus for testing high circuit density devices
US4195779A (en) * 1974-08-30 1980-04-01 Exxon Research & Engineering Co. Mixing apparatus with outlet nozzle and uses thereof
GB1513731A (en) * 1975-05-21 1978-06-07 Marconi Instruments Ltd Digital logic assembly tester
GB1529842A (en) * 1975-10-09 1978-10-25 Texas Instruments Ltd Digital data stores and data storage systems
DE2615306C2 (de) * 1976-04-08 1982-06-03 Vereinigte Flugtechnische Werke Gmbh, 2800 Bremen Meßdatenerfassungs- und Verarbeitungsanlage
US4125763A (en) * 1977-07-15 1978-11-14 Fluke Trendar Corporation Automatic tester for microprocessor board
US4195343A (en) * 1977-12-22 1980-03-25 Honeywell Information Systems Inc. Round robin replacement for a cache store
JPS5847741B2 (ja) * 1978-03-29 1983-10-24 日本電信電話株式会社 パタ−ン発生器
US4216539A (en) * 1978-05-05 1980-08-05 Zehntel, Inc. In-circuit digital tester
US4249173A (en) * 1979-09-14 1981-02-03 Burroughs Corporation Logic signals control system
FR2474226B1 (fr) * 1980-01-22 1985-10-11 Thomson Csf Dispositif de test pour enregistreur numerique multipiste

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2408990A1 (de) * 1973-02-26 1974-09-12 Takeda Riken Ind Co Ltd Programmgesteuertes testsystem
US4287594A (en) * 1978-12-23 1981-09-01 Tokyo Shibaura Denki Kabushiki Kaisha Function test evaluation apparatus for evaluating a function test of a logical circuit

Also Published As

Publication number Publication date
US4450560A (en) 1984-05-22
FR2514528B1 (fr) 1988-07-15
JPS5873100A (ja) 1983-05-02
GB2108277A (en) 1983-05-11
JPH0157822B2 (de) 1989-12-07
DE3237225C2 (de) 1996-11-28
GB2108277B (en) 1986-05-08
FR2514528A1 (fr) 1983-04-15

Similar Documents

Publication Publication Date Title
DE3237225A1 (de) Vorrichtung und verfahren zum pruefen von lsi- und speichervorrichtungen
DE3819425C2 (de)
DE3700251C2 (de)
DE69729771T2 (de) Integrierte Schaltung mit einer eingebauten Selbsttestanordnung
DE3800757C2 (de)
DE2515297A1 (de) Pruefsystem fuer logische netzwerke mit simulatororientiertem fehlerpruefgenerator
DE2812344A1 (de) Verfahren und vorrichtung zum pruefen von schaltungsplatten
DE3900248C2 (de) Verfahren zur schnellen Ablaufsteuerung digitaler Testmuster und Vorrichtung zur Durchführung des Verfahrens
DE10120080B4 (de) Ereignisgestütztes Prüfsystem mit einer Einrichtung zur Erzeugung von Prüfabschluß-Mehrfachsignalen
DE3237224A1 (de) Vorrichtung zum erzeugen einer folge von pruefdaten fuer lsi-schaltungen
DE3702408C2 (de)
EP0318768A1 (de) Logikanalysator
DE3832440A1 (de) Testschaltungseinrichtung
DE2952631C2 (de) Schaltungsanordnung zur Diagnose einer Datenverarbeitungsanlage
DE3719497A1 (de) System zur pruefung von digitalen schaltungen
DE3727941A1 (de) Integrierte halbleiter-logikschaltungsanordnung
DE19950347A1 (de) Mustergenerator für Halbleiterprüfsysteme
DE10297426T5 (de) Halbleiterprüfgerät
DE10226585C1 (de) RAM-Speicherschaltung
DE2628847A1 (de) Selbstpruefende lese- und schreibschaltung
DE10123582B4 (de) Mustergenerator für ein Halbleiterprüfsystem sowie Verfahren zur Prüfmustererzeugung
DE2242279C3 (de) Schaltungsanordnung zur Ermittlung von Fehlern in einer Speichereinheit eines programmgesteuerten Datenvermittlungssystems
DE10124878A1 (de) Testvorrichtung für Halbleiterbauelemente
EP1143456A2 (de) Integrierter Speicher und Verfahren zur Funktionsüberprüfung von Speicherzellen eines integrierten Speichers
DE10034897B4 (de) Adresszähler zur Adressierung von synchronen hochfrequenten Digitalschaltungen, insbesondere Speicherbauelementen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee