-
Ausführungsbeispiele betreffen allgemein integrierte Schaltungen, Testanordnungen und Verfahren zum Testen von integrierten Schaltungen.
-
Integrierte Schaltungen, beispielsweise Mikrocontroller (MCUs) wie etwa für Fahrzeuge, müssen hohe Qualitätsstandards erfüllen. Aufgrund dessen werden sie extensiv getestet. Ein Bereich des Testens ist das Prüfen der Leistungsfähigkeit (engl. performance screening). Die Leistungsfähigkeit einer integrierten Schaltung ist hierbei die maximale Taktfrequenz der integrierten Schaltung im schlechtesten Fall (d.h. Worst-Case-Bedingungen). Eine Schaltung (z.B. ein Chip), die die Prüfung der Leistungsfähigkeit nicht besteht, wird typischerweise aussortiert.
-
Allerdings hängt die Leistungsfähigkeit, z.B. eines Mikrocontrollers, von vielen Geräteparametern und Umgebungsbedingungen ab. Für eine direkte Leistungsfähigkeitsmessung wäre ein umfassender Test auf Systemebene erforderlich, um jeden Anwendungsfall zu testen, in dem der Mikrocontroller eingesetzt wird. Mikrocontroller sind jedoch Massenprodukte mit hohem Kostendruck, während ein Test auf Systemebene mit einem hohen Aufwand und enormen Testkosten verbunden ist.
-
Deshalb werden üblicherweise Teststrukturen verwendet, um die Leistungsfähigkeit indirekt zu messen. Wird eine indirekte Messung zur Bestimmung eines Parameters (wie hier der Leistungsfähigkeit) verwendet, hängt die Genauigkeit der Messung allerdings stark von der Qualität der Teststrukturen ab. Eine Art von Teststrukturen, mit denen sich eine hohe Genauigkeit erreichen lässt, sind Ringoszillatoren (ROs), insbesondere funktionale Ringoszillatoren, die aus in der integrierten Schaltung für ihre normale Funktion vorhandenen Gattern gebildet werden. Dabei werden geeignete Seiteneingaben für die Gatter von Scan-Flip-Flops geliefert, die in der integrierten Schaltung vorgesehen sind (z.B. zum Durchführen anderer Tests und für den Normalbetrieb), damit die Gatter einen Logikpfad bilden.
-
Die Implementierung von Ringoszillatoren (auch funktionalen Ringoszillatoren) in hoher Zahl in einer integrierten Schaltung führt jedoch typischerweise zu erheblichem Overhead, insbesondere Routing-Aufwand. Deshalb sind effizientere Herangehensweisen zum Testen der Leistungsfähigkeit von integrierten Schaltungen wünschenswert.
-
Die Veröffentlichung
DE 10 2016 116 717 A1 beschreibt eine Scan-Kette zum Testen einer kombinatorischen Logikschaltung mit einem ersten Scan-Kettenweg von Flip-Flops für einen Funktionsmodusbetrieb während der Laufzeit der kombinatorischen Logikschaltung. Ein zweiter Scan-Kettenweg von Flip-Flops unterstützt sowohl einen Schiebemodus als auch einen Erfassungsmodus. Der zweite Scan-Kettenweg arbeitet im Schiebemodus, während der erste Scan-Kettenweg mit der kombinatorischen Logikschaltung für den Funktionsmodusbetrieb verbunden ist. Die zweite Scan-Kette arbeitet im Erfassungsmodus, um die Testdaten an die kombinatorische Logikschaltung anzulegen.
-
In der Druckschrift
US 9 097 765 B1 wird ein Ringoszillator beschrieben, der aus mehrdimensionalen Paarungen von Scan-Ketten gebildet wird In einer Ausführungsform gibt es einen mehrdimensionale Anordnung von Scan-Ketten in einer integrierten Schaltung. Eine Scan-Ketten-Verbindung verbindet ausgewählte Scan-Ketten-Elemente um mindestens eine Ringoszillator-Schleife innerhalb der mehrdimensionalen Anordnung von Scan-Ketten zu bilden.
-
Die Druckschrift
US 2014 / 0 132 290 A1 beschreibt eine Schaltungsstruktur zum Bilden eines Ringoszillators mit einem Vorwärts-Scanketten-Pfad durch eine Mehrzahl von programmierbaren Scanketten-Elementen, wobei jedes programmierbare Scanketten-Element zusätzliche Schaltungskomponenten für einen Rückwärts-Pfad enthält, sodass der Vorwärts-Scanketten-Pfad und der Rückwärts-Pfad kombiniert werden, um den Ringoszillator zu bilden.
-
In der Veröffentlichung
US 6 105 153 A wird eine integrierte Schaltung mit einer Funktionsschaltung beschrieben, die aus zwei Flip-Flop-Gruppen und einer zwischen den Flip-Flop-Gruppen angeordneten Kombinationsschaltung besteht, die Pfade zwischen den Ausgängen von der Ausgangsseite einer Flip-Flop-Gruppe zu der Eingangsseite der anderen Flip-Flop-Gruppe bildet, um die integrierte Schaltung zu testen.
-
In der Druckschrift
US 2017 / 0 030 967 A ist ein Ringoszillator beschrieben, der über einen Multiplexer mit einem Testsignalverteilungsnetzwerk verbunden ist. Außerdem ist ein Umgehungsmultiplexer vorgesehen, der ein Latch umgeht, wenn ein Ringoszillatormodus aktiviert ist, sodass ein Ringoszillator-Ring gebildet wird.
-
Gemäß einem Ausführungsbeispiel der vorliegenden Erfindung wird eine integrierte Schaltung bereitgestellt, aufweisend mindestens eine Ringoszillator-Schaltung, aufweisend mehrere Logikpfade, wobei jeder Logikpfad einen Pfadeingang, einen Pfadausgang sowie einen Eingangs-Multiplexer aufweist, der einen Ausgang hat, der mit dem Pfadeingang des Logikpfads verbunden ist, wobei jedem Logikpfad der Logikpfade, beginnend mit einem ersten Logikpfad, ein jeweiliger nachfolgender Logikpfad zugeordnet ist, indem der Pfadausgang des Logikpfads mit einem Dateneingang des Eingangs-Multiplexers des nachfolgenden Logikpfads verbunden ist, wobei einem letzten Logikpfad der Logikpfade der erste Logikpfad als nachfolgender Logikpfad zugeordnet ist und wobei für jeden Logikpfad der Eingangs-Multiplexer derart eingerichtet ist, dass er, wenn ihm ein Steuersignal zugeführt wird, das einen Testmodus anzeigt, den Dateneingang des Eingangs-Multiplexers mit dem Pfadeingang des Logikpfads verbindet.
-
Gemäß weiteren Ausführungsformen werden eine Testanordnung und ein Verfahren zum Testen einer integrierten Schaltung wie oben beschrieben bereitgestellt.
-
Die Figuren geben nicht die tatsächlichen Größenverhältnisse wieder, sondern sollen dazu dienen, die Prinzipien der verschiedenen Ausführungsbeispiele zu illustrieren. Im Folgenden werden verschiedene Ausführungsbeispiele mit Bezug auf die folgenden Figuren beschrieben.
- 1 zeigt eine integrierte Schaltung (bzw. einen Chip) gemäß einer Ausführungsform.
- 2 zeigt einen Ringoszillator.
- 3 zeigt eine Schaltung zum Bilden eines funktionalen Ringoszillators in einer integrierten Schaltung.
- 4 veranschaulicht den Routing-Aufwand auf einem Chip bei der Implementierung von drei funktionalen Ringoszillatoren aus drei Logikpfaden.
- 5 zeigt ein Beispiel für eine Teilmenge der Logikpfade eines Chips, die durch ein einziges Pfadverzögerungsmuster sensibilisiert werden.
- 6 zeigt einen Natürliche-Schleife-Ringoszillator gemäß einer Ausführungsform.
- 7 veranschaulicht die Reduzierung des Routing-Aufwands im Beispiel von 4.
- 8 zeigt eine integrierte Schaltung gemäß einer Ausführungsform.
-
Die folgende detaillierte Beschreibung bezieht sich auf die beiliegenden Figuren, die Details und Ausführungsbeispiele zeigen. Diese Ausführungsbeispiele sind so detailliert beschrieben, dass der Fachmann die Erfindung ausführen kann. Andere Ausführungsformen sind auch möglich und die Ausführungsbeispiele können in struktureller, logischer und elektrischer Hinsicht geändert werden, ohne vom Gegenstand der Erfindung abzuweichen. Die verschiedenen Ausführungsbeispiele schließen sich nicht notwendig gegenseitig aus sondern es können verschiedene Ausführungsformen miteinander kombiniert werden, so dass neue Ausführungsformen entstehen. Im Rahmen dieser Beschreibung werden die Begriffe „verbunden“, „angeschlossen“ sowie „gekoppelt“ verwendet zum Beschreiben sowohl einer direkten als auch einer indirekten Verbindung, eines direkten oder indirekten Anschlusses sowie einer direkten oder indirekten Kopplung.
-
1 zeigt eine integrierte Schaltung (bzw. Chip) 100 gemäß einer Ausführungsform.
-
Die integrierte Schaltung 100 ist beispielsweise ein Mikrocontroller, z.B. für eine ECU (electronic control unit) in einem Fahrzeug oder auch als Chipkartenmodul für eine Chipkarte jeglichen Formfaktors.
-
Wie es typischerweise der Fall ist, weist die integrierte Schaltung 100 eine Vielzahl von Logik-Gattern 101 (UND-Gatter, NICHT-ODER-Gatter, Exklusiv-ODER-Gatter, Inverter, ...) auf, die über Verbindungsleitungen miteinander verbunden sind. Die Logik-Gatter 101 sind Zellen aus einer Chipdesign-Bibliothek und sie können auch komplexere Schaltungen (z.B. Komplexgatter) sein.
-
Die integrierte Schaltung weist außerdem Flip-Flops 103 auf, die mit den Logik-Gattern 101 verbunden sind. Zumindest ein Teil der Flip-Flops 103 sind als Scan-Flip-Flops vorgesehen, um Testmuster zum Testen der integrierten Schaltung in die Scan-Flip-Flops laden zu können. Ein Scan-Flip-Flop ist ein D-Flip-Flop mit einem am Eingang hinzugefügten Multiplexer, wobei ein Eingang des Multiplexers als Funktionseingang D fungiert und der andere Eingang als Scan-In-Eingang (SI) dient. Das Testmuster wird z.B. über ein oder mehrere Test-Eingabe-Pins 102 in die Flip-Flops 103 (jeweils über den Scan-In-Eingang) geschoben. Ein Scan-Enable-Signal (oder Test-Enable-Signal, nicht gezeigt in 1) schaltet den Multiplexer des Scan-Flip-Flops für das Testen von dem Dateneingang (D) auf den Scan-In-Eingang (SI). Das Scan-Enable-Signal ist ein allgemeines Signal, das für alle Scan-Flip-Flops gleich ist (es braucht deshalb nicht separat geroutet zu werden).
-
Eine Möglichkeit zum Messen der Leistungsfähigkeit ist, es eine Kette von Logik-Gattern 101 (oder allgemein Zellen), die schon in der integrierten Schaltung 100 vorhanden ist, dazu zu verwenden, einen Ringoszillator zu bilden.
-
2 zeigt einen Ringoszillator 200.
-
Der Ringoszillator 200 weist eine Kette aus in Serie geschalteten Logik-Gattern 201, 202, 203 (allgemein Zellen) auf. Jedes Logik-Gatter 201, 202, 203 weist einen Eingang und einen Ausgang auf, mit der es in die Kette verschaltet ist, wobei der Ausgang des letzten Logik-Gatters 203 der Kette mit dem Eingang des ersten Logik-Gatters der Kette 201 über eine Rückführungsleitung (d.h. Feedbackleitung oder Feedbackverbindung) 204 verbunden sind. Die anderen Eingänge der Logik-Gatter 201, 202, 203 (z.B. der zweite Eingang eines NICHT-UND-Gatters oder der zweite Eingang eines NICHT-ODER-Gatters), im Folgenden als Seiteneingänge bezeichnet, werden so auf einen festen Wert gesetzt, dass jedes Logik-Gatter 201, 202, 203 einen Inverter hinsichtlich des Eingangs und des Ausgangs, mit dem es in die Kette verschaltet ist, bildet. Ist die Anzahl der Logik-Gatter N ungerade, wirkt die Kette damit insgesamt invertierend und die durch die Rückführungsleitung 204 mit der Kette gebildete Schleife schwingt.
-
Die Eingaben für die Seiteneingänge der Logik-Gatter 201, 202, 203, die bewirken, dass sie als Inverter funktionieren, werden als Seiteneingaben bezeichnet. Zusammen bilden die Seiteneingaben ein Seiteneingabemuster. Sie werden von Scan-Flip-Flops 103 geliefert, die geeignet geladen werden (durch Speichern eines geeigneten Testmusters, das das Seiteneingabemuster enthält, in den Scan-Flip-Flops). Ist es nicht möglich, dass ein Gatter mit einer geeigneten Seiteneingabe dazu gebracht wird, als Inverter zu funktionieren (z.B. ein UND-Gatter), so wird die Seiteneingabe so gewählt, dass es nichtinvertierend wirkt (also einfach als Buffer) und entweder die Zahl der Logik-Gatter 201, 202, 203 angepasst oder ein Inverter im der Rückführungsleitung vorgesehen, sodass sich insgesamt wieder ein invertierendes Verhalten ergibt und die Schleife schwingt.
-
Die Frequenz dieser Schwingung, also die Oszillationsfrequenz des so gebildeten Ringoszillators, kann beobachtet werden und zum Testen der Leitungsfähigkeit der integrierten Schaltung 100 verwendet werden. Die Qualität des Testens hängt vom Informationsgehalt der Oszillationsfrequenz des Ringoszillators 100 ab, d.h. sie muss möglichst das Timing-Verhalten (und damit die Leistungsfähigkeit) des gesamten Chips repräsentieren. Die Oszillationsfrequenz korreliert aber typischerweise gut mit der Leistungsfähigkeit der integrierten Schaltung, insbesondere dann, wenn die gebildete Kette der Logikgatter gut dem Design des Chips entspricht. Nichtsdestotrotz sind typischerweise eine hohe Anzahl von Ringoszillatoren erforderlich.
-
Der mit Bezug auf 2 beschriebene Ringoszillator ist ein sogenannter funktionaler Ringoszillator, d.h. ein Funktionaler-Pfad-Ringoszillator, d.h. er wird wie oben erwähnt aus Logik-Gattern 101 gebildet, die in der integrierten Schaltung (für ihre normale Funktion, d.h. den Normalbetrieb im Unterschied zum Testbetrieb) vorhanden sind. Dadurch wird vermieden, dass die Ringoszillatoren zu zusätzlichem Flächen- und Energieaufwand führen, wie es der Fall ist, wenn sie aus zusätzlichen Logik-Gattern (also nicht aus ohnehin vorhandenen Logik-Gattern) gebildet werden.
-
3 zeigt eine Schaltung zum Bilden eines funktionalen Ringoszillators in einer integrierten Schaltung.
-
Wie mit Bezug auf 2 beschrieben wird ein kombinatorischer Logikpfad 302 (d.h. ein funktionaler Pfad) durch eine Kette von Logik-Gattern gebildet, die geeignet mit Seiteneingaben versorgt werden. Die Rückführung erfolgt über eine Rückführungsleitung 303 (die mit einem Inverter vorgesehen wird, falls der kombinatorische logische Pfad 302 nicht selbst invertierend ist), die an einen Eingang eines (Eingangs-)Multiplexers 304 angeschlossen wird.
-
Die Grundidee eines funktionalen Ringoszillators kann wie oben erläutert darin gesehen, werden, dass ein funktionaler kombinatorischer Logikpfad 302, der für die normale Funktion der integrierten Schaltung (d.h. per Design) vorhanden ist, verwendet, wird, um den Ringoszillator zu bilden.
-
Der Multiplexer 304 am Eingang des Pfades ermöglicht das Umschalten vom Funktionsmodus (d.h. die Verwendung des Logikpfads 302 für den Normalbetrieb, hier Eingang „0“ des Multiplexers) in den Oszillationsmodus, in dem der Multiplexer 304 das Signal der Rückführungsleitung dem Logikpfad 302 zuführt (hier Eingang „1“ des Multiplexers 304). Für den Normalbetrieb schaltet der Multiplexer 304 z.B. ein Eingangssignal von einem eingangsseitigen Flip-Flop 306 (das auch von einem Speicher oder Register sein kann) an den Logikpfad 302 durch. Die Ausgabe des Logikpfads 302 geht an ein ausgangsseitiges Flip-Flop 307 (z.B. eines Speichers oder Registers). Das eingangsseitige Flip-Flop 306 wird auch als Launch-Flip-Flop bezeichnet.
-
Die Oszillationsfrequenz des Ringoszillators kann über einen Messanschluss 305 beobachtet werden.
-
Wie oben erläutert werden an die Logikgatter, durch die der Logikpfad 302 gebildet wird, geeignete Seiteneingaben angelegt, um den Logikpfad 302 zu bilden. Dazu kann ein industrielles automatisches Testmustergenerierungs-Tool (ATPG für engl. Automatic Test Pattern Generation) im Pfadverzögerungsmodus verwendet werden. Das ATPG-Tool wird auf einer Testvorrichtung (d.h. einem Testcomputer) ausgeführt und liefert Testmuster über das Test-Pin 102 an die integrierte Schaltung. Das ATPG-Tool sensibilisiert somit den Logikpfad 302, indem es alle Seiteneingaben auf stabile Werte setzt.
-
Auf diese Weise lässt sich das Testen mittels funktionaler Ringoszillatoren leicht in einen üblichen industriellen Testablauf integrieren, indem Design-For-Test (DFT)-Methoden angewendet werden.
-
Die funktionalen Ringoszillatoren repräsentieren gut das tatsächliche Chip-Verhalten, ohne viel Flächen-Overhead zu erzeugen. Lediglich der Multiplexer 304 und die Rückkopplungsleitung 303 werden zur Bildung des Ringoszillators zusätzlich benötigt.
-
Jeder funktionale Ringoszillator auf dem Chip kann durch ein individuelles, zentrales Steuersignal 308 („Enable“-Signal) aktiviert werden, das in der integrierten Schaltung zu dem Multiplexer 304 geleitet wird. Dieses Steuersignal ist individuell für den funktionalen Ringoszillator, da beim Testen nicht alle Ringoszillatoren gleichzeitig aktiviert werden sollen. Bei dieser Vorgehensweise entsteht für die Leitungen für das Steuersignal 308 ein hoher Routing-Aufwand. Dieser kann durch eine Architektur vermieden werden, bei der sich die Ringoszillatoren selbst aktivieren. Dabei wird ein Teil der in einem Chip vorhandenen Scan-Flip-Flops dazu verwendet, Ringoszillatoren zu aktivieren, wobei für unterschiedliche Ringoszillatoren unterschiedliche Scan-Flip-Flops zur Aktivierung verwendet werden. Damit entfällt die Notwendigkeit einer Steuerungsverbindung zu einer zentralen Steuereinrichtung auf dem Chip.
-
Weiterer Routingaufwand entsteht jedoch dadurch, dass das Beobachtungssignal von einem Ausgang 305 für die Frequenzmessung an einem GPIO-Pin über den Chip zum GPIO-Pin geleitet werden muss und für die Rückführungsleitung (oder Rückkopplungsleitung) 303, die den Endpunkt (Ausgang) mit dem Startpunkt (Eingang) des Logikpfads 302 verbindet.
-
4 veranschaulicht den Routing-Aufwand auf einem Chip 400 bei der Implementierung von drei funktionalen Ringoszillatoren aus drei Logikpfaden 401, 402, 403 durch die Leitungen für die Enable-Signale 404 die Leitungen für die Beobachtungssignale 405 sowie die Rückführungsleitungen 406. Die Multiplexer an den Eingängen der Logikpfade 401, 402, 403, zu denen die Leitungen für die Enable-Signale 404 und die Rückführungsleitungen 406 führen, sind der Einfachheit halber nicht dargestellt.
-
In diesem Beispiel führen sind die Leitungen für die Enable-Signale 404 die Leitungen für die Beobachtungssignale 405 beide mit einer zentralen Steuereinheit 407 verbunden. Die Leitungen für die Beobachtungssignale 405 können auch zu einem Ausgangs-Pin führen, der an einer anderen Stelle als die zentrale Steuereinheit 407 angeordnet ist. Der Routing-Aufwand bleibt in diesem Fall aber ähnlich.
-
Bei wenigen Ringoszillatoren auf einem Chip spielt der Routing-Aufwand eine geringe Rolle. Aufgrund der Prozessvariation, insbesondere die Variation innerhalb eines Chips, bei modernen CMOS-Technologien werden jedoch typischerweise viele über den Chip verteilte Teststrukturen benötigt, um die Schwankungen aufgrund der Prozessvariationen abzudecken und die Gesamtleistung des Chips zu erfassen. Das Hinzufügen von mehr, beispielsweise hunderten, von Ringoszillatoren auf einem Chip erzeugt jedoch einen hohen Routing-Aufwand. Darüber hinaus muss die Testdauer gering sein, um die Testkosten zu reduzieren.
-
Letztendlich gibt es einen Kompromiss zwischen der Anzahl der Teststrukturen (d.h. hier der Ringoszillatoren) und dem hohen Routing-Aufwand für die Teststrukturen.
-
Insbesondere die Rückführungsleitungen 406 erzeugen erheblichen Routing-Aufwand, besonders für Logikpfade 401, 402, 403, die sich über lange Strecken auf dem Chip 400 erstrecken. Dabei werden außerdem typischerweise zusätzliche Puffer benötigt, um geeignete Flankensteilheiten zu erreichen. Dies führt abhängig von der Länge der Rückführungsleitungen zu zusätzlichen benötigten Logik-Schaltungen.
-
Gemäß verschiedenen Ausführungsformen wird eine Herangehensweise bereitgestellt, die den Routing-Aufwand von funktionalen Ringoszillatoren verringert.
-
Dies wird gemäß verschiedenen Ausführungsbeispielen dadurch erreicht, dass zwei oder mehr Logikpfade 401, 402, 403 kombiniert werden, sodass ein funktionaler Ringoszillator gebildet wird, ohne dass eine lange Rückführungsleitung erforderlich ist. Dies geschieht anschaulich dadurch, dass (zumindest ein großer Teil) einer Rückführungsleitung durch einen Logikpfad ersetzt wird und somit nicht durch zusätzlich erforderlich ist. Logikpfade bilden also anschaulich sowohl die Hin- als auch die RückRichtung in einem solchen Ringoszillator, der im Folgenden auch als „Natürliche-Schleife“-Ringoszillator bezeichnet wird, d.h. als Ringoszillator, der durch eine Schleife gebildet wird, deren Bestandteile „natürlich“, d.h. gemäß der für den Chip vorgesehenen Funktion, ohnehin auf dem Chip vorhanden sind. Der Routing-Aufwand kann weiter reduziert werden, indem dieser Ansatz damit kombiniert wird, dass eine Selbstaktivierung der funktionalen Ringoszillatoren vorgesehen wird.
-
Wie oben erläutert wird ein Logikpfad 302 mittels eines ATPG-Tools sensibilisiert, indem alle Seiteneingaben der Logik-Gatter, die den Logikpfad 302 bilden, auf einen statischen Wert gesetzt werden, so dass ein Oszillations-Signal in dem durch den Logikpfad gebildeten Ringoszillator entstehen kann bzw. diesen durchlaufen kann. Diese Sensibilisierung erfolgt über ein robustes Pfad-Verzögerungs-Muster, das von dem ATPG-Tool in eine Menge von Scan-Flip-Flops geladen (z.B. geschoben) wird.
-
Typischerweise ist der Raum von solchen ATPG-Pfadverzögerungsmustern groß genug, so dass ausreichend Freiheitsgrade vorhanden sind, damit alle Seiteneingaben für Logikpfade, mit denen funktionale Ringoszillatoren gebildet werden, geeignet gewählt werden können (und sich nicht beispielsweise für einen Ringoszillator widersprechen). Ein ATPG-Pfadverzögerungsmuster, das gewählt wird, um einen Logikpfad für einen Ringoszillator auf einem Chip zu sensibilisieren, sensibilisiert typischerweise mehrere Logikpfade auf dem Chip. Damit kann aus all diesen sensibilisierten Logikpfaden ausgewählt werden, insbesondere um eine natürliche Schleife zu bilden, d.h. zumindest einen Teil der Rückführung für den Logikpfad, für dessen Sensibilisierung das ATPG-Pfadverzögerungsmuster eigentlich gewählt wurde, zu ersetzen.
-
5 zeigt ein Beispiel für eine Teilmenge der Logikpfade eines Chips, die durch ein einziges ATPG-Pfadverzögerungsmuster sensibilisiert werden.
-
Wie man im Beispiel von 5 sehen kann, sind die Logikpfade, aus denen ausgewählt werden kann, über den Chip verteilt und haben unterschiedliche Längen.
-
Im einfachsten Fall wird werden gemäß einer Ausführungsform zwei Logikpfade verwendet, die durch dasselbe ATPG-Pfadverzögerungsmuster sensibilisiert werden und die in unterschiedlicher Richtung verlaufen, wie es in 6 dargestellt ist.
-
6 zeigt einen Natürliche-Schleife-Ringoszillator 600 gemäß einer Ausführungsform.
-
Der Natürliche-Schleife-Ringoszillator 600 weist einen ersten (kombinatorischen) Logikpfad 601 und einen zweiten (kombinatorischen) Logikpfad 602 auf, die jeweils durch eine Kette von Logik-Gattern gebildet werden, die geeignet mit Seiteneingaben versorgt werden (d.h. so dass die Logikpfade 601, 602 sensibilisiert werden).
-
Für jeden Logikpfad 601, 602 ist eingangsseitig ein jeweiliger Multiplexer 603, 604 vorgesehen, der das Umschalten vom Funktionsmodus (d.h. die Verwendung des Logikpfads für den Normalbetrieb, hier Eingang „0“ des Multiplexers) in den Oszillationsmodus, ermöglicht.
-
Für den Normalbetrieb schaltet der Multiplexer 603, 604 ein Eingangssignal von einem jeweiligen eingangsseitigen (Launch-)Flip-Flop 605, 606 (das auch von einem Speicher oder Register sein kann) an den Logikpfad 601, 602 durch. Die Ausgabe des jedes Logikpfads 601, 602 geht an ein jeweiliges ausgangsseitiges Flip-Flop 607, 608 (z.B. eines Speichers oder Registers).
-
Der Ausgang des ersten Logikpfads 601 ist mit dem Dateneingang des Eingangs-Multiplexers 604 des zweiten Logikpfads 602 verbunden, den der Multiplexer 604 im Oszillationsmodus (d.h. im Testmodus) durchschaltet (hier Eingang „1“ des Multiplexers 604). Analog ist der Ausgang des zweiten Logikpfads 602 mit dem Dateneingang des Eingangs-Multiplexers 603 des ersten Logikpfads 601 verbunden, den der Multiplexer 603 im Oszillationsmodus durchschaltet (hier Eingang „1“ des Multiplexers 603). Im Oszillationsmodus wird also eine Schleife gebildet, wobei die beiden Richtungen der Schleife durch die beiden Logikpfade 601, 602 gebildet werden.
-
Das Bilden von Ringoszillatoren mittels natürlicher Schleifen kann den Routing-Aufwand erheblich reduzieren.
-
7 veranschaulicht die Reduzierung des Routing-Aufwands im Beispiel von 4.
-
Wie mit Bezug auf 6 erläutert, wird ein Natürliche-Schleife-Ringoszillator aus zwei Logikpfaden 701, 702 auf einem Chip 700 gebildet (die den Logikpfaden 401, 402 von 4 auf dem Chip 400 entsprechen).
-
An Stelle der Rückführungsleitungen 406 für die beiden Logikpfade 401, 402 sind nur noch kurze Leitungen 706 erforderlich, um den Ausgang des ersten Logikpfads 701 mit dem Eingangs-Multiplexer des zweiten Logikpfads 702 sowie den Ausgang des zweiten Logikpfads 702 mit dem Eingangs-Multiplexer des ersten Logikpfads 701 zu verbinden. Wie in 4 sind die Multiplexer an den Eingängen der Logikpfade 701, 702, 703 der Einfachheit halber nicht dargestellt.
-
Außerdem entfällt in diesem Beispiel die Beobachtungsleitung 405 vom Ausgang des ersten Logikpfads 401, 701 zu der zentralen Steuereinheit 407, 707. Die Beobachtungsleitung 705 kann an einem geeigneten Punkt des gesamten Ringoszillators vorgesehen werden, beispielsweise so, dass der Routing-Aufwand dafür gering bleibt. Die Leitungen für die Enable-Signale 704 zur zentralen Steuereinheit 707 können vermieden werden, indem das Schalten der Eingangs-Multiplexer mittels Selbstaktivierung erfolgt.
-
Die oben beschriebene Herangehensweise des Bildens von funktionalen Ringoszillatoren mittels natürlicher Schleifen ist besonders für lange Logikpfade von Vorteil, die eine lange Rückführungsleitung und viele Puffer entlang der Rückführungsleitung erfordern würden. Es sollte beachtet werden, dass eine natürliche Schleife auch aus mehr als zwei Logikpfaden gebildet werden kann, wenn es aus Sicht des Routing-Aufwands von Vorteil ist, drei oder mehr Logikpfade zu verbinden.
-
Das Bilden von funktionalen Ringoszillatoren mittels natürlicher Schleifen ermöglicht es auch, den auftretenden Spannungsabfall, der die Messung verfälschen kann, zu mitteln. Die Messung der Oszillationsfrequenz erfolgt nämlich in einem Testmodus, in dem ein zusätzlicher Spannungsabfall zwischen Chip-Partitionen auftreten kann, die nur im Testmodus aktiv sind. Die natürlichen Schleifen mitteln den Einfluss des Spannungsabfalls und reduzieren den dadurch verursachten Fehler.
-
Außerdem wird die Oszillationsfrequenz reduziert, wenn zwei oder mehr Logikpfade miteinander kombiniert werden. Es gibt eine maximale Frequenz, die der Chip per Design physikalisch unterstützt. Dementsprechend sollte die Oszillationsfrequenz von Ringoszillatoren unter dieser physikalischen Grenze liegen. Wenn Logikpfade verwendet werden, die eine kurze Verzögerung haben, ist die Oszillationsfrequenz jedoch sehr hoch. Da durch die Verwendung von natürlichen Schleifen die Ringoszillatoren insgesamt einen längeren Logikpfad aufweisen (im Beispiel von 6 der ersten Logikpfad 601 plus der zweite Logikpfad 602), wird die Oszillationsfrequenz reduziert und auch kurze Logikpfade, die Teil einer natürlichen Schleife sind, können überwacht werden.
-
Die Herangehensweise des Bildens natürlicher Schleifen auf Logikpfade ist auch für Busverbindungen eines Datenbusses auf dem Chip anwendbar, wenn der Bus in beiden Richtungen eine unidirektionale Leitung hat. Ein Datenbus überträgt Datensignale über den Chip. Diese Datenbussignale können auch die maximale Leistungsfähigkeit des Chips dominieren. Ein Bus mit unidirektionalen Leitungen hat ein hinführende Leitung (Sendeleitung) und eine rückführende Leitung (Empfangsleitung). Deshalb kann ein Natürliche-Leitung-Ringoszillator gebildet werden, indem die beiden Leitungen gemäß der oben beschriebenen Herangehensweise verbunden werden. Dabei werden die Sendeleitung und die Empfangsleitung (die z.B. aus Ketten von Puffern bestehen) zur Bildung einer Schleife verwendet.
-
Zusammenfassend wird gemäß verschiedenen Ausführungsformen eine integrierte Schaltung (z.B. ein Chip) bereitgestellt, wie sie in 8 dargestellt ist.
-
8 zeigt eine integrierte Schaltung 800.
-
Die integrierte Schaltung weist mindestens eine Ringoszillator-Schaltung 801 auf.
-
Die Ringoszillator-Schaltung 801 weist mehrere Logikpfade 802 auf, wobei jeder Logikpfad einen Pfadeingang 803, einen Pfadausgang 804 sowie einen Eingangs-Multiplexer 805 aufweist, der einen Ausgang 806 hat, der mit dem Pfadeingang 803 des Logikpfads verbunden ist.
-
Jedem Logikpfad der Logikpfade 802 ist beginnend mit einem ersten Logikpfad ein jeweiliger nachfolgender Logikpfad zugeordnet ist, indem der Pfadausgang 804 des Logikpfads mit einem Dateneingang 807 des 805 Eingangs-Multiplexers des nachfolgenden Logikpfads verbunden ist, wobei einem letzten Logikpfad der Logikpfade der erste Logikpfad als nachfolgender Logikpfad zugeordnet ist.
-
Der Eingangs-Multiplexer 805 ist derart eingerichtet, dass er, wenn ihm (an seinem Steuereingang) ein Steuersignal 808 zugeführt wird, das einen Testmodus anzeigt, den Dateneingang 807 mit dem Pfadeingang 803 des Logikpfads (zu dem er gehört) verbindet.
-
In anderen Worten wird ein Ringoszillator dadurch gebildet, dass mehrere Logikpfade im Testmodus hintereinander geschaltet werden, so dass eine Schleife entsteht (und somit keine Rückführungsleitung erforderlich ist).
-
Im Normalbetriebsmodus (d.h. Nicht-Testmodus) sind die Logikpfade, die im Testmodus hintereinander geschaltet werden, beispielsweise entkoppelt. In anderen Worten werden für das Testen Logikpfade hintereinander geschaltet, die im normalen Betriebsmodus nicht (zumindest nicht direkt) verbunden sind, also nicht (direkt) zusammenarbeiten, d.h. keiner der Logikpfade erhält ein Ergebnis einer Verarbeitung eines anderen Logikpfads. Die Logikpfade sind gemäß verschiedenen Ausführungsformen Bit-Logikpfade.
-
Wie oben erläutert erlaubt es die Herangehensweise von 8, den Routing-Aufwand zu verringern (was insbesondere für eine hohe Anzahl von Ringoszillatoren von Bedeutung ist und somit die Skalierbarkeit verbessert, also eine höhere Zahl von Teststrukturen ermöglicht), den Spannungsabfall zu mitteln und die auftretenden Oszillationsfrequenzen gering zu halten, sodass mehr funktionale Logikpfade überwacht werden können.
-
Im Folgenden werden verschiedene Ausführungsbeispiele angegeben.
-
Ausführungsbeispiel 1 ist eine integrierte Schaltung, wie mit Bezug auf 8 beschrieben.
-
Ausführungsbeispiel 2 ist eine integrierte Schaltung nach Ausführungsbeispiel 1, wobei jeder Logikpfad eine Kette von mehreren hintereinander geschalteten Logik-Gattern aufweist und/oder eine Datenbusleitung aufweist.
-
Ausführungsbeispiel 3 ist eine integrierte Schaltung nach Ausführungsbeispiel 1 oder 2, wobei der Eingangs-Multiplexer einen weiteren Dateneingang aufweist und eingerichtet ist, dass er, wenn ihm ein Steuersignal zugeführt wird, das einen Normalbetriebsmodus anzeigt, den weiteren Dateneingang mit dem Pfadeingang des Logikpfads verbindet.
-
Ausführungsbeispiel 4 ist eine integrierte Schaltung nach einem der Ausführungsbeispiele 1 bis 3, wobei der Eingangs-Multiplexer ein 2-zu-1-Multiplexer ist.
-
Ausführungsbeispiel 5 ist eine integrierte Schaltung nach einem der Ausführungsbeispiele 1 bis 4, wobei die mindestens eine Ringoszillator-Schaltung einen Testausgang aufweist und die integrierte Schaltung eine Testanschluss aufweist, mit dem der Testausgang verbunden ist.
-
Ausführungsbeispiel 6 ist eine integrierte Schaltung nach Ausführungsbeispiel 5, wobei der Testausgang an einer Verbindung zwischen einen dem der Logikpfade und dem darauffolgenden Logikpfad angeordnet ist.
-
Ausführungsbeispiel 7 ist eine integrierte Schaltung nach einem der Ausführungsbeispiele 1 bis 6, wobei jeder Logikpfad der mehreren Logikpfade eine Kette von mehreren hintereinander geschalteten Logik-Gattern aufweist und wobei der mindestens einen Ringoszillator-Schaltung eines oder mehrere Scan-Flip-Flops zugeordnet sind, die mit den Eingängen zumindest eines Teils der Logik-Gatter der Ketten der Logikpfade der Ringoszillator-Schaltung derart verbunden sind, dass, wenn sie ein vordefiniertes Seiteneingabemuster speichern, für jeden Logikpfad der Ringoszillator-Schaltung die Logik-Gatter der Kette des Logikpfads einen seriellen 1-Bit-Logikpfad von einem Eingang des ersten Logik-Gatters der Kette des Logikpfads zu dem Ausgang des letzten Logik-Gatters der Kette des Logikpfads bilden.
-
Ausführungsbeispiel 8 ist eine integrierte Schaltung nach einem der Ausführungsbeispiele 1 bis 7, wobei jedem Logikpfad eine Scan-Flip-Flop-Gruppe zugeordnet ist, die mindestens ein Scan-Flip-Flop enthält, wobei der Eingangs-Multiplexer des Logikpfads abhängig von einem von dem mindestens einen Scan-Flip-Flop der dem Logikpfad zugeordneten Scan-Flip-Flop-Gruppe gespeicherten Bit derart gesteuert wird, dass er den Dateneingang des Eingangs-Multiplexers mit dem Pfadeingang des Logikpfads verbindet.
-
Ausführungsbeispiel 9 ist eine integrierte Schaltung nach einem der Ausführungsbeispiele 1 bis 8, aufweisend eine Vielzahl von Ringoszillator-Schaltungen, wobei jede Ringoszillator-Schaltung, aufweist:Mehrere Logikpfade, wobei jeder Logikpfad einen Pfadeingang, einen Pfadausgang sowie einen Eingangs-Multiplexer aufweist, der einen Ausgang hat, der mit dem Pfadeingang des Logikpfads verbunden ist, wobei jedem Logikpfad der Logikpfade, beginnend mit einem ersten Logikpfad, ein jeweiliger nachfolgender Logikpfad zugeordnet ist, indem der Pfadausgang des Logikpfads mit einem Dateneingang des Eingangs-Multiplexers des nachfolgenden Logikpfads verbunden ist, wobei einem letzten Logikpfad der Logikpfade der erste Logikpfad als nachfolgender Logikpfad zugeordnet ist, wobei für jeden Logikpfad der Eingangs-Multiplexer derart eingerichtet ist, dass er, wenn ihm ein Steuersignal zugeführt wird, das den Testmodus anzeigt, den Dateneingang des Eingangs-Multiplexers mit dem Pfadeingang des Logikpfads verbindet.
-
Ausführungsbeispiel 10 ist eine integrierte Schaltung nach Ausführungsbeispiel 9, wobei jedem Logikpfad jeder Ringoszillator-Schaltung eine Scan-Flip-Flop-Gruppe zugeordnet ist, die mindestens ein Scan-Flip-Flop enthält, wobei der Eingangs-Multiplexer des Logikpfads abhängig von einem von dem mindestens einen Scan-Flip-Flop der dem Logikpfad zugeordneten Scan-Flip-Flop-Gruppe gespeicherten Bit derart gesteuert wird, dass er den Dateneingang des Eingangs-Multiplexers mit dem Pfadeingang des Logikpfads verbindet, wobei den Logikpfaden unterschiedlicher Ringoszillator-Schaltungen unterschiedliche Scan-Flip-Flop-Gruppen zugeordnet sind.
-
Ausführungsbeispiel 11 ist eine Testanordnung zum Testen einer integrierten Schaltung nach Ausführungsbeispiel 9 oder 10, die eingerichtet ist, für jede Ringoszillator-Schaltung und jeden Logikpfad dem Eingangs-Multiplexer des Logikpfads der Ringoszillator-Schaltung das Steuersignal zuzuführen, das den Testmodus anzeigt, und von den Ringoszillator-Schaltungen im Testmodus erzeugte Messsignale zu empfangen.
-
Ausführungsbeispiel 12 ist eine Testanordnung nach Ausführungsbeispiel 11, aufweisend eine Analyseeinrichtung, die eingerichtet ist, aus den Oszillationsfrequenzen der empfangenen Messsignale eine Leistungsfähigkeit der integrierten Schaltung zu ermitteln.
-
Ausführungsbeispiel 13 ist ein Verfahren zum Testen einer integrierten Schaltung nach Ausführungsbeispiel 9 oder 10 aufweisend: Zuführen, für jede Ringoszillator-Schaltung und jeden Logikpfad zu dem Eingangs-Multiplexer des Logikpfads der Ringoszillator-Schaltung, des Steuersignals, das den Testmodus anzeigt und Empfangen von von den Ringoszillator-Schaltungen im Testmodus erzeugten Messsignalen.
-
Obwohl die Erfindung vor allem unter Bezugnahme auf bestimmte Ausführungsformen gezeigt und beschrieben wurde, sollte es von denjenigen, die mit dem Fachgebiet vertraut sind, verstanden werden, dass zahlreiche Änderungen bezüglich Ausgestaltung und Details daran vorgenommen werden können, ohne vom Wesen und Bereich der Erfindung, wie er durch die nachfolgenden Ansprüche definiert wird, abzuweichen. Der Bereich der Erfindung wird daher durch die angefügten Ansprüche bestimmt, und es ist beabsichtigt, dass sämtliche Änderungen, welche unter den Wortsinn oder den Äquivalenzbereich der Ansprüche fallen, umfasst werden.
-
Bezugszeichenliste
-
- 100
- integrierte Schaltung
- 101
- Logik-Gatter
- 102
- Test-Eingabe-Pin
- 103
- Flip-Flops
- 200
- Ringoszillator
- 201-203
- Logik-Gatter
- 204
- Rückführungsleitung
- 302
- Logikpfad
- 303
- Rückführungsleitung
- 304
- Multiplexer
- 305
- Messanschluss
- 306
- Launch-Flip-Flop
- 307
- Ausgangs-Flip-Flop
- 308
- Steuersignal
- 400
- Chip
- 401-403
- Logikpfade
- 404
- Enable-Leitungen
- 405
- Beobachtungsleitungen
- 406
- Rückführungsleitungen
- 407
- Zentrale Steuereinheit
- 600
- Natürliche-Schleife-Ringoszillator
- 601, 602
- Logikpfade
- 603,604
- Multiplexer
- 605, 606
- eingangsseitige Flip-Flops
- 607, 608
- ausgangsseitige Flip-Flops
- 700
- Chip
- 701- 703
- Logikpfade
- 704
- Enable-Leitungen
- 705
- Beobachtungsleitungen
- 706
- Rückführungsleitungen
- 707
- Zentrale Steuereinheit
- 800
- Integrierte Schaltung
- 801
- Ringoszillator-Schaltung
- 802
- Logikpfade
- 803
- Pfadeingang
- 804
- Pfadausgang
- 805
- Eingangs-Multiplexer
- 806
- Multiplexerausgang
- 807
- Multiplexerdateneingang
- 808
- Steuersignal
