-
Ausführungsbeispiele betreffen allgemein integrierte Schaltungen, Testanordnungen und Verfahren zum Testen von integrierten Schaltungen.
-
Integrierte Schaltungen, beispielsweise Mikrocontroller (MCUs) wie etwa für Fahrzeuge, müssen hohe Qualitätsstandards erfüllen. Aufgrund dessen werden sie extensiv getestet. Ein Bereich des Testens ist das Prüfen der Leistungsfähigkeit (engl. performance screening). Die Leistungsfähigkeit einer integrierten Schaltung ist hierbei die maximale Taktfrequenz der integrierten Schaltung im schlechtesten Fall (d.h. Worst-Case-Bedingungen). Eine Schaltung (z.B. ein Chip), die die Prüfung der Leistungsfähigkeit nicht besteht, wird typischerweise aussortiert.
-
Allerdings hängt die Leistungsfähigkeit, z.B. eines Mikrocontrollers, von vielen Geräteparametern und Umgebungsbedingungen ab. Für eine direkte Leistungsfähigkeitsmessung wäre ein umfassender Test auf Systemebene erforderlich, um jeden Anwendungsfall zu testen, in dem der Mikrocontroller eingesetzt wird. Mikrocontroller sind jedoch Massenprodukte mit hohem Kostendruck, während ein Test auf Systemebene mit einem hohen Aufwand und enormen Testkosten verbunden ist.
-
Deshalb werden üblicherweise Teststrukturen verwendet, um die Leistungsfähigkeit indirekt zu messen. Wird eine indirekte Messung zur Bestimmung eines Parameters (wie hier der Leistungsfähigkeit) verwendet, hängt die Genauigkeit der Messung allerdings stark von der Qualität der Teststrukturen ab. Eine Art von Teststrukturen, mit denen sich eine hohe Genauigkeit erreichen lässt, sind Ringoszillatoren (ROs), insbesondere funktionale Ringoszillatoren, die aus in der integrierten Schaltung für ihre normale Funktion vorhandenen Gattern gebildet werden. Dabei werden geeignete Seiteneingaben für die Gatter von Scan-Flip-Flops geliefert, die in der integrierten Schaltung vorgesehen sind (z.B. zum Durchführen anderer Tests und für den Normalbetrieb), damit die Gatter einen Logikpfad bilden.
-
Die Implementierung von Ringoszillatoren (auch funktionalen Ringoszillatoren) in hoher Zahl in einer integrierten Schaltung führt jedoch typischerweise zu erheblichem Overhead, insbesondere Routing-Aufwand. Deshalb sind effizientere Herangehensweisen zum Testen der Leistungsfähigkeit von integrierten Schaltungen wünschenswert.
-
Die Druckschrift
US 2021 / 0 281 248 A1 beschreibt eine Teststruktur mit einem Ringoszillator mit mehreren Stufen, auswählbaren Lasten und ein oder mehreren Multiplexern, wobei jeder Multiplexer eingerichtet ist, eine Konfiguration einer zugehörigen auswählbaren Last auszuwählen.
-
In der Veröffentlichung
DE 101 38 556 C1 ist beschrieben, zum Testen der Eingangs- und Ausgangstreiber einer Schaltung den einzelnen Signalanschlüssen der zu testenden Schaltung zugeordneten Eingangs- bzw. Ausgangstreiber in Serie zu einem Ringoszillator bzw. zu einer offenen Kette zu verschalten, wobei die Schwingung des Ringoszillators bzw. die Verzögerungszeit ausgewertet wird. Durch Vorsehen entsprechender steuerbarer Schalter kann die Konfiguration des Ringoszillators bzw. der Kette variabel in Abhängigkeit von den jeweils zu testenden Eingangs- bzw. Ausgangstreibern abgewandelt werden.
-
Die Veröffentlichung
US 2014 / 0 132 290 A1 beschreibt eine Schaltungsstruktur für einen flexiblen Ringoszillator, die mehrere programmierbare Scan-Ketten-Elemente und einen Vorwärts-Scan-Ketten-Pfad durch die mehreren Scan-Ketten-Elemente aufwiest, wobei jedes Scan-Ketten-Element zusätzliche Schaltungsteile für einen Rückwärts-Pfad aufweist, sodass der Rückwärts-Pfad und der Vorwärts-Scan-Ketten-Pfad so kombiniert werden, dass sie den Ringoszillator bilden.
-
Die Druckschrift
US 6 105 153 A beschreibt eine Halbleiterschaltung mit einer Kombinationsschaltung, die zwischen Flip-Flop-Gruppen angeordnet ist und die mehrere Pfade aufweist. Die Halbleiterschaltung wird mittels eines kritischen Pfads der Kombinationsschaltung getestet.
-
Gemäß einem Ausführungsbeispiel wird eine integrierte Schaltung bereitgestellt, aufweisend eine Vielzahl von Scan-Flip-Flops, eine Vielzahl von Ringoszillator-Schaltungen, wobei jede Ringoszillator-Schaltung eine Kette von Logik-Gattern, die mehrere hintereinander geschaltete Logik-Gatter aufweist, einen Eingangs-Multiplexer für die Kette und eine Rückführungsleitung von einem Ausgang des letzten Logik-Gatters der Kette zu einem Dateneingang des Eingangs-Multiplexers aufweist, wobei jeder Ringoszillator-Schaltung eine Scan-Flip-Flop-Gruppe zugeordnet ist, die mindestens eines der Vielzahl von Scan-Flip-Flops enthält, wobei der Eingangs-Multiplexer der Ringoszillator-Schaltung abhängig von einem von dem mindestens einen Scan-Flip-Flop der der Ringoszillator-Struktur zugeordneten Scan-Flip-Flop-Gruppe gespeicherten Bit derart gesteuert wird, dass er das über die Rückführungsleitung rückgeführte Bit an das erste Logik-Gatter der Kette ausgibt oder dass er ein durch die Kette zu verarbeitendes Bit an das erste Logik-Gatter der Kette ausgibt und wobei den Ringoszillator-Schaltungen unterschiedliche Scan-Flip-Flop-Gruppen zugeordnet sind.
-
Gemäß weiteren Ausführungsformen werden eine Testanordnung und ein Verfahren zum Testen einer integrierten Schaltung wie oben beschrieben bereitgestellt.
-
Die Figuren geben nicht die tatsächlichen Größenverhältnisse wieder, sondern sollen dazu dienen, die Prinzipien der verschiedenen Ausführungsbeispiele zu illustrieren. Im Folgenden werden verschiedene Ausführungsbeispiele mit Bezug auf die folgenden Figuren beschrieben.
- 1 zeigt eine integrierte Schaltung (bzw. einen Chip) gemäß einer Ausführungsform.
- 2 zeigt einen Ringoszillator.
- 3 zeigt eine Schaltung zum Bilden eines funktionalen Ringoszillators in einer integrierten Schaltung.
- 4 zeigt die Selbstaktivierung eines Ringoszillators durch ein Launch-Flip-Flop.
- 5 zeigt eine Ringoszillator-Struktur mit Selbstaktivierung gemäß einer Ausführungsform.
- 6 zeigt einen Exklusiv-ODER-Baum zum Sammeln von Messsignalen von Ringoszillatoren, wobei, wenn nur ein davon oszilliert, über Exklusiv-ODER-Gatter das Oszillationssignal an ein Ausgangspin geleitet wird.
- 7 zeigt eine Ringoszillator-Struktur mit Selbstaktivierung durch die Ausgabe mehrerer Scan-Flip-Flops gemäß einer Ausführungsform.
- 8 zeigt eine integrierte Schaltung gemäß einer Ausführungsform.
-
Die folgende detaillierte Beschreibung bezieht sich auf die beiliegenden Figuren, die Details und Ausführungsbeispiele zeigen. Diese Ausführungsbeispiele sind so detailliert beschrieben, dass der Fachmann die Erfindung ausführen kann. Andere Ausführungsformen sind auch möglich und die Ausführungsbeispiele können in struktureller, logischer und elektrischer Hinsicht geändert werden, ohne vom Gegenstand der Erfindung abzuweichen. Die verschiedenen Ausführungsbeispiele schließen sich nicht notwendig gegenseitig aus sondern es können verschiedene Ausführungsformen miteinander kombiniert werden, so dass neue Ausführungsformen entstehen. Im Rahmen dieser Beschreibung werden die Begriffe „verbunden“, „angeschlossen“ sowie „gekoppelt“ verwendet zum Beschreiben sowohl einer direkten als auch einer indirekten Verbindung, eines direkten oder indirekten Anschlusses sowie einer direkten oder indirekten Kopplung.
-
1 zeigt eine integrierte Schaltung (bzw. Chip) 100 gemäß einer Ausführungsform.
-
Die integrierte Schaltung 100 ist beispielsweise ein Mikrocontroller, z.B. für eine ECU (electronic control unit) in einem Fahrzeug oder auch als Chipkartenmodul für eine Chipkarte jeglichen Formfaktors.
-
Wie es typischerweise der Fall ist, weist die integrierte Schaltung 100 eine Vielzahl von Logik-Gattern 101 (UND-Gatter, NICHT-ODER-Gatter, Exklusiv-ODER-Gatter, Inverter, ...) auf, die über Verbindungsleitungen miteinander verbunden sind. Die Logik-Gatter 101 sind Zellen aus einer Chipdesign-Bibliothek und sie können auch komplexere Schaltungen (z.B. Komplexgatter) sein.
-
Die integrierte Schaltung weist außerdem Flip-Flops 103 auf, die mit den Logik-Gattern 101 verbunden sind. Zumindest ein Teil der Flip-Flops 103 sind als Scan-Flip-Flops vorgesehen, um Testmuster zum Testen der integrierten Schaltung in die Scan-Flip-Flops laden zu können. Ein Scan-Flip-Flop ist ein D-Flip-Flop mit einem am Eingang hinzugefügten Multiplexer, wobei ein Eingang des Multiplexers als Funktionseingang D fungiert und der andere Eingang als Scan-In-Eingang (SI) dient. Das Testmuster wird z.B. über ein oder mehrere Test-Eingabe-Pins 102 in die Flip-Flops 103 (jeweils über den Scan-In-Eingang) geschoben. Ein Scan-Enable-Signal (oder Test-Enable-Signal, nicht gezeigt in 1) schaltet den Multiplexer des Scan-Flip-Flops für das Testen von dem Dateneingang (D) auf den Scan-In-Eingang (SI). Das Scan-Enable-Signal ist ein allgemeines Signal, das für alle Scan-Flip-Flops gleich ist (es braucht deshalb nicht separat geroutet zu werden).
-
Eine Möglichkeit zum Messen der Leistungsfähigkeit ist, es eine Kette von Logik-Gattern 101 (oder allgemein Zellen), die schon in der integrierten Schaltung 100 vorhanden ist, dazu zu verwenden, einen Ringoszillator zu bilden.
-
2 zeigt einen Ringoszillator 200.
-
Der Ringoszillator 200 weist eine Kette aus in Serie geschalteten Logik-Gattern 201, 202, 203 (allgemein Zellen) auf. Jedes Logik-Gatter 201, 202, 203 weist einen Eingang und einen Ausgang auf, mit der es in die Kette verschaltet ist, wobei der Ausgang des letzten Logik-Gatters 203 der Kette mit dem Eingang des ersten Logik-Gatters der Kette 201 über eine Rückführungsleitung (d.h. Feedbackleitung oder Feedbackverbindung) 204 verbunden sind. Die anderen Eingänge der Logik-Gatter 201, 202, 203 (z.B. der zweite Eingang eines NICHT-UND-Gatters oder der zweite Eingang eines NICHT-ODER-Gatters), im Folgenden als Seiteneingänge bezeichnet, werden so auf einen festen Wert gesetzt, dass jedes Logik-Gatter 201, 202, 203 einen Inverter hinsichtlich des Eingangs und des Ausgangs, mit dem es in die Kette verschaltet ist, bildet. Ist die Anzahl der Logik-Gatter N ungerade, wirkt die Kette damit insgesamt invertierend und die durch die Rückführungsleitung 204 mit der Kette gebildete Schleife schwingt.
-
Die Eingaben für die Seiteneingänge der Logik-Gatter 201, 202, 203, die bewirken, dass sie als Inverter funktionieren, werden als Seiteneingaben bezeichnet. Zusammen bilden die Seiteneingaben ein Seiteneingabemuster. Sie werden von Scan-Flip-Flops 103 geliefert, die geeignet geladen werden (durch Speichern eines geeigneten Testmusters, das das Seiteneingabemuster enthält, in den Scan-Flip-Flops). Ist es nicht möglich, dass ein Gatter mit einer geeigneten Seiteneingabe dazu gebracht wird, als Inverter zu funktionieren (z.B. ein UND-Gatter), so wird die Seiteneingabe so gewählt, dass es nicht-invertierend wirkt (also einfach als Buffer) und entweder die Zahl der Logik-Gatter 201, 202, 203 angepasst oder ein Inverter im der Rückführungsleitung vorgesehen, sodass sich insgesamt wieder ein invertierendes Verhalten ergibt und die Schleife schwingt.
-
Die Frequenz dieser Schwingung, also die Oszillationsfrequenz des so gebildeten Ringoszillators, kann beobachtet werden und zum Testen der Leitungsfähigkeit der integrierten Schaltung 100 verwendet werden. Die Qualität des Testens hängt vom Informationsgehalt der Oszillationsfrequenz des Ringoszillators 100 ab, d.h. sie muss möglichst das Timing-Verhalten des gesamten Chips repräsentieren. Die Oszillationsfrequenz korreliert aber typischerweise gut mit der Leistungsfähigkeit der integrierten Schaltung, insbesondere dann, wenn die gebildete Kette der Logikgatter gut dem Design des Chips entspricht. Nichtsdestotrotz sind typischerweise eine hohe Anzahl von Ringoszillatoren erforderlich.
-
Der mit Bezug auf 2 beschriebene Ringoszillator ist ein sogenannter funktionaler Ringoszillator, d.h. er wird wie oben erwähnt aus Logik-Gattern 101 gebildet, die in der integrierten Schaltung (für ihre normale Funktion, d.h. den Normalbetrieb im Unterschied zum Testbetrieb) vorhanden sind. Dadurch wird vermieden, dass die Ringoszillatoren zu zusätzlichem Flächen- und Energieaufwand führen, wie es der Fall ist, wenn sie aus zusätzlichen Logik-Gattern (also nicht aus ohnehin vorhandenen Logik-Gattern) gebildet werden.
-
3 zeigt eine Schaltung zum Bilden eines funktionalen Ringoszillators in einer integrierten Schaltung.
-
Wie mit Bezug auf 2 beschrieben wird ein kombinatorischer Logikpfad 302 durch eine Kette von Logik-Gattern gebildet, die geeignet mit Seiteneingaben versorgt werden. Die Rückführung erfolgt über eine Rückführungsleitung 303 (die mit einem Inverter vorgesehen wird, falls der kombinatorische logische Pfad 302 nicht selbst invertierend ist), die an einen Eingang eines (Eingangs-)Multiplexers 304 angeschlossen wird.
-
Die Grundidee eines funktionalen Ringoszillators kann wie oben erläutert darin gesehen, werden, dass ein funktionaler kombinatorischer Logikpfad 302, der für die normale Funktion der integrierten Schaltung (d.h. per Design) vorhanden ist, verwendet, wird, um den Ringoszillator zu bilden.
Der Multiplexer 304 am Eingang des Pfades ermöglicht das Umschalten vom Funktionsmodus (d.h. die Verwendung des Logikpfads 302 für den Normalbetrieb, hier Eingang „0“ des Multiplexers) in den Oszillationsmodus, in dem der Multiplexer 304 das Signal der Rückführungsleitung dem Logikpfad 302 zuführt (hier Eingang „1“ des Multiplexers 304). Für den Normalbetrieb schaltet der Multiplexer 304 z.B. ein Eingangssignal von einem eingangsseitigen Flip-Flop 306 (das auch von einem Speicher oder Register sein kann) an den Logikpfad 302 durch. Die Ausgabe des Logikpfads 302 geht an ein ausgangsseitiges Flip-Flop 307 (z.B. eines Speichers oder Registers). Das eingangsseitige Flip-Flop 306 wird auch als Launch-Flip-Flop bezeichnet.
-
Die Oszillationsfrequenz des Ringoszillators kann über einen Messanschluss 305 beobachtet werden.
-
Wie oben erläutert werden an die Logikgatter, durch die der Logikpfad 302 gebildet wird, geeignete Seiteneingaben angelegt, um den Logikpfad 302 zu bilden. Dazu kann ein industrielles automatisches Testmustergenerierungs-Tool (ATPG für engl. Automatic Test Pattern Generation) im Pfadverzögerungsmodus verwendet werden. Das ATPG-Tool wird auf einer Testvorrichtung (d.h. einem Testcomputer) ausgeführt und liefert Testmuster über das Test-Pin 102 an die integrierte Schaltung. Das ATPG-Tool sensibilisiert somit den Logikpfad 302, indem es alle Seiteneingaben auf stabile Werte setzt.
-
Auf diese Weise lässt sich das Testen mittels funktionaler Ringoszillatoren leicht in einen üblichen industriellen Testablauf integrieren, indem Design-For-Test (DFT)-Methoden angewendet werden.
-
Die funktionalen Ringoszillatoren repräsentieren gut das tatsächliche Chip-Verhalten, ohne viel Flächen-Overhead zu erzeugen. Lediglich der Multiplexer 304 und die Rückkopplungsleitung 303 werden zur Bildung des Ringoszillators zusätzlich benötigt.
-
Allerdings muss im Beispiel von 3 der funktionale Ringoszillator durch ein individuelles, zentrales Steuersignal 308 („Enable“-Signal) aktiviert werden, das in der integrierten Schaltung zu dem Multiplexer 304 geleitet wird. Dieses Steuersignal ist individuell für den funktionalen Ringoszillator, da beim Testen nicht alle Ringoszillatoren gleichzeitig aktiviert werden sollen. Deshalb entsteht bei diese Vorgehensweise ein hoher Routing-Aufwand. Das Steuersignal 308 muss quer über den Chip geroutet werden und Mikrocontroller sind typischerweise sehr routingkritisch. Außerdem muss das Beobachtungssignal von Ausgang 305 für die Frequenzmessung an einem GPIO-Pin über den Chip zum GPIO-Pin geleitet werden.
-
Bei wenigen Ringoszillatoren auf einem Chip spielt der Routing-Aufwand eine geringe Rolle. Aufgrund der Prozessvariation, insbesondere die Variation innerhalb eines Chips, bei modernen CMOS-Technologien werden jedoch typischerweise viele über den Chip verteilte Teststrukturen benötigt, um die Schwankungen aufgrund der Prozessvariationen abzudecken und die Gesamtleistung des Chips zu erfassen. Das Hinzufügen von hunderten von Ringoszillatoren auf einem Chip erzeugt jedoch einen hohen Routing-Aufwand. Darüber hinaus muss die Testdauer gering sein, um die Testkosten zu reduzieren.
-
Letztendlich gibt es einen Kompromiss zwischen der Anzahl der Teststrukturen (d.h. hier der Ringoszillatoren) und dem hohen Routing-Aufwand für die Teststrukturen.
-
Andere Techniken wie Slack-Monitore und Schatten-Flip-Flops, die versuchen, Timing-Verletzungen in potenziell zeitkritischen Pfaden zu verfolgen und zu erkennen, führen zu einem enormen Flächen-Overhead, da eine hohe Anzahl von potenziell kritischen Pfaden verfolgt werden muss.
-
Gemäß verschiedenen Ausführungsformen wird eine Herangehensweise bereitgestellt, die den Routing-Aufwand von funktionalen Ringoszillatoren verringert. Speziell wird eine Selbstaktivierung der funktionalen Ringoszillatoren vorgesehen.
-
Wie oben erläutert wird ein Logikpfad 302 mittels eines ATPG-Tools sensibilisiert, indem alle Seiteneingaben der Logik-Gatter, die den Logikpfad 302 bilden, auf einen statischen Wert gesetzt werden. Diese Sensibilisierung erfolgt über ein robustes Pfad-Verzögerungs-Muster, das von dem ATPG-Tool in eine Menge von Scan-Flip-Flops geladen (z.B. geschoben) wird.
-
Wie oben erläutert oszilliert der Ringoszillator dann, wenn der Multiplexer das Signal der Rückführungsleitung 203 durchschaltet. Gemäß verschiedenen Ausführungsformen erfolgt dies durch das Launch-Flip-Flop 306, sodass eine Selbstaktivierung erreicht wird.
-
4 zeigt die Selbstaktivierung eines Ringoszillators durch ein Launch-Flip-Flop 401.
-
Das Launch-Flip-Flop 401 ist ein Scan-Flip-Flop und entspricht dem Launch-Flip-Flop 306. Sein Ausgang ist nicht nur mit einem Eingang eines Multiplexers 402, der dem Multiplexer 304 entspricht, verbunden, sondern auch mit dessen Steuereingang.
-
In diesem Beispiel muss der Steuereingang auf eine logische 1 gesetzt werden, damit der Ringoszillator aktiviert wird (d.h. anfängt zu schwingen). Das Testmuster für die Scan-Flip-Flops wird so gewählt, dass nur das Launch-Flip-Flop des Ringoszillators, der aktiviert werden soll, auf 1 gesetzt wird. Das Testmuster wird so gewählt, dass die Launch-Flip-Flops aller anderen Ringoszillatoren auf 0 gesetzt werden. Diese Einschränkung kann an das ATPG-Tool vor der Testmustererzeugung für die Sensibilisierung gegeben werden. Gemäß einer Ausführungsform ist außerdem ein allgemeines Aktivierungssignal (siehe 5) vorgesehen, um den Testmodus zu aktivieren, ähnlich dem Scan-Enable-Signal. Das allgemeine Aktivierungssignal ist für alle Ringoszillatoren gleich und braucht deshalb nicht separat geroutet zu werden. Es ist beispielsweise ein geschütztes Bit, was für sicherheitskritische ASIL(Automotive Safety Integrity Level)-Anwendungen erforderlich ist.
-
5 zeigt eine Ringoszillator-Struktur 500 mit Selbstaktivierung gemäß einer Ausführungsform.
-
Wie oben mit Bezug auf 3 und 4 enthält die Ringoszillator-Struktur 500 einen Logikpfad 503, ein Launch-Flip-Flop 501, einen Multiplexer 502, eine Rückführungsleitung 504, ein ausgangsseitiges Flip-Flop 505 und weitere Scan-Flip-Flops 506, die die Seiteneingaben für die Gatter liefern, die den Logikpfad 503 bilden.
-
Für den Logikpfad 503 wird beispielsweise ein kritischer Pfad im (ursprünglichen) Chip-Design ausgewählt. Ein Voraussetzung für den Logikpfad 503 ist, dass es möglich sein muss, ihn mittels eines Testmusters, das in die (weiteren) Scan-Flip-Flops 506 geladen wird, zu sensibilisieren.
-
Sobald der Logikpfad ausgewählt wurde, kann der funktionale Ringoszillator erstellt werden. Dies kann mittels eines ECO (Engineering Change Order) erfolgen. Die ECO wird durch einen inkrementellen Kompilierlauf ausgeführt, erzeugt die Rückkopplungsleitung 504 und platziert eine Eingangsschaltung 507, die den (2-zu-1-)Multiplexer 502, ein erstes UND-Gatter 508, ein zweites UND-Gatter 509 und einen Inverter 510 enthält. Die Eingangsschaltung 507 kann als Standard-Bibliothekszelle mit fünf Anschlüssen (Eingang, Ausgang, Rückführung, invertierte Rückführung, Messung) eingefügt werden.
-
Der Ausgang des Launch-Flip-Flops 501 wird mit dem Eingang der Eingangsschaltung 507 verbunden. Der Ausgang der Eingangsschaltung 507 wird mit dem Eingang des Logikpfads 503 verbunden.
-
Der Ausgang des ersten UND-Gatters 508 muss in einem hohen Zustand sein (d.h. eine 1 ausgeben), um den Multiplexer 502 von dem Funktionsmodus (Normalbetrieb des Chips) in den Oszillationsmodus (Testbetrieb des Chips) zu schalten. Ein Eingangsanschluss des ersten UND-Gatters 508 ist mit dem Eingangsanschluss der Eingangsschaltung 507 verbunden (der mit dem Ausgang des Launch-Flip-Flops 501) verbunden ist. Dem zweiten Eingangsanschluss des ersten UND-Gatters 508 wird das allgemeine Aktivierungssignal (General-Enable-Signal) zugeführt. Das allgemeine Aktivierungssignal ist ein geschütztes Bit, das allgemein die Funktions-Ringoszillator-Messung aktiviert.
-
Abhängig von dem Verhalten des Logikpfads 503 (invertierend oder nicht-invertierend) wird an den Eingang des Multiplexers, der der 1 (also dem Oszillationsmodus) am Steuereingang zugeordnet ist, die Rückführungsleitung 504 über den regulären Rückführungsanschluss oder den invertierenden Rückführungsanschluss (dem der Inverter 510 nachgeschaltet ist) angelegt, um insgesamt ein invertierendes Verhalten (und damit eine Oszillation im Oszillationsmodus) zu erreichen.
-
Das zweite UND-Gatter 509 ist mit seinem Ausgang an den Messanschluss angeschlossen, an dem die Oszillationsfrequenz des Ringoszillators gemessen werden kann.
-
Wenn der Multiplexer in den Oszillationsmodus geschaltet wird, dann oszilliert das zweite UND-Gatter 509 mit der Oszillationsfrequenz des Ringoszillators. Das zweite UND-Gatter 509 ist optional. Ob es vorgesehen wird, hängt davon ab, wie die Messsignale der Ringoszillatoren gesammelt werden, um sie an ein Messpin (z.B. GPIO (General Purpose Input Output)-Pin) zu liefern. Das Oszillationssignal kann direkt über den Messpin gemessen werden oder mittels eines internen Zählers ermittelt (Frequenzzähler) und anschließend ausgelesen werden.
-
Wird beispielsweise ein Exklusiv-ODER-Baum verwendet, um die Messsignale von den Ringoszillatoren zu sammeln, ist das zweite UND-Gatter 509 nicht erforderlich.
-
6 zeigt einen Exklusiv-ODER-Baum 600 zum Sammeln von Messsignalen von Ringoszillatoren 601, wobei, wenn nur einer davon oszilliert, über Exklusiv-ODER-Gatter das Oszillationssignal an ein Ausgangspin 603 geleitet wird.
-
Das zweite UND-Gatter 509 gewährleistet, dass nur die Eingangsschaltung 507 eines Ringoszillators, der aktiviert ist (also dessen Multiplexer 502 in den Oszillationsmodus geschaltet ist) an seinem Messanschluss ein Signal ungleich Null ausgibt. Dann kann beispielsweise auch ein ODER-Baum verwendet werden, um die Messsignale zu sammeln.
-
Um das Launch-Flip-Flop 501 und die weiteren Scan-Flip-Flops 506 für das Testen geeignet zu Laden, wird ein ATPG-Tool verwendet. Für jeden Ringoszillator, für den eine Messung durchgeführt werden soll, erzeugt das ATPG-Tool ein geeignetes Testmuster, das für die Scan-Flip-Flops 103 der integrierten Schaltung (zu denen das Launch-Flip-Flop 501 und die weiteren Scan-Flip-Flops 506 jedes Ringoszillators gehören) eine 1 oder eine 0 aufweist, die in dem Flip-Flop für das Testen mittels des Ringoszillators gespeichert wird.
-
Für den Ringoszillator, für den gemessen werden soll, wird in dem Launch-Flip-Flop 501 eine 1 gespeichert, in den Launch-Flip-Flops 501 aller anderen Ringoszillatoren eine 0. In den weiteren Flip-Flops 506 für den Ringoszillator, für den gemessen werden soll, werden die geeigneten Seiteneingaben gespeichert. D.h., dass das ATPG-Tool das Testmuster zum Messen mittels eines Ringoszillators entsprechend erzeugt. Diese Bedingungen für das Testmuster kann durch ATPG-Beschränkungen in der Tool-Umgebung eingestellt werden. Damit kann durch die Konfiguration des ATPG-Tools und damit der Festlegung der Testmuster jeder (funktionale) Ringoszillator für eine Messung mittels des Ringoszillators aktiviert werden (sofern das allgemeine Aktivierungssignal auch aktiv, in diesem Beispiel auf 1, ist).
-
In der Ausführungsform von 5 wird die Ausgabe des Launch-Flip-Flops 506 dem Multiplexer 502 als lokales Aktivierungssignal (Enable-Signal) zugeführt. In einer weiteren Ausführungsform wird das lokale Aktivierungssignal aus einer Kombination von Ausgabewerten mehrerer Scan-Flip-Flops erzeugt.
-
7 zeigt eine Ringoszillator-Struktur 700 mit Selbstaktivierung durch die Ausgabe mehrerer Scan-Flip-Flops gemäß einer Ausführungsform.
-
Wie die Ringoszillator-Struktur 500 von 5 enthält die Ringoszillator-Struktur 700 einen Logikpfad 703, ein Launch-Flip-Flop 701, einen Multiplexer 702, eine Rückführungsleitung 704 und eine Eingangsschaltung 707 mit, unter anderem, einem (ersten) UND-Gatter 708.
-
Das UND-Gatter 708 erhält, wie im Beispiel von 5, als eine Eingabe ein allgemeines Aktivierungssignal, jedoch als zweite Eingabe nicht die Ausgabe des Scan-Flip-Flops 701 sondern die Ausgabe einer Kombinations-Logikschaltung 712, das die Ausgaben des Launch-Flip-Flops 701 und die Ausgaben weiterer Aktivierungs-Scan-Flip-Flops 711 erhält. Die weiteren Aktivierungs-Scan-Flip-Flops 711 sind auch ein Teil der Scan-Flip-Flops 103 der integrierten Schaltung 100. Beispielsweise sind es in der Nähe des Logikpfades 703 platzierte Scan-Flip-Flops.
-
Die in das Launch-Flip-Flop 701 und die in die weiteren Aktivierungs-Scan-Flip-Flops 711 gemäß einem Testmuster geladenen Werte bestimmen die Ausgabe der Kombinations-Logikschaltung 712 und damit, ob der Ringoszillator aktiviert ist. Wenn mittels eines Ringoszillators gemessen werden soll, wird das Testmuster so gewählt, dass die Ausgabe der Kombinations-Logikschaltung 712 diesen Ringoszillator aktiviert. Die Kombinations-Logikschaltung 712 ist beispielsweise so aufgebaut, dass das Muster der in das Launch-Flip-Flop 701 und in die weiteren Aktivierungs-Scan-Flip-Flops 711 geladenen Bits eindeutig ist. Zum Testen mittels eines Ringoszillators erzeugt das ATPG-Tool ein Testmuster, das dieses Muster für das Launch-Flip-Flop 701 und die weiteren Aktivierungs-Scan-Flip-Flops 711 enthält. Dann gibt die Kombinations-Logikschaltung 712 dieses Ringoszillators ein lokales Aktivierungssignal aus, das diesen Ringoszillator aktiviert (sofern das allgemeine Aktivierungssignal ebenfalls aktiv ist, wobei das UND-Gatter 708 allerdings auch der Kombinations-Logikschaltung 712 zugerechnet werden kann, sodass die Ausgabe der Kombinations-Logikschaltung 712 tatsächlich die Steuereingabe für den Multiplexer 702 ist). Es sollte beachtet werden, dass das Launch-Flip-Flop 701 nicht notwendig eine der Eingaben der Kombinations-Logikschaltung 712 liefern muss, es kann aber vorgesehen sein.
-
Die Kombinations-Logikschaltung 712 besteht beispielsweise aus Standard-Logikzellen, die an das jeweilige Muster angepasst sind. Abhängig von der Anzahl von funktionalen Ringoszillatoren, die implementiert werden, und von der Test-Architektur, kann die Kombinations-Logikschaltung 712 einfach skaliert werden.
-
Die Ausführungsform von 7 kann beispielsweise dann verwendet werden, wenn die Freiheitsgrade für die Testmustererzeugung bei der Ausführungsform von 5 zu gering sind. Beispielsweise kann es vorkommen, dass ein Scan-Flip-Flop, das für einen Ringoszillator, der gerade nicht gemessen werden soll, das Launch-Flip-Flop ist und deshalb auf 0 sein müsste, für einen anderen Ringoszillator, der gemessen werden soll, als Seiteneingabe eine 1 liefern müsste. Beim Ausführungsbeispiel von 7 ist dies möglich, ohne dass das Flip-Flop den Ringoszillator, dessen Launch-Flip-Flop es ist, aktiviert, da noch die Zustände anderer Scan-Flip-Flops in das lokale Aktivierungssignal eingehen und entsprechend gesetzt werden können.
-
Die Weiterleitung des Messsignals erfolgt bei der Ausführungsform von 7 wie bei der Ausführungsform von 5, z.B. über einen Exklusiv-ODER-Baum oder ODER-Baum.
-
Beide Ausführungsformen (5 und 7) ermöglichen eine erhebliche Verringerung des Routing-Aufwands und eine skalierbare Implementierung. Das Aktivierungssignal für den Multiplexer 502, 702 von einer zentralen Steuerschaltung ist nicht mehr erforderlich.
-
Zusammenfassend wird gemäß verschiedenen Ausführungsformen eine integrierte Schaltung (z.B. ein Chip) bereitgestellt, wie sie in 8 dargestellt ist.
-
8 zeigt eine integrierte Schaltung 800 gemäß einer Ausführungsform.
-
Die integrierte Schaltung 800 weist eine Vielzahl von Scan-Flip-Flops 801, 802 auf.
-
Die integrierte Schaltung 800 weist ferner eine Vielzahl von Ringoszillator-Schaltungen 806 auf.
-
Jede Ringoszillator-Schaltung 806 weist eine Kette 803 von Logik-Gattern, die mehrere hintereinander geschaltete Logik-Gatter aufweist, einen Eingangs-Multiplexer 804 für die Kette und eine Rückführungsleitung 805 von einem Ausgang des letzten Logik-Gatters der Kette zu einem Dateneingang des Eingangs-Multiplexers 804 auf.
-
Jeder Ringoszillator-Schaltung ist eine Scan-Flip-Flop-Gruppe zugeordnet, die mindestens ein Scan-Flip-Flop 801 der Vielzahl von Scan-Flip-Flops enthält, wobei der Eingangs-Multiplexer 804 der Ringoszillator-Schaltung abhängig von einem von dem mindestens einen Scan-Flip-Flop 801 der der Ringoszillator-Struktur zugeordneten Scan-Flip-Flop-Gruppe gespeicherten Bit derart gesteuert wird, dass er das über die Rückführungsleitung 805 rückgeführte Bit an das erste Logik-Gatter der Kette 803 ausgibt oder dass er ein durch die Kette 803 zu verarbeitendes Bit an das erste Logik-Gatter der Kette 803 ausgibt.
-
Den Ringoszillator-Schaltungen sind unterschiedliche Scan-Flip-Flop-Gruppen zugeordnet, d.h. für jeweils zwei der Ringoszillator-Schaltungen unterscheiden sich die den beiden Ringoszillator-Schaltungen zugeordneten Scan-Flip-Flop-Gruppen in mindestens einem Scan-Flip-Flop (d.h. mindestens ein Scan-Flip-Flop ist nur in einer der beiden Gruppen).
-
In anderen Worten wird ein Teil der in einem Chip vorhandenen Scan-Flip-Flops dazu verwendet, Ringoszillatoren zu aktivieren, wobei für unterschiedliche Ringoszillatoren unterschiedliche Scan-Flip-Flops zur Aktivierung verwendet werden. Damit entfällt die Notwendigkeit einer Steuerungsverbindung zu einer zentralen Steuereinrichtung auf dem Chip.
-
Mit der Herangehensweise von 8 lässt sich deshalb eine massive Reduzierung des Routing-Aufwandes für funktionale Ringoszillatoren und eine voll skalierbare Implementierung von funktionalen Ringoszillatoren erreichen. Durch das Selbst-Aktivieren der funktionalen Ringoszillatoren ist die Anzahl der Ringoszillatoren auf einem Chip unabhängig von einer Steuerungsstruktur auf dem Chip.
-
Gemäß einer Ausführungsform erfolgt das Setzen der Scan-Flip-Flops mittels eines ATPG-Tools. Dies ermöglicht einen schnellen Testablauf und hält die Testkosten niedrig.
Im Folgenden werden verschiedene Ausführungsbeispiele angegeben.
-
Ausführungsbeispiel 1 ist eine integrierte Schaltung wie mit Bezug auf 8 beschrieben.
-
Ausführungsbeispiel 2 ist eine integrierte Schaltung nach Ausführungsbeispiel 1, wobei für jede Ringoszillator-Schaltung der Eingangs-Multiplexer abhängig von einem allgemeinem Aktivierungssignal derart geschaltet wird, dass er das über die Rückführungsleitung rückgeführte Bit an das erste Logik-Gatter der Kette ausgibt.
-
Ausführungsbeispiel 3 ist eine integrierte Schaltung nach Ausführungsbeispiel 1 oder 2, wobei die Scan-Flip-Flops Datenausgänge aufweisen und wobei jeder Ringoszillator-Struktur eine Scan-Flip-Flop-Gruppe mit genau einem der Vielzahl von Scan-Flip-Flops zugeordnet ist, dessen Datenausgang mit dem Steuereingang des Eingangs-Multiplexers der Kette des Ringoszillators derart verbunden ist, dass das eine Scan-Flip-Flop, wenn es ein vordefiniertes Bit speichert, den Eingangs-Multiplexer so schaltet, dass er das über die Rückführungsleitung rückgeführte Bit an das erste Logik-Gatter der Kette ausgibt.
-
Ausführungsbeispiel 4 ist eine integrierte Schaltung nach Ausführungsbeispiel 3, wobei der Datenausgang oder der dazu komplementäre Datenausgang des einen der Vielzahl von Scan-Flip-Flops mit einem weiteren Dateneingang des Eingangs-Multiplexers verbunden ist.
-
Ausführungsbeispiel 5 ist eine integrierte Schaltung nach Ausführungsbeispiel 3 oder 4, wobei der Datenausgang des Scan-Flip-Flops derart mit dem Steuereingang des Eingangs-Multiplexers der Kette derart verbunden ist, dass es mit einem allgemeinen Aktivierungssignal kombiniert wird, sodass das eine Scan-Flip-Flop, wenn es ein vordefiniertes Bit speichert, den Eingangs-Multiplexer so schaltet, dass er das über die Rückführungsleitung rückgeführte Bit an das erste Logik-Gatter der Kette ausgibt, falls das allgemeine Aktivierungssignal aktiv ist.
-
Ausführungsbeispiel 6 ist eine integrierte Schaltung nach Ausführungsbeispiel 1 oder 2, wobei die Scan-Flip-Flops Datenausgänge aufweisen und wobei jeder Ringoszillator-Struktur eine Scan-Flip-Flop-Gruppe mit mehreren der Vielzahl von Scan-Flip-Flops zugeordnet ist, deren Datenausgänge mit dem Steuereingang des Eingangs-Multiplexers der Kette des Ringoszillators derart verbunden sind, dass die mehreren Scan-Flip-Flops, wenn sie die vordefinierte Bitkombination speichern, den Eingangs-Multiplexer so schalten, dass er das über die Rückführungsleitung rückgeführte Bit an das erste Logik-Gatter der Kette ausgibt, wobei die integrierte Schaltung eine Kombinations-Logikschaltung aufweist, über die die Datenausgänge der mehreren der Vielzahl von Scan-Flip-Flops mit dem Steuereingang des Eingangs-Multiplexers verbunden sind.
-
Ausführungsbeispiel 7 ist eine integrierte Schaltung nach Ausführungsbeispiel 6, wobei die Kombinations-Logikschaltung eingerichtet ist, die von den mehreren der Vielzahl von Scan-Flip-Flops gespeicherten Bits gemäß einer vordefinierten Booleschen Funktion zu einem Steuerbit für den Eingangs-Multiplexer zu kombinieren und an den Steuereingang des Eingangs-Multiplexers zu liefern.
-
Ausführungsbeispiel 8 ist eine integrierte Schaltung nach Ausführungsbeispiel 6 oder 7, wobei die mehreren der Vielzahl von Scan-Flip-Flops ein Scan-Flip-Flop aufweisen, dessen Datenausgang oder dessen dazu komplementärer Datenausgang mit einem weiteren Dateneingang des Eingangs-Multiplexers verbunden ist.
-
Ausführungsbeispiel 9 ist eine integrierte Schaltung nach einem der Ausführungsbeispiele 6 bis 8, wobei die Datenausgänge der mehreren der Vielzahl von Scan-Flip-Flops derart mit dem Steuereingang des Eingangs-Multiplexers der Kette verbunden sind, dass sie mit einem allgemeinen Aktivierungssignal kombiniert werden, sodass die mehreren Scan-Flip-Flops, wenn sie die vordefinierte Bitkombination speichern, den Eingangs-Multiplexer so schalten, dass er das über die Rückführungsleitung rückgeführte Bit an das erste Logik-Gatter der Kette ausgibt, falls das allgemeine Aktivierungssignal aktiv ist.
-
Ausführungsbeispiel 10 ist eine integrierte Schaltung nach einem der Ausführungsbeispiele 1 bis 9, wobei jeder Ringoszillator-Schaltung eines oder mehrere weitere Scan-Flip-Flops der Vielzahl von Scan-Flip-Flops zugeordnet sind, die mit den Eingängen zumindest eines Teils der Logik-Gatter der Kette der Ringoszillator-Schaltung derart verbunden sind, dass, wenn sie ein vordefiniertes Seiteneingabemuster speichern, die Logik-Gatter der Kette einen seriellen 1-Bit-Logikpfad von einem Eingang des ersten Logik-Gatters der Kette zu dem Ausgang des letzten Logik-Gatters der Kette bilden.
Ausführungsbeispiel 11 ist eine integrierte Schaltung nach einem der Ausführungsbeispiele 1 bis 10, wobei der Eingangs-Multiplexer ein 2-zu-1-Multiplexer ist.
-
Ausführungsbeispiel 12 ist eine integrierte Schaltung nach einem der Ausführungsbeispiele 1 bis 11, wobei für jede Ringoszillator-Schaltung die Scan-Flip-Flops der der Ringoszillator-Schaltung zugeordnete Scan-Flip-Flop-Gruppe näher an der Ringoszillator-Schaltung platziert ist als die Scan-Flop-Flops aller anderen der Scan-Flip-Flop-Gruppen.
-
Ausführungsbeispiel 13 ist eine Testanordnung zum Testen einer integrierten Schaltung nach einem der Ausführungsbeispiele 1 bis 12, aufweisend eine Testmustererzeugungsschaltung, die eingerichtet ist, für jede Ringoszillator-Schaltung ein jeweiliges Testmuster zu erzeugen, das bewirkt, wenn es in der Vielzahl von Scan-Flip-Flops gespeichert wird, dass der Eingangs-Multiplexer der Ringoszillator-Schaltung das über die Rückführungsleitung rückgeführte Bit an das erste Logik-Gatter der Kette der Ringoszillator-Schaltung ausgibt, und eine Teststeuereinrichtung, die eingerichtet ist, für jede der Ringoszillator-Schaltung das erzeugte Testmuster derart der integrierten Schaltung zuzuführen, dass es in er Vielzahl von Scan-Flip-Flops gespeichert wird und ein von der Kette erzeugtes Messsignal zu empfangen.
-
Ausführungsbeispiel 14 ist eine Testanordnung nach Ausführungsbeispiel 13, aufweisend eine Analyseeinrichtung, die eingerichtet ist, aus den Oszillationsfrequenzen der für die Ketten empfangenen Messsignale eine Leistungsfähigkeit der integrierten Schaltung zu ermitteln.
-
Ausführungsbeispiel 15 ist ein Verfahren zum Testen einer integrierten Schaltung nach einem der Ausführungsbeispiele 1 bis 12, aufweisend:
- erzeugen, für jede Ringoszillator-Schaltung, eines jeweiligen Testmusters, das bewirkt, wenn es in der Vielzahl von Scan-Flip-Flops gespeichert wird, dass der Eingangs-Multiplexer der Ringoszillator-Schaltung das über die Rückführungsleitung rückgeführte Bit an das erste Logik-Gatter der Kette der Ringoszillator-Schaltung ausgibt;
- zuführen, für jede der Ringoszillator-Schaltung des erzeugten Testmuster derart zu der integrierten Schaltung, dass es in er Vielzahl von Scan-Flip-Flops gespeichert wird; und empfangen eines von der Kette erzeugten Messsignals.
-
Ausführungsbeispiel 16 ist ein Verfahren nach Ausführungsbeispiel 15, aufweisend ermitteln einer Leistungsfähigkeit der integrierten Schaltung aus den Oszillationsfrequenzen der für die Ketten empfangenen Messsignale.
-
Obwohl die Erfindung vor allem unter Bezugnahme auf bestimmte Ausführungsformen gezeigt und beschrieben wurde, sollte es von denjenigen, die mit dem Fachgebiet vertraut sind, verstanden werden, dass zahlreiche Änderungen bezüglich Ausgestaltung und Details daran vorgenommen werden können, ohne vom Wesen und Bereich der Erfindung, wie er durch die nachfolgenden Ansprüche definiert wird, abzuweichen. Der Bereich der Erfindung wird daher durch die angefügten Ansprüche bestimmt, und es ist beabsichtigt, dass sämtliche Änderungen, welche unter den Wortsinn oder den Äquivalenzbereich der Ansprüche fallen, umfasst werden.
-
Bezugszeichenliste
-
- 100
- integrierte Schaltung
- 101
- Logik-Gatter
- 102
- Test-Eingabe-Pin
- 103
- Flip-Flops
- 200
- Ringoszillator
- 201-203
- Logik-Gatter
- 204
- Rückführungsleitung
- 302
- Logikpfad
- 303
- Rückführungsleitung
- 304
- Multiplexer
- 305
- Messanschluss
- 306
- Launch-Flip-Flop
- 307
- Ausgangs-Flip-Flop
- 308
- Steuersignal
- 401
- Launch-Flip-Flop 401
- 402
- Multiplexer
- 500
- Ringoszillator-Struktur
- 501
- Launch-Flip-Flop
- 502
- Multiplexer
- 503
- Logikpfad
- 504
- Rückkopplungsleitung
- 505
- Ausgangs-Flip-Flop
- 506
- weitere Scan-Flip-Flops
- 507
- Eingangsschaltung
- 508, 509
- UND-Gatter
- 510
- Inverter
- 600
- Exklusiv-ODER-Baum
- 601
- Ringoszillatoren
- 602
- Exklusiv-ODER-Gatter
- 603
- Ausgangspin
- 700
- Ringoszillator-Struktur
- 701
- Launch-Flip-Flop
- 702
- Multiplexer
- 703
- Logikpfad
- 704
- Rückkopplungsleitung
- 711
- weitere Aktivierungs-Scan-Flip-Flops
- 712
- Kombinations-Logikschaltung
- 800
- Integrierte Schaltung
- 801, 802
- Scan-Flip-Flops
- 803
- Logik-Gatter
- 804
- Eingangs-Multiplexer
- 805
- Rückführungsleitung
- 806
- Ringoszillator-Schaltung
