DE2902375A1 - Logikbaustein fuer integrierte digitalschaltungen - Google Patents
Logikbaustein fuer integrierte digitalschaltungenInfo
- Publication number
- DE2902375A1 DE2902375A1 DE19792902375 DE2902375A DE2902375A1 DE 2902375 A1 DE2902375 A1 DE 2902375A1 DE 19792902375 DE19792902375 DE 19792902375 DE 2902375 A DE2902375 A DE 2902375A DE 2902375 A1 DE2902375 A1 DE 2902375A1
- Authority
- DE
- Germany
- Prior art keywords
- test
- data
- shift register
- logic module
- basic cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/27—Built-in tests
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Logic Circuits (AREA)
Description
Bernd Könemann Joachim Mucha
Güntter Zwiehoff 51oo Aachen
Logikbaustein für integrierte Digitalschaltungen
Die Erfindung bezieht sich auf einen Logikbaustein für integrierte Digitalschaltungen; dabei soll durch den
Einbau geeigneter Schaltungsteile in die integrierte Schaltung selbst die Prüfung ihrer logischen Funktion
erleichtert und bei sehr komplexen Schaltungen erst ermöglicht werden.
Zur Gewährleistung ihrer Funktionstüchtigkeit werden integrierte Schaltungen während ihrer Herstellung und Anwendung
wiederholt Prüfungen unterzogen. Dazu werden die inte-
830031/0228
grierten Schaltungen durch geeignete Prüfmuster (Polgen von
Eingabedaten) zur Ausgabe von Prüfdaten (Folgen von Ausgabedaten) veranlaßt. Durch Vergleich mit So11-Prüfdaten wird
festgestellt, ob die geprüfte Schaltung fehlerfrei ist oder
nicht.
Bei bisherigen Prüfmethoden für integrierte Schaltungen werden die Prüfmuster von einem Prüfautomaten über die
Eingabestifte (-pins) des Prüflings diesem zugeführt und die Prüfdaten über die Ausgabestifte durch den
Prüfautomaten abgefragt. Sowohl die Erzeugung der Prüfmuster als auch die Auswertung der Prüfdaten geschieht
in diesem Falle außerhalb des Prüflings. Die bisher bekannten Vorschläge für eine prüffreundliche Gestaltung integrierter
Digitalschaltungen zielen überwiegend auf eine passive Unterstützung der üblichen Prüfmethoden ab. Die Möglichkeit,
zu Prüfzwecken auch solche Schaltungsteile direkt ansprechen zu können, die im Normalbetrieb nicht direkt von außen zugänglich
sind, bieten integrierte Schaltungen, deren interne Register zu Prüfzwecken in eine Schieberegisterkette zusammengeschaltet
werden können (Scan-Path), über die von einem zusätzlichen Eingabepin aus seriell Daten an sonst
schwer zugängliche interne Schaltungspunkte, bzw. von dort zu einem weiteren Ausgabepin geleitet werden können (1).
Bei bekannten Prüfverfahren werden die Prüfmuster außerhalb des Prüflings erzeugt und diesem über geeignete
Adapter und Kontakte zugeführt. Die Ansteuerung der Kontakte übernimmt eine sogenannte "Pinelektronik". Die mit wachsender
Schaltungskomplexität stetig höher werdende Arbeitsgeschwindigkeit und zunehmende Länge der für eine genügende
Prüfgenauigkeit nötigen Prüfmuster verlangen von der Pinelektronik
die Übermittlung und Verarbeitung sehr großer Datenmengen innerhalb kürzester Zeit. Diese Anforderungen können
nur von sehr aufwendigen und teuren Konstruktionen unter
O30D31/0228
Einbeziehung hinreichend großer und schneller Steuerrechner erfüllt werden. Die sich daraus ergebenden hohen
Investitions- und Betriebskosten für die Prüfautomaten erzwingen die Benutzung sehr effektiver Prüfmuster, deren
manuelle oder automatische Erstellung ihrerseits nur durch den Einsatz sehr komplizierter Simulationsprogramme auf
Großrechnern möglich ist. Insgesamt machen bereits heute die Prüfkosten einen erheblichen Anteil der Gesamtherstellungskosten
integrierter Digitalschaltungen aus. Dieser Anteil wird mit wachsender Schaltungskomplexität weiter stark
zunehmen. Für viele Anwender ist der für eine sorgfältige Prüfung nötige Aufwand bereits heute zu hoch. Bei integrierten
Schaltungen kann man zur Überwachung interner Datenverläufe einen Scan-Path benutzen, muß dann aber den
Nachteil in Kauf nehmen, daß die Daten im Scan-Path nur seriell bewegt werden können, was zu erheblichen Zeitverlusten
führt.
Hier will die Erfindung Abhilfe schaffen. Die Erfindung löst
die Aufgabe, einen Logikbaustein für prüffreundliche integrierte Digitalschaltungen zu schaffen, mit dessen Hilfe
unter anderem innerhalb der zu prüfenden Schaltung selbst hardwaremäßig Prüfmuster erzeugt und intern anfallende Prüfdaten
parallel überwacht werden können, so daß der zur Prüfungsdurchführung nötige externe Aufwand erheblich gesenkt
wird. Die Merkmale der Erfindung ergeben sich aus den Ansprüchen.
Die durch die Erfindung erreichten Vorteile sind im wesentlichen darin zu sehen, daß Teile der bei der Prüfung
integrierter Digitalschaltungen mit sehr hoher Geschwindigkeit zu manipulierenden großen Datenmengen innerhalb
des Prüflings selbst erzeugt und ausgewertet werden können, so daß während dieses Vorgangs dem Prüfling nur noch
wenige zur Steuerung des Prüfablaufs nötige Kontrollsignale übermittelt werden müssen. Durch den Einbau der Logik-
030Ö31/022S
bausteine zur Prüfmustererzeugung und zur parallelen Prüfdatenüberwachung (Prüflogik) wird es mmöglich, einzeln
einfach prüfbare Schaltungsteile (Moduln) komplexer Schaltungen einzeln zu prüfen, so daß die bisher üblichen hohen
Kosten für die Prüfmustererstellung teilweise entfallen, ohne daß man die bei Verwendung eines Scan-Path auftretenden
Geschwindigkeitsverluste bei der Prüfungsdurchführung in Kauf nehmen muß. In zumindest gleichem Maße wie die
Prüfung einzelner integrierter Schaltungen wird die Prüfung von Logikbaugruppen mit eingebetteten integrierten Schaltungen
erleichtert. Insbesondere wird die Wartung zusammengesetzter Systeme dadurch unterstützt, daß innerhalb der
Schaltungen eine Prüflogik zur Verfügung steht. Weiterhin ermöglicht die mitintegrierte Prüflogik die Funktionsprüfung
kritischer Schaltungsteile während des Einsatzes in Steuer- und Regelungssystemen, von denen eine hohe
Zuverlässigkeit gefordert wird.
Im folgenden wird die Erfindung anhand von Beispielen unter Hinweis auf die Zeichnung näher erläutert.
Es zeigen
Die Figuren 1a und 1b Logikschaltbilder der beiden in einem erfindungsgemäßen
Logikbaustein verwendeten Typen von Grundzellen;
Figur 2 an einem Beispiel,
wie die Grundzellen zu einem erfindungsgemäßen Logikbaustein zusammengesetzt werden
können, dessen Betriebsarten in den Figuren 3a, 3b und 3c durch Hervorhebung der jeweils
durchgeschalteten Datenwege verdeutlicht sind und
03ÖÖ31/0228
Figur 4 im Blockschaltbild ein Beispiel für den Einbau und die Benutzung erfindungsgemäßer
Logikbausteine in integrierten Schaltungen.
In den Figuren ist ein Logikbaustein für prüffreundliche integrierte Digitalschaltungen dargestellt, welcher
im wesentlichen aus anexnandergeschalteten Grundzellen zweier verschiedener Typen besteht. Die in der Figur
1a dargestellte Grundzelle vom Typ 1 besteht aus einem als Schieberegisterzelle verwendbaren Flip-Flop FF, z.B. einem
Master-Slave Flip-Flop, an dessen Eingang D'der Ausgang
eines Exklusiv-Oder-Gatters E geschaltet ist. Ein Eingang von E ist mit dem Ausgang eines Und-Gatters U verbunden,
in dem die Daten D mit dem Steuersignal B verknüpft werden. Der andere Eingang von E ist mit dem Ausgang eines NOR-Gatters
N verbunden, in dem die Daten Q' mit dem zweiten Steuersignal B1 verknüpft werden. Die Taktversorgung von
FF erfolgt über den mit CL bezeichneten Eingang. Die zueinander inversen Ausgänge Q und Q sind so aus FF herauszuführen,
daß im weiter unten beschriebenen Normalbetrieb der Logikbaustein zu einem Latch (Puffer) des für die
jeweilige Anwendung gewünschten Typs wird, indem z.B. bei einer Verwendung von Master-Slave Flip-Flops die beiden
Ausgänge des Master Flip-Flop für Q und Q benutzt werden. Der Ausgang Q wird im Schieberegisterbetrieb benötigt;
demzufolge kann für Q z.B. der inverse Ausgang des
Slave-Flip-Flops benutzt werden. Die in Figur 1b dargestellte
Grundzelle vom Typ 2 unterscheidet sich von der vom Typ 1 lediglich dadurch, daß zwischen U und E ein weiteres
Und-Gatter W geschaltet ist, in dem der Ausgang von U
mit B1 verknüpft wird. Ein erfindungsgemäßer Logikbaustein
setzt sich aus m Grundzellen vom Typ 1 und M-m Grundzellen vom Typ 2 zusammen, wobei m<M. Figur 2 zeigt an einem
Beispiel mit M= 4 und m=2 die Verschaltung der Grundzellen
030031/0228
zu einem erfindungsgemäßen Logikbaustein. Der Multiplexer MUX schaltet je nach Wert des Steuersignals B entweder
den Eingang S_N oder den Ausgang des Exklusiv-Oder-Gatters
R durch. Das Ausgangssignal SOUT wird durch den Inverter I
aus dem Ausgang Q der in der Figur 2 am weitesten
links stehenden Grundzelle gebildet.
Erfindungsgemäß kann der beschriebene Logikbaustein verschiedene
Aufgaben zur aktiven und passiven Unterstützung der Punktionsprüfung integrierter Digitalschaltungen
übernehmen. Die Betriebsart des Logikbausteins wird über die beiden Steuereingänge B und B-.. gewählt. Zur Veranschaulichung
der verschiedenen möglichen Betriebsarten wird in den Figuren 3a, 3b und 3c durch verstärkt gezeichnete
Striche dargestellt, welche Datenwege jeweils durch die Gatter durchgeschaltet sind. Dabei wird das in Figur
2 dargestellte Beispiel benutzt. Im durch B =B.=1 bestimmten Normalbetrieb funktioniert der Logikbaustein, wie man Figur
3a entnehmen kann, als Latchj Die Dateneingänge D bis D3
sind direkt auf die Eingänge der Registerzellen FF durchgeschaltet.
Wählt man B =B,.=o, kann der Logikbaustein als
Teil eines Scan-Path benutzt werden, wie aus Figur 3b ersichtlich ists In dieser Betriebsart funktioniert
der Logikbaustein als lineares Schieberegister, in das seriell Daten über den Eingang Sn eingelesen und aus dem
Daten entweder seriell über den Ausgang oder parallel über die Ausgänge P bis P3 bzw. invertiert über P bis
P, ausgelesen werden können. In der durch B =1 und B1=O
bestimmten Betriebsart erzeugt der Logikbaustein eine über die Dateneingänge D2 und D3 steuerbare Datenfolges
Die Registerzeilen sind über das Exklusiv-Oder-Gatter
R zu einem rückgekoppelten Schieberegister zusammengeschaltet, in das über die zu den Grundzellen von Typ 1
führenden Dateneingänge Daten eingespeist werden können. Der Logikbaustein kann in dieser Betriebsart zur Erzeugung
030031/022S
von Prüfmustern benutzt werden, oder als Signaturregister (2) mit parallelen Dateneingängen zur Überwachung von
Prüfdaten. In der vierten möglichen Betriebsart (B =o, B1=D liegt an den Eingängen der Registerzellen
jeweils eine logische Null, so daß diese Betriebsart zum Rücksetzen der Registerinhalte verwendbar ist. Wie
in Figur 4 dargestellt, erhöhen in integrierte Schaltungen eingebaute erfindungsgemäße Logikbausteine (LB1, LB2)
die Kontrollierbarkeit und Beobachtbarkeit interner Schaltungsteile: Im Normalbetrieb (B =B.=1) arbeiten
LB1 als Eingabe-Latch und LB2 als Ausgabe-Latch des Moduls B. In dieser Betriebsart ist der Modul B nur zum Teil
direkt von außen über die Eingabestifte ES kontrollierbar und über die Ausgabestifte AS beobachtbar (schraffierte Datenwege)
. Die übrigen Ein- bzw. Ausgabedaten des Moduls B stammen aus dem internen Modul A bzw. gehen in den internen
Modul C. Im Prüfbetrieb können LB1 und LB2 als rückgekoppelte Schieberegister (B =1, B1=O) betrieben werden. LB1
ist so ausgelegt, daß die in dieser Betriebsart parallel zur Verfügung stehenden, zu Grundzellen vom Typ 1
führenden Dateneingänge über ES von außen kontrollierbar sind, während die vom Modul A stammenden Dateneingänge zu
Grundzellen vom Typ 2 führen und damit abgeschaltet sind. LB2 soll dagegen im Betrieb als rückgekoppeltes Schieberegister jeweils alle gleichzeitig vom Modul B erzeugten
Ausgabedaten parallel aufnehemn können. Am Ende des Prüfvorgangs steht dann im Register LB2 ein den gesamten Prüfablauf
charakterisierendes Datenwort (Signatur), das z.B. im Scan-Path-Betrieb (B =o, B1=O) seriell
über Sonrp ausgelesen werden kann. Die Signatur
enthält, wie durch Schraffur dargestellt, Information über alle vom Modul B während des Prüfbetriebs ezeugten Ausgabedaten.
Insgesamt ist somit der im Normalbetrieb zwischen die Moduln A und B eingebettete Modul B im Prüfbetrieb
von außen kontrollierbar und beobachtbar. Der zeitraubende
030031/0228
serielle Scan-Path-Betrieb braucht im dargestellten Beispiel nur einmal zum Auslesen eines Wortes, der Signatur,
benutzt zu werden.
(1) M.J.Y. Williams und J.B. Angell, "Enhancing Testability
of Large Scale Integrated Circuits via Test Points and Additional Logic", IEEE Trans. Computers C-22, pp. 46 6o,
1973.
(2) R,A. Frohwerk, "Signature Analysis; A New Digital Field
Service Method", Hewlett Packard Journal, pp. 2 - 8, Mai 1977.
030031/0228
Leerseite
Claims (2)
1./ Logikbaustein für integrierte Digitalschaltungen,
durch dessen Einbau in die integrierte Schaltung deren Prüfung unterstützt wird, bestehend
aus einem Latch (Puffer), dessen Grundzellen durch die
Verwendung von zum Schieberegisterbetrieb geeigneten Flip-Flops (FF) sowie zusätzlichen Gattern (E1N,U,W)
erweitert und untereinander derart verschaltet sind, daß der so entstandene Baustein neben seiner Funktion
als Latch auch die Funktion eines linearen Schieberegisters übernehmen kann (Figur 3b), dadurch gekennzeichnet,
daß durch die Verwendung von zwei Steuersignalen (B , B1), von Exklusiv-Oder-Gattern (E) an den
Eingängen der Registerzeilen (FF) sowie durch die bei der Zusammenschaltung der Grundzellen durch ein zusätzliches
Exklusiv-Oder-Gatter (R) und einen Multiplexer (MOX) hinzugefügte Rückkopplung auch der
Betrieb als rückgekoppeltes Schieberegister mit parallelen Dateneingängen möglich ist (Figur 3c).
2. Logikbaustein nach Anspruch 1, bei dem die Grundzellen durch Weglassen der Steuereingänge (B ) und
der Gatter (U) vereinfacht sind und bei der Verschaltung der Grundzellen untereinander durch Weglassen des
Multiplexers (MUX) der Ausgang des Gatters (R) direkt an den Eingang (Q' ) der zum Dateneingang
(D ) gehörenden Grundzelle geschaltet ist, so daß der Logikbaustein nicht als lineares Schieberegister
betreibbar ist.
030031/0228
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19792902375 DE2902375C2 (de) | 1979-01-23 | 1979-01-23 | Logikbaustein für integrierte Digitalschaltungen |
GB8002165A GB2041546B (en) | 1979-01-23 | 1980-01-22 | Logic module or logic means for or in an integrated digital circuit |
FR8001320A FR2449945A1 (fr) | 1979-01-23 | 1980-01-22 | Bloc logique pour circuits numeriques integres |
JP587680A JPS55129772A (en) | 1979-01-23 | 1980-01-23 | Logic block for integrated digital circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19792902375 DE2902375C2 (de) | 1979-01-23 | 1979-01-23 | Logikbaustein für integrierte Digitalschaltungen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2902375A1 true DE2902375A1 (de) | 1980-07-31 |
DE2902375C2 DE2902375C2 (de) | 1984-05-17 |
Family
ID=6061148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19792902375 Expired DE2902375C2 (de) | 1979-01-23 | 1979-01-23 | Logikbaustein für integrierte Digitalschaltungen |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPS55129772A (de) |
DE (1) | DE2902375C2 (de) |
FR (1) | FR2449945A1 (de) |
GB (1) | GB2041546B (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0023419A2 (de) * | 1979-07-26 | 1981-02-04 | Fujitsu Limited | Verfahren und Vorrichtung zum Testen einer logischen Schaltung |
DE3130714A1 (de) * | 1980-10-09 | 1982-05-27 | Control Data Corp., 55440 Minneapolis, Minn. | "testsystem fuer integrierte halbleiterschaltungselemente mit integration grossen massstabs" |
DE3146721A1 (de) * | 1980-11-25 | 1982-09-16 | Nippon Electric Co., Ltd., Tokyo | Logikschaltkreis mit pruefmoeglichkeit |
EP0530835A1 (de) * | 1991-09-05 | 1993-03-10 | Nec Corporation | Testschaltung, vorgesehen in digitalen logischen Schaltungen |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57106218A (en) * | 1980-12-23 | 1982-07-02 | Fujitsu Ltd | Cmos type dff circuit |
US4551838A (en) * | 1983-06-20 | 1985-11-05 | At&T Bell Laboratories | Self-testing digital circuits |
US4680539A (en) * | 1983-12-30 | 1987-07-14 | International Business Machines Corp. | General linear shift register |
DE3682305D1 (de) * | 1985-03-23 | 1991-12-12 | Int Computers Ltd | Integrierte digitale schaltungen. |
GB2178175A (en) * | 1985-07-18 | 1987-02-04 | British Telecomm | Logic testing circuit |
JPH07122653B2 (ja) * | 1986-04-21 | 1995-12-25 | ソニー株式会社 | 試験回路 |
JP2508427B2 (ja) * | 1986-09-11 | 1996-06-19 | ソニー株式会社 | Ic回路 |
US4817093A (en) * | 1987-06-18 | 1989-03-28 | International Business Machines Corporation | Method of partitioning, testing and diagnosing a VLSI multichip package and associated structure |
US4870346A (en) * | 1987-09-14 | 1989-09-26 | Texas Instruments Incorporated | Distributed pseudo random sequence control with universal polynomial function generator for LSI/VLSI test systems |
JPH01155281A (ja) * | 1987-12-11 | 1989-06-19 | Nec Corp | 論理テスト回路 |
DE19604375C2 (de) * | 1996-02-07 | 1999-04-29 | Martin Kuboschek | Verfahren zur Auswertung von Testantworten zu prüfender digitaler Schaltungen und Schaltungsanordnung zur Durchführung des Verfahrens |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3961252A (en) * | 1974-12-20 | 1976-06-01 | International Business Machines Corporation | Testing embedded arrays |
US3961254A (en) * | 1974-12-20 | 1976-06-01 | International Business Machines Corporation | Testing embedded arrays |
-
1979
- 1979-01-23 DE DE19792902375 patent/DE2902375C2/de not_active Expired
-
1980
- 1980-01-22 GB GB8002165A patent/GB2041546B/en not_active Expired
- 1980-01-22 FR FR8001320A patent/FR2449945A1/fr active Granted
- 1980-01-23 JP JP587680A patent/JPS55129772A/ja active Granted
Non-Patent Citations (3)
Title |
---|
Hewlett Packard Journal, Mai 1977,S.2-8 * |
IEEE Transactions on Computers, Vol.C-22, No.1, Jan.1973, S. 46-60 * |
Lexikon der Mikroelektronik, IWT-Verlag GmbH München, 1. Auflage, S. 705-712 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0023419A2 (de) * | 1979-07-26 | 1981-02-04 | Fujitsu Limited | Verfahren und Vorrichtung zum Testen einer logischen Schaltung |
EP0023419A3 (en) * | 1979-07-26 | 1981-05-27 | Fujitsu Limited | A method and a device for testing a logic circuit |
DE3130714A1 (de) * | 1980-10-09 | 1982-05-27 | Control Data Corp., 55440 Minneapolis, Minn. | "testsystem fuer integrierte halbleiterschaltungselemente mit integration grossen massstabs" |
DE3146721A1 (de) * | 1980-11-25 | 1982-09-16 | Nippon Electric Co., Ltd., Tokyo | Logikschaltkreis mit pruefmoeglichkeit |
EP0530835A1 (de) * | 1991-09-05 | 1993-03-10 | Nec Corporation | Testschaltung, vorgesehen in digitalen logischen Schaltungen |
Also Published As
Publication number | Publication date |
---|---|
JPS55129772A (en) | 1980-10-07 |
GB2041546A (en) | 1980-09-10 |
FR2449945B1 (de) | 1985-03-01 |
JPH0225155B2 (de) | 1990-05-31 |
GB2041546B (en) | 1983-04-07 |
DE2902375C2 (de) | 1984-05-17 |
FR2449945A1 (fr) | 1980-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2349324C2 (de) | Verfahren zum Prüfen einer Funktionseinheit und Einrichtung zur Durchführung des Verfahrens | |
DE69107463T2 (de) | Integrierte Schaltung, System und Verfahren zur Fehlererzeugung. | |
DE4110151C2 (de) | Integrierte Schaltungsvorrichtung | |
DE69626441T2 (de) | Speicherentwurf für IC-Anschlüsse | |
DE3709032C2 (de) | ||
DE69118952T2 (de) | Halbleitervorrichtung mit integrierter Halbleiterschaltung und Betriebsverfahren dafür | |
DE60128014T2 (de) | Intelligenter Prüfadapter | |
DE68921269T2 (de) | Integrierte Prüfschaltung. | |
DE68928837T2 (de) | Prüf-Puffer/Register | |
DE69226937T2 (de) | Prüfverfahren für Leiterplatten | |
DE68923086T2 (de) | Verfahren zum Testen von hierarchisch organisierten integrierten Schaltungen und integrierte Schaltungen, geeignet für einen solchen Test. | |
DE69126848T2 (de) | Integrierte Halbleiterschaltung | |
EP0186724B1 (de) | Prüf- und Diagnoseeinrichtung für Digitalrechner | |
DE2902375A1 (de) | Logikbaustein fuer integrierte digitalschaltungen | |
DE102004009693A1 (de) | Technik zum Kombinieren eines Abtasttests und eines eingebauten Speicherselbsttests | |
DE102021128331B3 (de) | Integrierte schaltung, testanordnung und verfahren zum testen einer integrierten schaltung | |
DE69116663T2 (de) | Integrierter Schaltkreis mit Peripherieprüfungssteuerung | |
DE69516303T2 (de) | Prüfverfahren und vorrichtung für pegelempfindliche abfragekonstruktionen | |
DE68927984T2 (de) | Logikschaltung mit einer Prüffunktion | |
WO2005052612A2 (de) | Ein- und ausgangsschaltung eines integrierten schaltkreises, verfahren zum testen eines integrierten schaltkreises sowie integrierter schaltkreis mit einer solchen ein- und ausgangsschaltung | |
DE102021123889B3 (de) | Integrierte schaltung, testanordnung und verfahren zum testen einer integrierten schaltung | |
DE10335809B4 (de) | Integrierte Schaltung mit einem zu testenden elektronischen Schaltkreis und Testsystem-Anordnung zum Testen der integrierten Schaltung | |
DE69215090T2 (de) | Verfahren und System zum Testen eines integrierten Schaltkreises mit Abfragedesign | |
DE69416374T2 (de) | Integrierte Logikschaltung mit Abtastpfad | |
EP1469320A1 (de) | Verfahren zur Generierung von Testersteuerungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8127 | New person/name/address of the applicant |
Owner name: SIEMENS AG, 1000 BERLIN UND 8000 MUENCHEN, DE |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |