JP2508427B2

JP2508427B2 - Ｉｃ回路

Info

Publication number: JP2508427B2
Application number: JP61214908A
Authority: JP
Inventors: 康二飯島; 正明荒井; 克彦上野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1986-09-11
Filing date: 1986-09-11
Publication date: 1996-06-19
Anticipated expiration: 2011-06-19
Also published as: JPS6370176A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、複数の回路ブロツクにより構成されるもの
に好適なIC回路に関する。

〔発明の概要〕

本発明は、複数の回路ブロツクより構成されるものに
好適なIC回路において、所定の回路ブロツクの前段に、
入力信号のスルー状態とシフトレジスタとしての作動状
態とが選択できる入力コンデイシヨンレジスタを接続
し、所定の回路ブロツクの後段に、入力信号のスルー状
態とシフトレジスタとしての作動状態とが選択できる出
力コンデイシヨンレジスタを接続し、各コンディション
レジスタを個別に制御できるようにしたことにより、こ
の所定の回路ブロツクだけのテストが簡単に行なえるよ
うにしたものである。

〔従来の技術〕

従来、比較的回路構成が大規模なIC回路として、第２
図に示す如きものがあつた。この第２図において、
（１）はIC回路全体を示し、このIC回路（１）には複数
の回路ブロツク（２），（３），（４），（５），
（６），（７），（８）…が所定の接続がなされた状態
で設けてある。そして、例えば回路ブロツク（３），
（４），（５）には夫々IC回路（１）の外部からの信号
入力端子として端子（3a），（3b），（3c），（4a），
（4b），（4c），（5a）及び（5b）があり、この夫々の
回路ブロツク（３），（４）及び（５）の所定の出力信
号が回路ブロツク（２）に供給される。また、この回路
ブロツク（２）の所定の出力信号が回路ブロツク
（６），（７）及び（８）に供給される。さらに、この
回路ブロツク（６），（７）及び（８）には夫々IC回路
（１）の外部への信号出力端子として端子（6a），（6
b），（6c），（7a），（7b），（7c），（8a）及び（8
b）がある。また、図示はしないがIC回路（１）には上
述の外にも回路ブロツクが設けてあり、夫々の回路ブロ
ツクを所定の接続で配置してある。

このようにしてIC回路（１）の内部を複数のブロツク
で構成することにより、設計等を容易化することができ
る。例えば、回路ブロツク毎に別の設計者により設計す
ることで、効率よく設計することができる。

〔発明が解決しようとする問題点〕

ところが、上述の如きIC回路（１）の各回路ブロツク
は内部に一体に組込まれているため、個々の回路ブロツ
クだけの動作テストはできない不都合があつた。即ち、
このIC回路（１）の動作テストを行なうときには、入力
端子（3a），（3b）…からテスト信号を供給し、各回路
ブロツクを通過して出力端子（6a），（6b）…から出力
される信号の状態を検出していたが、このような動作テ
ストでは出力信号に異常が発生しても、どの回路ブロツ
クが原因であるのか簡単にはわからなかつた。このた
め、テスト信号としての多種の複雑な信号を用意して出
力端子（6a），（6b）…に得られる信号だけで各回路ブ
ロツクの状態を知ることができるようにしなければなら
ず、テスト信号の開発に手間がかかると共にテスト時間
も長く必要とする不都合があつた。

本発明は之等の点に鑑み、内部の所定の回路ブロツク
だけのテストが簡単に行なえるIC回路を提供することを
目的とする。

〔問題点を解決するための手段〕

本発明のIC回路は、例えば第１図に示す如く、所定の
回路ブロック（２）の前段に、入力信号のスルー状態と
シフトレジスタとしての作動状態とが選択できる入力コ
ンデイションレジスタ（10）を接続し、この所定の回路
ブロックの後段に、入力信号のスルー状態とシフトレジ
スタとしての作動状態とが選択できる出力コンデイショ
ンレジスタ（11）を接続し、入力コンディションレジス
タ（10）及び出力コンディションレジスタ（11）への、
スルー信号入力端子（12）から供給される信号の状態に
より、スルー状態とシフトレジスタとしての作動状態と
の選択をできるようにし、スルー信号入力端子（12）か
ら供給される信号により、入力コンディションレジスタ
（10）及び出力コンディションレジスタ（11）でシフト
レジスタとしての作動状態が選択されたとき、第１のシ
フトレジスタ動作信号入力端子（10b）に得られる信号
により、入力コンディションレジスタ（10）のシフトレ
ジスタとしての動作を制御すると共に、第２のシフトレ
ジスタ動作信号入力端子（11b）に得られる信号によ
り、出力コンディションレジスタ（11）のシフトレジス
タとしての動作を制御するようにしたものである。

〔作用〕

本発明のIC回路は、入力コンデイシヨンレジスタ（1
0）と出力コンデイシヨンレジスタ（11）とを、通常作
動時には入力信号のスルー状態となるようにし、テスト
時にはシフトレジスタとして作動するようにすること
で、シフトレジスタとなつた入力コンデイシヨンレジス
タ（10）にテスト信号を供給して、出力コンデイシヨン
レジスタ（11）から所定の回路ブロツク（２）を介した
このテスト信号を取出すことができ、所定の回路ブロツ
ク（２）だけのテストが簡単に行なえる。

〔実施例〕

以下、本発明のIC回路の一実施例を、第１図を参照し
て説明しよう。この第１図において、第２図に対応する
部分には同一符号を付し、その詳細説明は省略する。

本例のIC回路は、第１図に示す如く構成する。この第
１図において、（９）はIC回路全体を示し、このIC回路
（９）内には第２図例と同様に複数の回路ブロツク
（２），（３），（４），（５），（６），（７），
（８）…が配置してあり、本例は回路ブロツク（２）の
テストできるようにしたものである。即ち、回路ブロツ
ク（２）には、他の回路ブロツクからの信号入力部とし
て、I₁，I₂，I₃…I_n（ｎは整数）があり、他の回路ブロ
ツクへの信号出力部としてO₁，O₂，O₃…O_n（ｎは整数）
があるとすると、他の回路ブロツクとこの信号入力部I₁
〜I_nとの間に入力コンデイシヨンレジスタ（10）を接続
し、信号出力部O₁〜O_nと他の回路ブロツクとの間に出力
コンデイシヨンレジスタ（11）を接続する。この入力コ
ンデイシヨンレジスタ（10）は、IC回路（９）の外部か
らの信号が供給される端子としてテスト信号入力端子
（10a）とシフトレジスタ作動信号入力端子（10b）とを
備え、後述するスルー信号の供給状態によりテスト信号
をシフトレジスタ作動信号に同期させて回路ブロツク
（２）の各入力部に順次供給する。また、出力コンデイ
シヨンレジスタ（11）は、IC回路（９）の外部へ信号を
出力する端子としてテスト信号出力端子（11a）を備
え、IC回路（９）の外部から信号が供給される端子とし
てシフトレジスタ作動信号入力端子（11b）を備え、後
述するスルー信号の供給状態により回路ブロツク（２）
の各出力部の出力信号をシフトレジスタ作動信号に同期
させて出力端子（11a）から順次出力させる。そして、
双方のコンデイシヨンレジスタ（10），（11）にはIC回
路（９）の外部から入力端子（12）を介してスルー信号
が供給されるようにしてあり、双方のコンデイシヨンレ
ジスタ（10），（11）と回路ブロツク（２）にはIC回路
（９）の外部から入力端子（13）を介してクロツク信号
が供給されるようにしてある。

以上のようにしてIC回路（９）は構成され、通常動作
時には外部からスルー信号入力端子（12）に例えばハイ
レベル信号を供給することで、各回路ブロツクからの信
号がこの双方のコンデイシヨンレジスタ（10），（11）
内をスルー状態で他の回路ブロツクへ供給されるように
なる。即ち、回路ブロツク（３），（４），（５）等か
ら回路ブロツク（２）の各入力部I₁〜I_nへの信号の供給
及び回路ブロツク（２）の各出力部O₁〜O_nから回路ブロ
ツク（６），（７），（８）等への信号の供給に入力及
び出力コンデイシヨンレジスタ（10），（11）が影響を
与えない状態になる。このような状態になることで、従
来のIC回路と同様の回路として機能する。

そして、本例のIC回路（９）は、外部からスルー信号
入力端子（12）に例えばローレベル信号を供給すること
で、双方のコンデイシヨンレジスタ（10），（11）がシ
フトレジスタとして作動するようになる。このようにし
てシフトレジスタとして作動させながらテスト信号を供
給することで回路ブロツク（２）のテストが行なわれ
る。即ち、入力コンデイシヨンレジスタ（10）のテスト
信号入力端子（10a）に供給されるテスト信号をシフト
レジスタ作動用信号入力端子（10b）に得られる信号に
同期して順次シフトさせ、回路ブロツク（２）の各信号
入力部I₁〜I_nにこのシフトさせた信号を順次供給する。
そして、この各入力部I₁〜I_nの信号に応じて出力する回
路ブロツク（２）の各信号出力部O₁〜O_nの出力信号が出
力コンデイシヨンレジスタ（11）に供給されるが、出力
コンデイシヨンレジスタ（11）もシフトレジスタとして
作動するため、この各信号出力部O₁〜O_nの出力信号をシ
フトレジスタ作動用信号入力端子（11b）に得られる信
号に同期して順次シストさせ、テスト信号出力端子（11
a）から各信号出力部O₁〜O_nの出力信号を全て順次出力
させる。

このようにして入力コンデイシヨンレジスタ（10）の
テスト信号入力端子（10a）に供給したテスト信号が、
回路ブロツク（２）内の各信号入出力部を介して出力コ
ンデイシヨンレジスタ（11）のテスト信号出力端子（11
a）から出力されることにより、テスト信号はIC回路
（９）内の回路ブロツク（２）だけを通過した状態とな
り、この出力端子（11a）に得られる信号の状態を監視
することで、回路ブロツク（２）だけのチエツクができ
る。

このように本例によるIC回路（９）によると、スルー
信号入力端子（12）に供給するスルー信号の状態を変え
て入出力コンデイシヨンレジスタ（10），（11）をシフ
トレジスタとすることで、直接外部との信号入出力端子
を持たない回路ブロツク（２）だけをチエツクすること
ができる。このため、テスト信号としては一組の回路ブ
ロツク（２）だけをチエツクする信号でよいため短かい
簡単な信号でよく、チエツク時間を短かくできると共に
テスト信号の開発に手間がかからない。

なお、上述実施例では一組の回路ブロツク（２）の前
後に入力及び出力コンデイシヨンレジスタ（10），（1
1）を設けた場合についてのみ述べたが、他の回路ブロ
ツクにも同様にレジスタ（10），（11）を配置してテス
トが簡単に行なえるようにしてもよい。さらに、本発明
は上述実施例に限らず、本発明の要旨を逸脱することな
く、その他種々の構成が取り得ることは勿論である。

〔発明の効果〕

本発明のIC回路によると、所定の回路ブロツク（２）
の前段及び後段に入力コンデイシヨンレジスタ（10）及
び出力コンデイシヨンレジスタ（11）を接続したことに
より、この回路ブロツク（２）だけのテストが簡単に行
なえ、テスト時間の短縮及びテスト信号の簡易化が行な
える利益がある。特に本発明の場合には、入力コンディ
ションレジスタをシフトレジスタとしたときの作動状態
と、出力コンディションレジスタをシフトレジスタとし
たときの作動状態とを個別に制御することができ、良好
なタイミングでテスト動作を行うことができる。

【図面の簡単な説明】

第１図は本発明のIC回路の一実施例を示す構成図、第２
図は従来のIC回路の一例を示す構成図である。（２），（３），（４），（５），（６），（７），
（８）は回路ブロツク、（９）はIC回路、（10）は入力
コンデイシヨンレジスタ、（11）は出力コンデイシヨン
レジスタである。

フロントページの続き (56)参考文献特開昭63−14445（ＪＰ，Ａ) 特開昭60−77518（ＪＰ，Ａ) 特開昭55−129772（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】所定の回路ブロックの前段に、入力信号の
スルー状態とシフトレジスタとしての作動状態とが選択
できる入力コンディションレジスタを接続し、上記所定の回路ブロックの後段に、入力信号のスルー状
態とシフトレジスタとしての作動状態とが選択できる出
力コンディションレジスタを接続し、上記入力コンディションレジスタ及び出力コンディショ
ンレジスタへの、スルー信号入力端子から供給される信
号の状態により、スルー状態とシフトレジスタとしての
作動状態との選択をできるようにし、上記スルー信号入力端子から供給される信号により、上
記入力コンディションレジスタ及び出力コンディション
レジスタでシフトレジスタとしての作動状態が選択され
たとき、第１のシフトレジスタ動作信号入力端子に得られる信号
により、上記入力コンディションレジスタのシフトレジ
スタとしての動作を制御すると共に、第２のシフトレジスタ動作信号入力端子に得られる信号
により、上記出力コンディションレジスタのシフトレジ
スタとしての動作を制御するようにしたIC回路。