JPS6319571A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS6319571A JPS6319571A JP61165366A JP16536686A JPS6319571A JP S6319571 A JPS6319571 A JP S6319571A JP 61165366 A JP61165366 A JP 61165366A JP 16536686 A JP16536686 A JP 16536686A JP S6319571 A JPS6319571 A JP S6319571A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- circuit
- bistable elements
- test
- multiplexers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 abstract description 18
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路に関し、特に、ＬＳＩにおいて試験を
容易にするための構造を有する集積回路に関する。
容易にするための構造を有する集積回路に関する。
本発明は、複数の双安定素子を含む集積回路特にＬＳＩ
において、 一部分の上記双安定素子でもって、残りの双安定素子を
含む内部回路の論理状態の取り込みおよび論理状態を指
定するシフトレジスタを形成し、このシフトレジスタの
動作をこのレジスタと上記内部回路との間に設けられた
マルチプレクサ群により制御することにより、 集積回路の試験を容易にかつ短時間で行えるようにした
ものである。
において、 一部分の上記双安定素子でもって、残りの双安定素子を
含む内部回路の論理状態の取り込みおよび論理状態を指
定するシフトレジスタを形成し、このシフトレジスタの
動作をこのレジスタと上記内部回路との間に設けられた
マルチプレクサ群により制御することにより、 集積回路の試験を容易にかつ短時間で行えるようにした
ものである。
従来、この種のＬＳＩの試験を容易にするための構造は
、スキャンパス方式と呼ばれ回路内部のすべての双安定
素子でシフトレジスタを構成し、そのシフトレジスタに
データを書き込むことにより内部状態を決定し、数バタ
ン通常動作の後、内部状態をシフトレジスタに取り込み
、シフト出力させ正常動作と比較するものがある。
、スキャンパス方式と呼ばれ回路内部のすべての双安定
素子でシフトレジスタを構成し、そのシフトレジスタに
データを書き込むことにより内部状態を決定し、数バタ
ン通常動作の後、内部状態をシフトレジスタに取り込み
、シフト出力させ正常動作と比較するものがある。
上述した従来のＬＳＩの試験を容易にするための構造方
式による集積回路は、内部双安定素子すべてでシフトレ
ジスタを構成しなければならない。
式による集積回路は、内部双安定素子すべてでシフトレ
ジスタを構成しなければならない。
また同一クロック動作なので多重のクロックを使用した
場合や内部生成りロック動作のＬＳＩでは構成できない
といった欠点や、試験ポイントが双安定素子の数しか設
定できず、さらに試験に長時間を必要とするなどの欠点
があった。
場合や内部生成りロック動作のＬＳＩでは構成できない
といった欠点や、試験ポイントが双安定素子の数しか設
定できず、さらに試験に長時間を必要とするなどの欠点
があった。
本発明の目的は、上記の欠点を除去することにより、十
分な試験が、簡単にかつ短時間でできる試験を容易にす
るための構造を有する集積回路を提供することにある。
分な試験が、簡単にかつ短時間でできる試験を容易にす
るための構造を有する集積回路を提供することにある。
本発明は、複数の双安定素子を含む集積回路において、
上記複数の双安定素子の一部分で形成され残りの上記双
安定素子を含む内部回路の論理状態の取り込みおよび論
理状態の指定を行うシフトレジスタと、このシフトレジ
スタを形成する上記双安定素子のそれぞれと上記内部回
路との間に設けられ上記シフトレジスタの動作を制御す
るマルチプレクサとを含むことを特徴とする。
上記複数の双安定素子の一部分で形成され残りの上記双
安定素子を含む内部回路の論理状態の取り込みおよび論
理状態の指定を行うシフトレジスタと、このシフトレジ
スタを形成する上記双安定素子のそれぞれと上記内部回
路との間に設けられ上記シフトレジスタの動作を制御す
るマルチプレクサとを含むことを特徴とする。
本発明は、シフトレジスタを一部分、の双安定素子でも
って形成し、内部回路（残りの双安定素子、組合わせ回
路等が含まれる）の論理状態の取り込みおよび論理状態
の指定を、多入力のマルチプレクサを介して行う。
って形成し、内部回路（残りの双安定素子、組合わせ回
路等が含まれる）の論理状態の取り込みおよび論理状態
の指定を、多入力のマルチプレクサを介して行う。
したがって、上記マルチプレクサにより上記内部回路に
多くの試験ポイントを設けることができ、十分な試験を
簡単にかつ短時間に行うことが可能となる。
多くの試験ポイントを設けることができ、十分な試験を
簡単にかつ短時間に行うことが可能となる。
以下、本発明の実施例について図面を参照して説明する
。
。
図は本発明の一実施例を示すブロック構成図である。本
実施例は、集積回路に含まれる双安定素子（例えば、フ
リップフロップ）のうち４個の双安定素子７で形成され
たシフトレジスタ１０と、双安定素子７のデータ入力端
子に出力がそれぞれ接続された４個の４人力のマルチプ
レクサ９と、このマルチプレクサ９のそれぞれの３個の
入力が接続された４個の双安定素子以外の双安定素子お
よび組合わせ回路等を含む内部回路ｌとを含み、各双安
定素子７の出力端子は次段のマルチプレクサの１個の入
力端子またはシフトレジスタ出力端子６および内部回路
１にそれぞれ接続される。なお、２は内部回路入力端子
、３は内部回路出力端子、４はシフトレジスタ入力端子
、５はマルチプレクサのセレクト端子、８はクロック入
力端子である６本発明の特徴は、図において、マルチプ
レクサ゛９からなるマルチプレクサ群とシフトレジスタ
１０とを設けたことにある。
実施例は、集積回路に含まれる双安定素子（例えば、フ
リップフロップ）のうち４個の双安定素子７で形成され
たシフトレジスタ１０と、双安定素子７のデータ入力端
子に出力がそれぞれ接続された４個の４人力のマルチプ
レクサ９と、このマルチプレクサ９のそれぞれの３個の
入力が接続された４個の双安定素子以外の双安定素子お
よび組合わせ回路等を含む内部回路ｌとを含み、各双安
定素子７の出力端子は次段のマルチプレクサの１個の入
力端子またはシフトレジスタ出力端子６および内部回路
１にそれぞれ接続される。なお、２は内部回路入力端子
、３は内部回路出力端子、４はシフトレジスタ入力端子
、５はマルチプレクサのセレクト端子、８はクロック入
力端子である６本発明の特徴は、図において、マルチプ
レクサ゛９からなるマルチプレクサ群とシフトレジスタ
１０とを設けたことにある。
次に本実施の動作について説明する。まずマルチプレク
サ９において、セレクト端子５からのセレクト信号に従
って、双安定素子７と内部回路ｌとの接続を定め内部回
路の試験ポイントの設定を行う。すなわち、シフトレジ
スタ１０の構成を行う。
サ９において、セレクト端子５からのセレクト信号に従
って、双安定素子７と内部回路ｌとの接続を定め内部回
路の試験ポイントの設定を行う。すなわち、シフトレジ
スタ１０の構成を行う。
次に、シフトレジスタ入力端子４より任意のデータをシ
フトレジスタ１０に書き込み、内部回路１の論理状態を
設定する。そして通常動作に回路を切り替え回路を動作
させたうえ、その結果をシフトレジスタ１０に取り込み
、データをシフトレジスタ出力端子６に出力させ、正常
動作と比較し回路の試験を行う。本実施例によると、多
入力のマルチプレクサ９によって内部回路１内部のシフ
トレジスタ構成以外の双安定素子、組合わせ回路等に試
験ポイントを設けることができ、十分な試験を簡単にか
つ短時間に行うことができる。
フトレジスタ１０に書き込み、内部回路１の論理状態を
設定する。そして通常動作に回路を切り替え回路を動作
させたうえ、その結果をシフトレジスタ１０に取り込み
、データをシフトレジスタ出力端子６に出力させ、正常
動作と比較し回路の試験を行う。本実施例によると、多
入力のマルチプレクサ９によって内部回路１内部のシフ
トレジスタ構成以外の双安定素子、組合わせ回路等に試
験ポイントを設けることができ、十分な試験を簡単にか
つ短時間に行うことができる。
以上説明したように、本発明は、シフトレジスタを双安
定素子の一部分で形成し、そのシフトレジスタの入力に
多入力であるマルチプレクサを設けることにより、シフ
トレジスタを形成する双安定素子以外の双安定素子、多
数の組合わせ回路等を含む内部回路の論理状態の取り込
みおよび論理状態の指定を行うことができ、十分な試験
を容易にかつ短時間に行うことができる効果がある。
定素子の一部分で形成し、そのシフトレジスタの入力に
多入力であるマルチプレクサを設けることにより、シフ
トレジスタを形成する双安定素子以外の双安定素子、多
数の組合わせ回路等を含む内部回路の論理状態の取り込
みおよび論理状態の指定を行うことができ、十分な試験
を容易にかつ短時間に行うことができる効果がある。
図は本発明一実施例を示すブロック構成図。
１・・・内部回路、２・・・通常動作入力端子、３・・
・通常動作出力端子、４・・・シフトレジスタ入力端子
、５・・・セレクト端子、６・・・シフトレジスタ出力
端子、７・・・双安定素子、８・・・クロック入力端子
、９・・・マルチプレクサ、１０・・・シフトレジスタ
。
・通常動作出力端子、４・・・シフトレジスタ入力端子
、５・・・セレクト端子、６・・・シフトレジスタ出力
端子、７・・・双安定素子、８・・・クロック入力端子
、９・・・マルチプレクサ、１０・・・シフトレジスタ
。
Claims (1)
- （１）複数の双安定素子を含む集積回路において、上記
複数の双安定素子の一部分で形成され残りの上記双安定
素子を含む内部回路の論理状態の取り込みおよび論理状
態の指定を行うシフトレジスタと、 このシフトレジスタを形成する上記双安定素子のそれぞ
れと上記内部回路との間に設けられ上記シフトレジスタ
の動作を制御するマルチプレクサと を含むことを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61165366A JPS6319571A (ja) | 1986-07-14 | 1986-07-14 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61165366A JPS6319571A (ja) | 1986-07-14 | 1986-07-14 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6319571A true JPS6319571A (ja) | 1988-01-27 |
Family
ID=15811002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61165366A Pending JPS6319571A (ja) | 1986-07-14 | 1986-07-14 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6319571A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002131391A (ja) * | 2000-08-31 | 2002-05-09 | Samsung Electronics Co Ltd | テストポイントを挿入した半導体集積回路装置 |
| US7819081B2 (en) | 2002-10-07 | 2010-10-26 | Sekisui Chemical Co., Ltd. | Plasma film forming system |
-
1986
- 1986-07-14 JP JP61165366A patent/JPS6319571A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002131391A (ja) * | 2000-08-31 | 2002-05-09 | Samsung Electronics Co Ltd | テストポイントを挿入した半導体集積回路装置 |
| US7819081B2 (en) | 2002-10-07 | 2010-10-26 | Sekisui Chemical Co., Ltd. | Plasma film forming system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4995039A (en) | Circuit for transparent scan path testing of integrated circuit devices | |
| US5530706A (en) | Non-destructive sampling of internal states while operating at normal frequency | |
| EP0530835B1 (en) | Testing circuit provided in digital logic circuits | |
| US4780666A (en) | Semiconductor integrated circuit device having rest function | |
| JPS63263480A (ja) | 半導体集積論理回路 | |
| JP2513762B2 (ja) | 論理回路 | |
| JP2638281B2 (ja) | スキャンパス回路 | |
| EP0470821A2 (en) | Scannable register with delay test capability | |
| JPH095403A (ja) | 半導体集積論理回路 | |
| US5515517A (en) | Data processing device with test circuit | |
| JPS6319571A (ja) | 集積回路 | |
| JPH09243705A (ja) | 半導体論理集積回路 | |
| JPH01110274A (ja) | 試験回路 | |
| JPH02234087A (ja) | デジタル論理ブロックのテスト回路 | |
| JP2723676B2 (ja) | 半導体集積回路 | |
| JP2514989B2 (ja) | 順序回路 | |
| JP2699355B2 (ja) | 集積回路 | |
| JP3251748B2 (ja) | 半導体集積回路 | |
| JPH10307167A (ja) | 論理集積回路のテスト装置 | |
| JPH0389178A (ja) | 半導体集積回路 | |
| JPH0293736A (ja) | 半導体集積論理回路 | |
| JP2001264389A (ja) | 半導体集積回路 | |
| JPS62192676A (ja) | 半導体集積回路装置 | |
| JPH01192215A (ja) | 半導体集積論理回路 | |
| JP2002189060A (ja) | 半導体集積回路装置およびその検査方法 |