JPH0786525B2 - 診断回路 - Google Patents

診断回路

Info

Publication number
JPH0786525B2
JPH0786525B2 JP62182460A JP18246087A JPH0786525B2 JP H0786525 B2 JPH0786525 B2 JP H0786525B2 JP 62182460 A JP62182460 A JP 62182460A JP 18246087 A JP18246087 A JP 18246087A JP H0786525 B2 JPH0786525 B2 JP H0786525B2
Authority
JP
Japan
Prior art keywords
command
data
signal
diagnostic
serial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62182460A
Other languages
English (en)
Other versions
JPS63100386A (ja
Inventor
ジェイ．ミラー マイクル
Original Assignee
インテグレイテイツド デバイス テクノロジ−，インコ−ポレ−テツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテグレイテイツド デバイス テクノロジ−，インコ−ポレ−テツド filed Critical インテグレイテイツド デバイス テクノロジ−，インコ−ポレ−テツド
Publication of JPS63100386A publication Critical patent/JPS63100386A/ja
Publication of JPH0786525B2 publication Critical patent/JPH0786525B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/27—Built-in tests

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、診断回路に関し、特に、診断対象デバイスと
ともに単一の集積回路内に含まれるとともに、直列診断
を行ないうるテスト機能を組込んだ診断回路に関する。
従来の技術とその問題点 集積回路（IC）装置の集積レベルの高度化に伴つて、ボ
ードおよびシステムのレベルも高度化されてきた。この
傾向により、適正な設計を確実に行なつたり、製造／使
用現場におけるテストを容易に行なつたりすることが困
難化する傾向にある。表面取付け（LCC）およびピン間
隔の縮小によつて所望の高実装密度が達成されたが、こ
れはまた、テスト条件をますます困難化させる一因とな
つた。
このような事情を好転させるために、システム、ボード
及び集積回路装置の製造において、それぞれの製品内に
組込み式のテスト機能（BIT）を配設することが始めら
れた。（なお、従来技術の形式の直列診断については、
次の参考文献に詳細に説明されている。W.Miller外によ
る米国特許第4,476,560号、ならびに、Monolithic Memo
ries Incorporatedより刊行の「Application Note AN−
127」、Electro ′84「Program Session Record Sessio
n 16、May 15−17、1984において発表されたImtiyaz M.
Bengali,Vincent J.ColiおよびFrank Lee著の「Diagnos
tic Devices and Algorithms for Testing Digital Sys
tems」と題する論文、及び、Advanced Micro Devices I
ncorporatedより刊行の「On−Chip Diagnostics Handbo
ok」） 簡単にいうと、以上の参考文献は、組合せ形（論理）回
路に用いられてきた技術が、しばしば逐次形（論理）回
路のテストには効果的でなく役に立たないことを示して
いる。（組合せ形回路の出力に発生する信号の状態（論
理レベル）は、その回路の入力に供給された信号の現在
の状態のみに依存する。一方、逐次形回路においては、
回路の出力に発生する信号の状態は、入力信号の前の状
態にも依存する。） 観念的には、もし逐次形回路の全てのレジスタ内の値を
直接的動作によつて制御し、かつ、観察することができ
るとすれば、診断タスクを組合わせ形回路に対するもの
に減少し得ることが提案されている。この目的のため
に、帰還路を遮断し、レジスタ内の逐次データの代りに
テストデータを挿入することが提案された。レジスタの
内及び外へのデータの直接的並列ローデイングは、極め
て多くの入力および出力バスを必要とするため、除外さ
れた。直接的直列ローデイングも、特に制御路内のレジ
スタにおいてあるデータビツトパターンが禁止されるの
で、やはり除外された。データがレジスタの内及び外へ
シフトされる時に、この禁止条件が満たされなくなりう
ることが示された。
診断目的のため、テストデータが挿入されるべきそれぞ
れのレジスタに対し追加の診断回路を使用することが提
案された。提案された診断回路は、「診断」レジスタお
よびマルチプレクサを用いている。［参考文献において
は、診断レジスタはシヤドウレジスタ（shadow registe
r）とも呼ばれている。参考文献において帰還レジス
タ、出力レジスタ、パイプラインレジスタと呼ばれてい
る既存のレジスタは、今後「状態」レジスタと呼ぶこと
にする。］ 状態レジスタと同じ長さ（同数の段）を有する診断レジ
スタは、モード（ロード）入力、クロツク入力、テスト
データを（直列形式で）レジスタ内へシフトするために
クロツク入力と共に使用される直列データ入力、および
テストデータを（直列形式で）レジスタ外へシフトする
ためにクロツク入力と共に使用される直列データ出力を
有する。さらに、診断レジスタは、テストデータを（並
列形式で）レジスタ内にロードするためにモード入力と
共に用いられる１組の並列データ入力と、１組の並列デ
ータ出力とを有する。状態レジスタとやはり同じ長さを
もつたマルチプレクサは、モード（選択）入力、第１組
の並列データ入力、第２組の並列データ入力、および１
組の並列データ出力を有する。このマルチプレクサは、
モード入力に供給される信号の論理状態によつて選択さ
れる、第１または第２組のいずれかのデータ入力に供給
されたそれぞれの信号の状態に対応した論理状態を有す
る信号を、１組のデータ出力に発生する形式のものであ
る。
追加の診断回路において、診断レジスタのモード入力
は、マルチプレクサのモード入力に接続される。さら
に、診断レジスタの並列データ入力はそれぞれ、状態レ
ジスタの（並列）データ出力のそれぞれに接続され、診
断レジスタの並列データ出力はそれぞれ、マルチプレク
サの第１組のデータ入力のそれぞれに接続される。状態
レジスタの（並列）データ入力への正視の接続は遮断さ
れる。マルチプレクサの第２組のデータ入力は、前に状
態レジスタのデータ入力に接続され、今はマルチプレク
サのそれぞれのデータ出力に接続されている（組合せ形
回路網の）それぞれの線路に接続される。
最後に、上述の診断回路は、他の諸診断回路とカスケー
ド接続されるべきことが指示されている。ある診断レジ
スタの直列データ出力は、次の診断レジスタの直列デー
タ入力に接続されるのである。もちろん、全ての診断レ
ジスタのクロツク入力は相互に接続され、全てのモード
入力も同様である。
テストデータを逐次形回路のレジスタ内へ転送するのに
は有効であるが、上述の従来技術形の診断回路は、テス
トアドレスおよびテスト指令を用いる装置をもたないと
いう欠点を有する。
発明の技術的課題、その解決手段及び効果の要点 従つて、本発明は、テストアドレス、テスト指令、およ
びテストデータを使用しうる診断回路を提供することを
主たる目的とする。
本発明のもう１つの目的は、最少数のピンの追加によ
り、集積回路装置内に組込むのに適した診断回路を提供
することである。
簡単にいうと、前述の目的つまり技術的課題に指向し
て、本発明はあらまし次のような技術手段を採択するこ
とにより、これを具現する。すなわち、本発明の診断回
路は、診断対象デバイスとともに単一の集積回路内に含
まれ、指令部分にテスト指令およびデータ部分にテスト
データを直列形式で含む直列診断信号と直列診断信号用
クロック信号と前記直列診断信号の前記指令部分および
前記直列診断信号の前記データ部分の別を示す指令／デ
ータ制御信号とを受け、複数のデータ・バスを介して前
記診断対象デバイスと接続された診断回路であって、前
記指令／データ制御信号が前記指令部分を示す間のみ前
記直列診断信号用クロック信号を出力することにより第
１のクロック信号を作成する第１の結合手段と、該第１
の結合手段から出力される前記第１のクロック信号に同
期して前記直列診断信号を受け取ることにより前記テス
ト指令を受け取り、該受け取ったテスト指令を前記第１
のクロック信号の第１の所定サイクル数分だけ遅延し、
該遅延されたテスト指令を前記第１のクロック信号信号
に同期して直列に出力するとともに、前記受け取ったテ
スト指令を並列に出力する、指令レジスタと、該指令レ
ジスタから並列に出力される前記テスト指令をデコード
することにより複数個の指令信号を作成し、該複数個の
指令信号のいくつかに応じて前記データ・バスの経路指
示を制御する指令ストローブ発生手段と、前記指令／デ
ータ制御信号が前記データ部分を示す間のみ前記直列診
断信号用クロック信号を出力することにより第２のクロ
ック信号を作成する第２の結合手段と、該第２の結合手
段から出力される前記第２のクロック信号に同期して前
記直列診断信号に受け取ることにより前記テストデータ
を受け取り、該受け取ったテストデータを前記第２のク
ロック信号の第２の所定サイクル数分だけ遅延し、該遅
延されたテストデータを前記第２のクロック信号に同期
して直列に出力し、また、前記指令スロトーブ発生手段
から出力される前記複数個の指令信号の一つに応じて、
前記受け取ったテストデータを前記データ・バスの一つ
を介して前記診断対象デバイスに並列に出力したり前記
診断対象デバイスから前記データ・バスの他の一つを介
して並列データを受け取ったりする、データレジスタ
と、を含む。
また、前記指令ストローブ発生手段から出力される前記
複数個の指令信号のその他の一つに応じて、前記直列診
断信号と前記指令レジスタから直列に出力される前記テ
スト指令とのいずれか一方を選択して出力する第３の結
合手段と、前記指令／データ制御信号に応じて、該第３
の結合手段の出力信号と前記データレジスタから直列に
出力される前記テストデータとのいずれか一方を選択す
ることにより出力直列診断信号を作成するマルチプレク
サと、をさらに含む。
さらに、前記指令／データ制御信号が前記指令部分を示
す期間から前記データ部分を示す期間に遷移してから前
記直列診断信号用クロック信号の次のサイクルの遷移ま
での間だけ、前記複数個の指令信号を前記指令ストロー
ブ発生手段から出力させる手段をさらに含む。
本発明の主たる利点は、テストアドレス、テスト指令、
およびテストデータを使用しうる診断回路を提供しうる
ことである。
本発明のもう１つの利点は、最少数のピンの追加によつ
て集積回路装置内に組込むのに適した診断回路を提供し
うることである。
本発明の以上の、およびその他の諸目的および諸利点
は、添付図面に示されている実施例について以下の詳細
な説明によつて明らかにされる。
実施例 第１図には、本発明の実施例である診断回路の全体が10
によつて示されており、この診断回路10は、状態レジス
タ12によつて代表される他の回路、およびバツフア14に
よつて代表される８つの３状態バツフアをテストするた
めに使用される。診断のために、（診断モードにある）
診断回路10は、（外部的に）供給される３つの信号を受
け、１つの（内部的）発生信号を供給（出力）する。詳
述すると、診断回路10は、線路20上に（外部的に）供給
される直列診断信号用クロツク信号と、線路22上に（外
部的に）供給される指令部分にテスト指令およびデータ
部分にテストデータを直列形式で含む直列診断信号と、
線路24上に（外部的に）供給される、直列診断信号の指
令部分および直列診断信号のデータ部分の別を示す指令
／データ制御信号と、を受け、テスト指令およびテスト
データを直列形式で含む出力直列診断信号を線路26上に
（内部的に）発生し、供給（出力）する。
正常（非診断）モードにおいては、状態レジスタ12は、
８線路（Ｄ）バス30上に（外部的に）供給される８つの
信号を（並列形式で）受け、線路32上に、（Ｄ）バス30
の信号をこのレジスタ内へクロツク（ロード）するため
の（外部的に）供給される信号を受けて、８線路（内
部）（Ｑ）バス34上に８つの信号を発生する。正常モー
ドにおいては、バツフア14によつて代表される８つのバ
ツフアは、線路36上に（外部的に）供給された（アクテ
イブな低レベルの）出力有効化信号を受け、（この出力
有効化が低レベルになつた時）８線路（Ｙ）バス38上に
（内部的に）８つの（出力）信号を発生する。これらの
（出力）信号のそれぞれの状態は、バス34上に供給され
た８つの信号のそれぞれに対応している。
図示の診断回路10は、主な要素として、指令レジスタ4
0、指令デコード回路42、全体が44に示されている指令
ストローブ発生回路、データレジスタ46、およびマルチ
プレクサ48を用いている。
指令レジスタ40は、クロツク入力と、このレジスタ内へ
テスト指令を（直列形式で）シフトするために該クロツ
ク入力と共に使用される直列データ入力と、このレジス
タから外へテスト指令を（直列形式で）シフトするため
に該クロツク入力と共に使用される直列データ出力と、
いくつかの並列データ出力と、を有する。この実施例に
おいては、指令レジスタ40は、４つの段（従つて、４つ
の並列データ出力）を有する。
指令レジスタ40のクロツク入力は、２入力ANDゲート60
によつて線路20に接続されており、線路24上に高論理レ
ベルを有する診断回路10駆動用の指令／データ制御信号
が（外部的に）供給された時にのみ、（外部的に）供給
される診断回路10を駆動するための直列診断信号用クロ
ック信号を受ける。すなわち、ゲート60は、指令／デー
タ制御信号が前記指令部分を示す間のみ直列診断信号用
クロック信号を出力することにより第１のクロック信号
を作成する第１の結合手段として機能する。詳述する
と、指令レジスタ40のクロツク入力は線路62によつてゲ
ート60の出力に接続され、ゲート60の２入力の一方は線
路20に、他方は線路24に接続されている。さらに、指令
レジスタ40の直列データ入力は線路22に直列接続され、
（外部的に）供給される診断回路10駆動用の直列診断信
号（の指令部分）を受ける。指令レジスタ40の直列デー
タ出力は線路64に接続され、このレジスタの４つの並列
データ出力はそれぞれ４線路バス66の対応線路に接続さ
れている。
指令デコード回路42の配置は、テストされる回路の制御
要求に従つて決定される。ある簡単な応用においては、
バス66の１つ、またはそれ以上の線路（指令レジスタ40
の出力）は、制御されるべき諸要素に直接接続される。
（もちろん、このような配置は制御パス内のレジスタを
制御するのには適せず、特に、ある指令ビツトパターン
が禁止される場合、および指令レジスタ40内へ、また
は、外へ指令がシフトされる時に禁止条件が守られない
場合はそうである。また、このような配置は、過度に長
い診断指令を必要とする。） 実施例においては、指令デコード回路42は、バス66の４
線路の対応するそれぞれに接続された４つのデータ入力
線路と、16のデータ出力線路とを有する。４線路70,72,
74,76によつて代表されるいくつかの線路に結合せしめ
られる前に、デコーダの出力線路上に発生した信号のあ
るものは、いくつかのゲートによつて組合わされて、い
くつかの指令信号を生じる。指令デコード回路42の諸ゲ
ートの配置の詳細な説明は、診断回路10の動作の説明に
関連して与えられる。
指令ストローブ発生回路44は、指令デコード回路42から
線路70,72,74,76によつて代表される諸線路上へ発生し
た指令信号のそれぞれを、（外部的に）線路24上に供給
される診断回路10駆動用の指令／データ制御信号の高レ
ベルから低レベルへの移行と、（外部的に）線路20上に
供給される診断回路10を駆動するための直列診断信号用
クロツク信号の次サイクルの低レベルから高レベルへの
移行との間の期間においてのみ、４線路80,82,84,86に
よつて代表されるいくつかの線路のうちの対応線路へ結
合せしめる。
この目的のために、指令ストローブ発生回路44は、イン
バータ90と、Ｄ形フリツプフロツプ92と、２入力ANDゲ
ート94と、４ゲート100,102,104,106によつて代表され
るいくつかの追加の２入力ANDゲートと、を有する。ゲ
ート94の一方の入力は線路110およびインバータ90によ
り線路24に接続され、（外部的に供給される）診断回路
10駆動用の指令／データ制御信号を受ける。ゲート94の
他方の入力は線路112によりフリツプフロツプ92の（ア
クテイブな高レベルの）データ出力（Ｑ）に接続され、
このフリツプフロツプのデータ入力（Ｄ）も線路24に接
続されており、このフリツフツロツプのクロツク入力は
線路20に接続されて（外部的に供給される）診断回路10
駆動用の直列診断信号用クロツク信号を受けるようにな
つている。ゲート94の出力は線路114により、ゲート10
0,102,104,106によつて代表される追加ゲートのそれぞ
れの一方の入力に接続されている。ゲート100,102,104,
106によつて代表される諸ゲートのそれぞれの他方の入
力は、線路70,72,74,76によつて代表される諸線路のう
ちの対応線路に接続され、これらの諸ゲートのそれぞれ
の出力は、線路80,82,84,86によつて代表される諸線路
のうちの対応線路に接続されている。
RS形フリツプフロツプ120は、線路80,82,84,86によつて
代表される諸線路のうちの２線路に接続されている。詳
述すると、フリツプフロツプ120のセツト入力（Ｓ）は
線路82に接続され、リセツト入力（Ｒ）は線路84に接続
され、データ出力（Ｑ）は線路122に接続されている。
状態レジスタ12（８段）と同じ長さ（同じ段数）を有す
るデータレジスタ46は、クロツク入力と、テストデータ
を（直列形式で）このレジスタ内へシフトするためにク
ロツク入力と共に使用される直列データ入力と、テスト
データを（直列形式で）このレジスタから外へシフトす
るためにクロツク入力と共に使用される直列データ出力
と、を有する。さらに、データレジスタ46は、ロード入
力と、テストデータを（並列形式で）このレジスタ内へ
ロードするためにロード入力と共に使用されるいくつか
の（８つの）並列データ入力と、テストデータを（並列
形式で）このレジスタから外へ伝送するためのいくつか
の（８つの）並列データ出力と、を有する。
データレジスタ46のクロツク入力は、２入力ANDゲート1
30およびインバータ132によつて線路24に接続され、線
路24上に低論理レベルを有する診断回路10駆動用指令／
制御信号が（外部的に）供給された時にのみ、（外部的
に）供給される診断回路10を駆動するための直列診断信
号用クロツク信号を受けるようになっている。すなわ
ち、ゲート130およびインバータ132は、指令／データ制
御信号が前記データ部分を示す間のみ直列診断信号用ク
ロック信号を出力することにより第２のクロック信号を
作成する第２の結合手段として機能する。詳述すると、
データレジスタ46のクロツク入力は、線路134によりゲ
ート130の出力に接続されている。ゲート130の一方の入
力は、線路136およびインバータ132により線路24に接続
され、診断回路10駆動用の指令／データ信号を受けるよ
うになつている。ゲート130の他方の入力は線路20に接
続され、診断回路10を駆動するための直列診断信号用ク
ロツク信号を受けるようになつている。さらに、データ
レジスタ46の直列データ入力は、直接線路22に接続さ
れ、（外部的に）供給される診断回路10駆動用の直列診
断信号（のデータ部分）を受けるようになつている。デ
ータレジスタ46の直列データ出力は、線路138に接続さ
れている。データレジスタ46のロード入力は線路86に接
続され、このレジスタの８つの並列データ入力はそれぞ
れ８線路バス142の対応線路に接続され、このレジスタ
の８つの並列データ出力はそれぞれ８線路バス140の対
応線路に接続されている。
この実施例においてはマルチプレクサ150が使用され、
このマルチプレクサは、制御（選択）入力、第１データ
入力、第２データ入力、およびデータ出力を有する。マ
ルチプレクサ150は、制御入力に供給される信号の論理
状態によつて選択される第１または第２データ入力のい
ずれかに受ける信号の状態に対応した論理状態を有する
信号をデータ出力に発生する形式のものである。マルチ
プレクサ150の一方のデータ入力は線路22に接続され、
他方のデータ入力は線路64に接続され、制御入力は線路
122に接続され、データ出力は線路152に接続されてい
る。すなわち、マルチプレクサ150は、指令ストローブ
発生回路44から出力される複数個の指令信号の一つに応
じて、直列診断信号と指令レジスタ40から直列に出力さ
れるテスト指令とのいずれか一方を選択して出力する第
３の結合手段として機能する。
最後に、マルチプレクサ150と同様のマルチプレクサ48
においては、一方のデータ入力は線路152に接続され、
他方のデータ入力は線路138に接続され、制御入力は線
路24に接続され、データ出力は線路26に接続されてい
る。
診断回路10は、他の諸診断回路とカスケード接続され
る。１つの診断回路の線路26は次段の診断回路の線路22
に接続され、（外部的に供給される）直列診断信号を１
つの診断回路から次段の診断回路へと伝送する。全ての
診断回路の線路20は相互に接続されて（外部的に供給さ
れる）直列診断信号用クロツク信号を並列に受け、全て
の診断回路の線路24も相互に接続されて（外部的に供給
される）指令／データ制御信号を並列に受ける。
動作において、線路24上に（外部的に）低論理レベルを
有する指令／データ制御信号が供給されると、診断回路
10を含む諸診断回路を通して直列診断信号データが（直
列に）シフトされ、全ての回路に同時にロードされる。
詳述すると、線路20上に（外部的に）供給される直列診
断信号用クロツク信号の低レベルから高レベルへのそれ
ぞれの移行によつて、線路22上に（外部的に）供給され
る直列診断信号によつて代表されるデータの１ビツト
が、データレジスタ46内へシフトインされ、（直列診断
信号用クロツク信号の８サイクル前にこのレジスタ内へ
シフトインされた）データ１ビツトが、このレジスタか
ら線路26上へシフトアウトされる。
次に、線路24上に供給される指令／データ制御信号のレ
ベルは、高論理レベルへ変化する。すると、直列診断信
号指令が診断回路10を含む諸診断回路を通して（直列
に）シフトされ、やはり全ての回路に同時にロードされ
る。線路20上に（外部的に）供給される直列診断信号用
クロツク信号の低レベルから高レベルへのそれぞれの移
行によつて、やはり線路22上に供給される直列診断信号
によつて代表される指令の１ビツトが、指令レジスタ40
内へシフトインされ、（直列診断信号用クロツク信号の
４サイクル前にこのレジスタ内へシフトインされた）指
令の１ビツトが、このレジスタから線路26上へシフトア
ウトされる。
最後に、線路24上に（外部的に）供給される指令／デー
タ制御信号の高レベルから低レベルへの移行から、線路
20上に（外部的に）供給される直列診断信号用クロツク
信号の次サイクルの低レベルから高レベルへの移行まで
の間、指令レジスタ40内へ前にシフトインされた指令が
実行される。この後、再び直列診断信号データがシフト
イン／アウトされる。
状態レジスタ12によつて代表される回路、およびバツフ
ア14によつて代表される８つの３状態バツフアをテスト
するために、診断回路10は、追加のマルチプレクサ200,
202,204,206,208およびバツフア210によつて代表される
８つの３状態バツフアを含む。マルチプレクサ200,202,
204,206,208は、第１または第２組の８つのデータ入力
に供給されたそれぞれの信号の状態に対応したそれぞれ
の論理状態を有する８信号を、８つのデータ出力の組に
発生する形式のものである。
これら追加のマルチプレクサおよびバツフアにおいて、
マルチプレクサ200の１組の８データ入力のそれぞれは
バス140の８線路のうちの対応線路に接続され、他の組
の８データ入力のそれぞれはバス142の８線路のうちの
対応線路に接続され、８データ出力の組のそれぞれは８
線路バス220の対応線路に接続されている。バツフア210
によつて代表される８つの３状態バツフアはそれぞれ、
バス220の８線路のうちの対応線路と、（Ｄ）バス30の
８線路のうちの対応線路との間に接続されている。
マルチプレクサ202の１組のデータ入力はバス140に接続
され、他の組のデータ入力は、 （Ｄ）バス30に接続され、データ出力の組は８線路バス
224に接続されている。マルチプレクサ204の１組のデー
タ入力はバス140に接続され、他の組のデータ入力は
（Ｄ）バス30に接続され、データ出力の組は８線路バス
226に接続されている。
状態レジスタ12の８データ入力はそれぞれバス226の８
線路のうちの対応線路に接続され、クロツク（ロード）
入力は線路32に接続され、８データ出力はそれぞれ８線
路バス230の対応線路に接続されている。
マルチプレクサ206の１組のデータ入力はバス224に接続
され、他の組のデータ入力はバス230に接続され、デー
タ出力の組は（Ｑ）バス34に接続されており、マルチプ
レクサ208の１組のデータ入力は（Ｑ）バス34に接続さ
れ、他の組のデータ入力は（Ｙ）バス38に接続され、デ
ータ出力の組はバス142に接続されている。
最後に、バツフア14によつて代表される８つの３状態バ
ツフアはそれぞれ、（Ｑ）バス34の８線路のうちの対応
線路と、（Ｙ）バス38の８線路のうちの対応線路との間
に接続されている。バツフア14によつて代表される諸バ
ツフアのそれぞれの３状態制御入力は、線路36に接続さ
れている。
（診断回路10がない場合は、状態レジスタ12の８データ
入力はそれぞれ（Ｄ）バス30の８線路のうちの対応線路
に直接接続され、このレジスタの８データ出力はそれぞ
れ（Ｑ）バス34の８線路のうちの対応線路に直接接続さ
れる。） 指令デコード回路42の諸ゲートは、諸レジスタ、諸マル
チプレクサ、および諸ゲートを制御して、次の指令を供
給する。コード 指 令 ０ Ｙをデータレジスタへ １ Ｑをデータレジスタへ ２ Ｄをデータレジスタへ ３ クロツク信号と同期してＹをデータレジスタへ ４ 状態（線路32および36）をデータレジスタへ ５ ＹをＤに接続 ６および ７ リザーブ（ノーオペレーシヨン） ８ データレジスタをＹへ ９ データレジスタをＤへ 10 データレジスタを状態レジスタへ 11 直列モードを選択 12 スタブ（stub）モードを選択 13 クロツク信号と同期してデータレジスタをＹへ 14 ＤをＹに接続 15 ノーオペレーシヨン 詳述すると、指令デコード回路42の諸ゲートは、諸レジ
スタ、諸マルチプレクサ、諸ゲートを制御して、２進コ
ード化された０のコードが指令レジスタ40内へシフトイ
ンされた時には、マルチプレクサ208をしてバス142に接
続された８データ出力の組のそれぞれの出力に、（Ｙ）
バス８の８線路上に供給された８信号のそれぞれの状態
に対応した論理状態を有する８信号を発生せしめ、デー
タレジスタ46をしてバス142上に（並列形式で）発生し
た８信号をこのレジスタ内へロードせしめる。
２進コードの１に応答しては、マルチプレクサ208は、
バス142上に（結合させて）（Ｑ）バス34から供給され
た信号に対応した信号を発生し、データレジスタ46はバ
ス142上に発生した信号をこのレジスタ内にロードす
る。
２進コードの２に応答しては、マルチプレクサ202は
（Ｄ）バス30から供給された信号に対応する信号をバス
224上に発生し、マルチプレクサ206はこの信号を（Ｑ）
バス34に結合せしめ、マルチプレクサ208はこの信号を
バス142に結合せしめ、データレジスタ46はこの信号を
該レジスタ内へロードする。
２進コードの３に応答しては、マルチプレクサ208は
（Ｙ）バス38から供給された信号をバス142に結合せし
め、データレジスタ46はバス142上に生じた信号を、線
路32上に（外部的に）供給されるクロツク信号と同期し
て、このレジスタ内へロードする。
２進コードの４に応答しては、線路36上および線路32上
のそれぞれに（外部的に）供給される信号の状態がデー
タレジスタ46内へロードされる。
２進コードの５に対応しては、マルチプレクサ208は
（Ｙ）バス38から供給された信号をバス142に結合せし
め、マルチプレクサ200およびバツフア210によつて代表
される諸バツフアはこの信号を（Ｄ）バス30に結合せし
める。
２進コードの８に応答しては、マルチプレクサ202は、
バス140上へデータレジスタ46から（並列形式で）供給
された信号を、バス224に結合せしめ、マルチプレクサ2
06はこの信号を（Ｑ）バス34に結合せしめ、バツフア14
によつて代表される諸バツフアはこの信号を（Ｙ）バス
38に結合せしめる。
２進コードの９に応答しては、マルチプレクサ200は、
バス140上へデータレジスタ46から（並列形式で）供給
された信号を、バス220に結合せしめ、バツフア210によ
つて代表される諸バツフアはこの信号を（Ｄ）バス30に
結合せしめる。
２進コードの10に応答しては、マルチプレクサ204は、
バス140上へデータレジスタ46から供給された信号を、
バス226に結合せしめ、状態レジスタ12はこの信号を該
レジスタ内へロードする。
２進コードの11に応答しては、マルチプレクサ150は線
路64上に供給された信号を線路152に結合せしめ、２進
コード12に応答しては、このマルチプレクサは線路22上
に供給された信号を線路152に結合せしめる。（後者の
モードは、指令が反復されるべき場合、または他の諸診
断回路がテストのための指令をさらに要求する場合に有
用である。） ２進モードの13に応答しては、マルチプレクサ202は、
バス140上へデータレジスタ46から供給された信号を、
バス224に結合せしめ、マルチプレクサ206はこの信号を
（Ｑ）バス34に結合せしめ、バツフア14によつて代表さ
れる諸バツフアはこの信号を、線路32上に（外部的に）
供給されるクロツク信号と同期して、（Ｙ）バス38に結
合せしめる。
最後に、２進コードの14に応答しては、マルチプレクサ
202は、（Ｄ）バス30上に（外部的に）供給された信号
を、バス224に結合せしめ、マルチプレクサ206はこの信
号を（Ｑ）バス34に結合せしめ、バツフア14によつて代
表される諸バツフアはこの信号を（Ｙ）バス38に結合せ
しめる。
本技術分野に精通した者ならば、以上の開示から、上述
の実施例に対しある変更および改変を施しうることがわ
かるはずである。従つて、特許請求の範囲には、本発明
の真の精神および範囲に属する全てのそのような変更お
よび改変が含まれるようにしてある。
【図面の簡単な説明】
第１図は、本発明の実施例である診断回路の概略図であ
る。 符号の説明 10……診断回路、 40……指令レジスタ、 42……指令デコード回路、 44……指令ストローブ発生回路、 46……データレジスタ、 48……マルチプレクサ、 60……２入力ANDゲート、 90……インバータ、 92……Ｄ形フリツプフロツプ、 94,100,102,104,106,130……２入力ANDゲート、 132……インバータ、 150……マルチプレクサ。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】診断対象デバイス（12）とともに単一の集
    積回路内に含まれ、指令部分にテスト指令およびデータ
    部分にテストデータを直列形式で含む直列診断信号と直
    列診断信号用クロック信号と前記直列診断信号の前記指
    令部分および前記直列診断信号の前記データ部分の別を
    示す指令／データ制御信号とを受け、複数のデータ・バ
    ス（30,34,38,140,142）を介して前記診断対象デバイス
    （12）と接続された診断回路（10）であって、 前記指令／データ制御信号が前記指令部分を示す間のみ
    前記直列診断信号用クロック信号を出力することにより
    第１のクロック信号を作成する第１の結合手段（60）
    と、 該第１の結合手段から出力される前記第１のクロック信
    号に同期して前記直列診断信号を受け取ることにより前
    記テスト指令を受け取り、該受け取ったテスト指令を前
    記第１のクロック信号の第１の所定サイクル数分だけ遅
    延し、該遅延されたテスト指令を前記第１のクロック信
    号に同期して直列に出力するとともに、前記受け取った
    テスト指令を並列に出力する、指令レジスタ（40）と、 該指令レジスタから並列に出力される前記テスト指令を
    デコードすることにより複数個の指令信号を作成し、該
    複数個の指令信号のいくつかに応じて前記データ・バス
    の経路指示を制御する指令ストローブ発生手段（42,4
    4）と、 前記指令／データ制御信号が前記データ部分を示す間の
    み前記直列診断信号用クロック信号を出力することによ
    り第２のクロック信号を作成する第２の結合手段（130,
    132）と、 該第２の結合手段から出力される前記第２のクロック信
    号に同期して前記直列診断信号に受け取ることにより前
    記テストデータを受け取り、該受け取ったテストデータ
    を前記第２のクロック信号の第２の所定サイクル数分だ
    け遅延し、該遅延されたテストデータを前記第２のクロ
    ック信号に同期して直列に出力し、また、前記指令スト
    ローブ発生手段から出力される前記複数個の指令信号の
    一つに応じて、前記受け取ったテストデータを前記デー
    タ・バスの一つ（140）を介して前記診断対象デバイス
    に並列に出力したり前記診断対象デバイスから前記デー
    タ・バスの他の一つ（142）を介して並列データを受け
    取ったりする、データレジスタ（46）と、 を含むことを特徴とする診断回路。
  2. 【請求項２】前記指令ストローブ発生手段から出力され
    る前記複数個の指令信号のその他の一つに応じて、前記
    直列診断信号と前記指令レジスタから直列に出力される
    前記テスト指令とのいずれか一方を選択して出力する第
    ３の結合手段（150）と、 前記指令／データ制御信号に応じて、該第３の結合手段
    の出力信号と前記データレジスタから直列に出力される
    前記テストデータとのいずれか一方を選択することによ
    り出力直列診断信号を作成するマルチプレクサ（48）
    と、 をさらに含むことを特徴とする特許請求の範囲第１項記
    載の診断回路。
  3. 【請求項３】前記指令／データ制御信号が前記指令部分
    を示す期間から前記データ部分を示す期間に遷移してか
    ら前記直列診断信号用クロック信号の次のサイクルの遷
    移までの間だけ、前記複数個の指令信号を前記指令スト
    ローブ発生手段から出力させる手段（90,92,94,100,10
    2,104,106）をさらに含むことを特徴とする特許請求の
    範囲第１項または第２項記載の診断回路。
JP62182460A 1986-07-24 1987-07-23 診断回路 Expired - Lifetime JPH0786525B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/888,701 US4710927A (en) 1986-07-24 1986-07-24 Diagnostic circuit
US888701 1986-07-24

Publications (2)

Publication Number Publication Date
JPS63100386A JPS63100386A (ja) 1988-05-02
JPH0786525B2 true JPH0786525B2 (ja) 1995-09-20

Family

ID=25393712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62182460A Expired - Lifetime JPH0786525B2 (ja) 1986-07-24 1987-07-23 診断回路

Country Status (4)

Country Link
US (1) US4710927A (ja)
EP (1) EP0254981B1 (ja)
JP (1) JPH0786525B2 (ja)
DE (1) DE3777906D1 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL192801C (nl) * 1986-09-10 1998-02-03 Philips Electronics Nv Werkwijze voor het testen van een drager met meerdere digitaal-werkende geïntegreerde schakelingen, geïntegreerde schakeling geschikt voor het aanbrengen op een aldus te testen drager, en drager voorzien van meerdere van zulke geïntegreerde schakelingen.
US5084814A (en) * 1987-10-30 1992-01-28 Motorola, Inc. Data processor with development support features
US4862070A (en) * 1987-10-30 1989-08-29 Teradyne, Inc. Apparatus for testing input pin leakage current of a device under test
JPH01320544A (ja) * 1988-06-22 1989-12-26 Toshiba Corp テスト容易化回路
US4912522A (en) * 1988-08-17 1990-03-27 Asea Brown Boveri Inc. Light driven remote system and power supply therefor
JP2594130B2 (ja) * 1988-09-02 1997-03-26 三菱電機株式会社 半導体回路
US4947395A (en) * 1989-02-10 1990-08-07 Ncr Corporation Bus executed scan testing method and apparatus
US5099481A (en) * 1989-02-28 1992-03-24 Integrated Device Technology, Inc. Registered RAM array with parallel and serial interface
US5053949A (en) * 1989-04-03 1991-10-01 Motorola, Inc. No-chip debug peripheral which uses externally provided instructions to control a core processing unit
US5805792A (en) * 1989-07-31 1998-09-08 Texas Instruments Incorporated Emulation devices, systems, and methods
US5048021A (en) * 1989-08-28 1991-09-10 At&T Bell Laboratories Method and apparatus for generating control signals
NL8902964A (nl) * 1989-12-01 1991-07-01 Philips Nv Op substraat geintegreerd teststelsel.
US5581564A (en) * 1990-12-18 1996-12-03 Integrated Device Technology, Inc. Diagnostic circuit
JPH05302961A (ja) * 1991-03-27 1993-11-16 Nec Corp Ｌｓｉに於けるテスト信号出力回路
US5355369A (en) * 1991-04-26 1994-10-11 At&T Bell Laboratories High-speed integrated circuit testing with JTAG
JP2770617B2 (ja) * 1991-09-05 1998-07-02 日本電気株式会社 テスト回路
US5448576A (en) * 1992-10-29 1995-09-05 Bull Hn Information Systems Inc. Boundary scan architecture extension
US6055658A (en) * 1995-10-02 2000-04-25 International Business Machines Corporation Apparatus and method for testing high speed components using low speed test apparatus
US5898701A (en) * 1995-12-21 1999-04-27 Cypress Semiconductor Corporation Method and apparatus for testing a device
US5793946A (en) * 1996-03-12 1998-08-11 Varis Corporation Run-time diagnostic system
US5768288A (en) * 1996-03-28 1998-06-16 Cypress Semiconductor Corp. Method and apparatus for programming a programmable logic device having verify logic for comparing verify data read from a memory location with program data
US5835503A (en) * 1996-03-28 1998-11-10 Cypress Semiconductor Corp. Method and apparatus for serially programming a programmable logic device
US5815510A (en) * 1996-03-28 1998-09-29 Cypress Semiconductor Corp. Serial programming of instruction codes in different numbers of clock cycles
US5869979A (en) * 1996-04-05 1999-02-09 Altera Corporation Technique for preconditioning I/Os during reconfiguration
US6130842A (en) * 1997-08-08 2000-10-10 Cypress Semiconductor Corporation Adjustable verify and program voltages in programmable devices
US6430718B1 (en) 1999-08-30 2002-08-06 Cypress Semiconductor Corp. Architecture, circuitry and method for testing one or more integrated circuits and/or receiving test information therefrom
US6961884B1 (en) 2000-06-12 2005-11-01 Altera Corporation JTAG mirroring circuitry and methods
US7340596B1 (en) 2000-06-12 2008-03-04 Altera Corporation Embedded processor with watchdog timer for programmable logic
US6803785B1 (en) * 2000-06-12 2004-10-12 Altera Corporation I/O circuitry shared between processor and programmable logic portions of an integrated circuit
US6681359B1 (en) 2000-08-07 2004-01-20 Cypress Semiconductor Corp. Semiconductor memory self-test controllable at board level using standard interface
US7076711B1 (en) 2002-06-10 2006-07-11 Cisco Technology, Inc. Automatic testing of microprocessor bus integrity
US6910087B2 (en) * 2002-06-10 2005-06-21 Lsi Logic Corporation Dynamic command buffer for a slave device on a data bus
US7424658B1 (en) 2002-07-01 2008-09-09 Altera Corporation Method and apparatus for testing integrated circuits
US7113749B2 (en) * 2003-07-18 2006-09-26 International Business Machines Corporation System and method for measuring a high speed signal
TWI241492B (en) * 2004-05-13 2005-10-11 Sunplus Technology Co Ltd Method and chips being able to expand I/O pins of chip
US7594149B2 (en) * 2005-02-22 2009-09-22 Integrated Device Technology, Inc. In-situ monitor of process and device parameters in integrated circuits
US7583087B2 (en) * 2005-02-22 2009-09-01 Integrated Device Technology, Inc. In-situ monitor of process and device parameters in integrated circuits
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4286173A (en) * 1978-03-27 1981-08-25 Hitachi, Ltd. Logical circuit having bypass circuit
DE3009945A1 (de) * 1979-03-15 1980-09-18 Nippon Electric Co Integrierter, logischer schaltkreis mit funktionspruefung
US4476560A (en) * 1982-09-21 1984-10-09 Advanced Micro Devices, Inc. Diagnostic circuit for digital systems
DE3274910D1 (en) * 1982-09-28 1987-02-05 Ibm Device for loading and reading different chains of bistable circuits in a data processing system
JPS59161744A (ja) * 1983-03-04 1984-09-12 Hitachi Ltd 情報処理装置のスキヤン方式
JPS6068624A (ja) * 1983-09-26 1985-04-19 Toshiba Corp Ｌｓｉの自己検査装置
DE3373730D1 (en) * 1983-12-15 1987-10-22 Ibm Series-parallel/parallel-series device for variable bit length configuration
US4649539A (en) * 1985-11-04 1987-03-10 Honeywell Information Systems Inc. Apparatus providing improved diagnosability

Also Published As

Publication number Publication date
EP0254981B1 (en) 1992-04-01
DE3777906D1 (de) 1992-05-07
US4710927B1 (ja) 1993-08-31
US4710927A (en) 1987-12-01
EP0254981A3 (en) 1989-10-18
EP0254981A2 (en) 1988-02-03
JPS63100386A (ja) 1988-05-02

Similar Documents

Publication Publication Date Title
JPH0786525B2 (ja) 診断回路
JP3587248B2 (ja) スキャン用フリップフロップ
US5428622A (en) Testing architecture with independent scan paths
US7426670B2 (en) Connecting multiple test access port controllers on a single test access port
JP3565863B2 (ja) Ｊｔａｇの高インピーダンス試験モード
JPS61217779A (ja) 組み込み自己検査機能をもつ集積回路に用いられる回路構成体
JPS6029402B2 (ja) クロツク制御信号発生装置
US4627085A (en) Flip-flop control circuit
JP2002049576A (ja) チップ搭載システムのためのバス・アーキテクチャ
JPS6329276A (ja) 論理ｌｓｉ
JPS63280340A (ja) データ処理装置内の複数の組合せ論理素子を診断する装置
US6961884B1 (en) JTAG mirroring circuitry and methods
US11017135B2 (en) Scan logic for circuit designs with latches and flip-flops
EP0344736A2 (en) High-speed synchronous data transfer system
JPH08179926A (ja) データ転送制御用クロック同期ｃ素子群
US6654844B1 (en) Method and arrangement for connecting processor to ASIC
JP2508427B2 (ja) Ｉｃ回路
JP3278833B2 (ja) 論理回路テスト方法及びテスト入力回路及びテスト出力回路
JP2628311B2 (ja) マイクロコンピュータ
JP3672162B2 (ja) 半導体集積回路装置
JP2616125B2 (ja) 半導体集積回路
JPH01113840A (ja) 診断共用回路
JPH054041Y2 (ja)
JPH06180351A (ja) 双方向境界走査回路
GB2221044A (en) Testing integrated circuits

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term