JPH054041Y2 - - Google Patents
Info
- Publication number
- JPH054041Y2 JPH054041Y2 JP10506286U JP10506286U JPH054041Y2 JP H054041 Y2 JPH054041 Y2 JP H054041Y2 JP 10506286 U JP10506286 U JP 10506286U JP 10506286 U JP10506286 U JP 10506286U JP H054041 Y2 JPH054041 Y2 JP H054041Y2
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- input
- controller
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000872 buffer Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Description
【考案の詳細な説明】
（考案の属する技術分野）
本考案は、外部機器とこの外部機器をコントロ
ールするコントローラとの間でデジタルデータの
交換を行うデータ入出力装置に関する。
ールするコントローラとの間でデジタルデータの
交換を行うデータ入出力装置に関する。
（従来技術とその問題点）
外部機器とこの外部機器をコントロールするコ
ントローラの間でデジタルデータの交換を行う装
置として従来第２図に示すものが知られている。
このデータ入出力装置は外部機器１からデータバ
スのビツト幅例えば８ビツト幅の各入力データa1
〜aoをコントローラ２のデータバス３に伝える各
トライステートバツフア４a…４oと、コントロー
ラ２からの各出力データb1〜boを保持し、外部機
器１へ各ビツトの出力信号C1〜Coとして伝える
各フリツプフロツプ（以下このフリツプフロツプ
をFFと略称する）５a〜５oと、この各FF５a〜５
ｏの各出力信号C1〜Coを再度コントローラ２が読
み返すための各トライステートバツフア６a〜６o
とで構成されている。
ントローラの間でデジタルデータの交換を行う装
置として従来第２図に示すものが知られている。
このデータ入出力装置は外部機器１からデータバ
スのビツト幅例えば８ビツト幅の各入力データa1
〜aoをコントローラ２のデータバス３に伝える各
トライステートバツフア４a…４oと、コントロー
ラ２からの各出力データb1〜boを保持し、外部機
器１へ各ビツトの出力信号C1〜Coとして伝える
各フリツプフロツプ（以下このフリツプフロツプ
をFFと略称する）５a〜５oと、この各FF５a〜５
ｏの各出力信号C1〜Coを再度コントローラ２が読
み返すための各トライステートバツフア６a〜６o
とで構成されている。
この装置では外部機器１からのデータa1〜ao
は、コントローラ２の入力制御信号d1〜doで制御
されるトライステートバツフア４a〜４oを介して
コントローラ２に入力される。またコントローラ
２からの各出力データb1〜boは各FF５a〜５oに保
持され、各出力制御信号e1〜eoで制御されて各出
力信号C1〜Coとして出力するが、このとき各FF
５a〜５oに保持された出力データb1〜boを読み返
して各出力データb1〜boと各出力信号C1〜Coの一
致を確認し、もし両者が違つていたら再度その出
力データb1〜boを出力して各FF５a〜５oに記憶さ
せるようにしてノイズ対策としている。
は、コントローラ２の入力制御信号d1〜doで制御
されるトライステートバツフア４a〜４oを介して
コントローラ２に入力される。またコントローラ
２からの各出力データb1〜boは各FF５a〜５oに保
持され、各出力制御信号e1〜eoで制御されて各出
力信号C1〜Coとして出力するが、このとき各FF
５a〜５oに保持された出力データb1〜boを読み返
して各出力データb1〜boと各出力信号C1〜Coの一
致を確認し、もし両者が違つていたら再度その出
力データb1〜boを出力して各FF５a〜５oに記憶さ
せるようにしてノイズ対策としている。
しかしこのような構成のデータ入出力装置は、
外部機器からの各入力データをコントローラが読
み取る際には各入力制御信号のいずれかを順次選
択することになり、全入力データの読み取りタイ
ミングにずれが生じ、各入力データの同期読み取
りができないことになる。またコントローラから
の出力データも各出力制御信号で各出力データの
いずれかを順次選択して外部機器に伝えることと
なり、同期した各出力信号を得られない。また各
FFに保持した各出力データを読み返すことで各
出力データと各出力信号の一致を確認し、ノイズ
対策の向上を計つているが、この方法では、もし
FFへのデータ転送に失敗すると再度正しいデー
タの転送を行つて出力信号を変更するまでの間、
間違つた出力信号を出し続けてしまうという欠点
がある。
外部機器からの各入力データをコントローラが読
み取る際には各入力制御信号のいずれかを順次選
択することになり、全入力データの読み取りタイ
ミングにずれが生じ、各入力データの同期読み取
りができないことになる。またコントローラから
の出力データも各出力制御信号で各出力データの
いずれかを順次選択して外部機器に伝えることと
なり、同期した各出力信号を得られない。また各
FFに保持した各出力データを読み返すことで各
出力データと各出力信号の一致を確認し、ノイズ
対策の向上を計つているが、この方法では、もし
FFへのデータ転送に失敗すると再度正しいデー
タの転送を行つて出力信号を変更するまでの間、
間違つた出力信号を出し続けてしまうという欠点
がある。
（考案の目的）
本考案の目的は、複数の入力データまたは出力
データを同期信号により同時に入力または出力で
きると共に、データ出力時には誤つた信号を出力
することのないデータ入出力装置を提供すること
にある。
データを同期信号により同時に入力または出力で
きると共に、データ出力時には誤つた信号を出力
することのないデータ入出力装置を提供すること
にある。
（考案の要点）
本考案は、外部機器とこの外部機器を制御する
コントローラとの間でデータバスを介してデジタ
ル信号の交換を行うデータ入出力装置において、
前記外部機器から前記コントローラへの入力デー
タと前記コントローラから前記外部機器への出力
データのビツト数に応じた容量を有し前記入力デ
ータと出力データとのいずれかを入力する前段
FF、この前段FFと同じ容量を有しこの前段FF
の出力を入力とする後段FF、前記前段FFに前記
入力データをロードするか前記出力ロードをロー
ドするかを切換えるデータ切換手段、前記前段
FFの出力を前記コントローラのデータバス幅に
応じたビツト数に選択し前記データバスに接続す
るマルチプレクサ、前記前段FFへの前記入力デ
ータまたは出力データのロードと前記後段FFへ
の前記前段FF出力のロードとを同時に行う同時
ロード手段とを備えているもので、データ切換手
段でこの前段FFを入力データと出力データのい
ずれかに切換えて共用し、マルチプレクサを設け
て、入力データを読み取る場合には前段FFの出
力をコントローラのデータバス幅に応じたビツト
数をこのマルチプレクサで選択して、何時でもコ
ントローラが読み取れるようにし、コントローラ
がデータを出力するときは前段FFの内容をこの
マルチプレクサを介して見直して出力データと一
致するまで繰返し、さらに同時ロード手段を設け
て、入力データの前段FFへのロードと出力信号
の後段FFへのロードとをコントローラから送出
される同期信号で同期するようにしたものであ
る。
コントローラとの間でデータバスを介してデジタ
ル信号の交換を行うデータ入出力装置において、
前記外部機器から前記コントローラへの入力デー
タと前記コントローラから前記外部機器への出力
データのビツト数に応じた容量を有し前記入力デ
ータと出力データとのいずれかを入力する前段
FF、この前段FFと同じ容量を有しこの前段FF
の出力を入力とする後段FF、前記前段FFに前記
入力データをロードするか前記出力ロードをロー
ドするかを切換えるデータ切換手段、前記前段
FFの出力を前記コントローラのデータバス幅に
応じたビツト数に選択し前記データバスに接続す
るマルチプレクサ、前記前段FFへの前記入力デ
ータまたは出力データのロードと前記後段FFへ
の前記前段FF出力のロードとを同時に行う同時
ロード手段とを備えているもので、データ切換手
段でこの前段FFを入力データと出力データのい
ずれかに切換えて共用し、マルチプレクサを設け
て、入力データを読み取る場合には前段FFの出
力をコントローラのデータバス幅に応じたビツト
数をこのマルチプレクサで選択して、何時でもコ
ントローラが読み取れるようにし、コントローラ
がデータを出力するときは前段FFの内容をこの
マルチプレクサを介して見直して出力データと一
致するまで繰返し、さらに同時ロード手段を設け
て、入力データの前段FFへのロードと出力信号
の後段FFへのロードとをコントローラから送出
される同期信号で同期するようにしたものであ
る。
（考案の実施例）
本考案の実施例を第１図に基づいて詳細に説明
する。ここで第２図と同じ役目をする部品、回路
や同一データ信号にいては同一の符号を付してそ
の説明の詳細を省略する。第１図において、デー
タ入出力装置は外部機器１からコントローラ２へ
の入力データa1〜aoとコントローラ２から外部機
器１への出力データb1〜boのビツト数に応じた容
量を有する各信号処理部８、各信号処理部８に共
通されるマルチプレクサ９とに分けられ、各信号
処理部８はすべて同じ結線であるから１個の信号
処理部８について説明する。
する。ここで第２図と同じ役目をする部品、回路
や同一データ信号にいては同一の符号を付してそ
の説明の詳細を省略する。第１図において、デー
タ入出力装置は外部機器１からコントローラ２へ
の入力データa1〜aoとコントローラ２から外部機
器１への出力データb1〜boのビツト数に応じた容
量を有する各信号処理部８、各信号処理部８に共
通されるマルチプレクサ９とに分けられ、各信号
処理部８はすべて同じ結線であるから１個の信号
処理部８について説明する。
信号処理部８は、外部機器１からコントローラ
２への入力データa1とコントローラ２から外部機
器１への出力データb1のいずれかを入力とする前
段FF１０、この前段FF１０の出力を入力とする
後段FF１１、前段FF１０に入力データa1をロー
ドするか出力データb1をロードするかを切換える
データ切換手段１２、前段FF１０への入力デー
タa1または出力データb1のロードと後段FF１１
への前段FF１０出力のロードとを同時に行う同
時ロード手段１３とを備えている。データ切換手
段１２は２個のAND回路１４，１５とこの両
AND回路１４，１５の出力端がそれぞれの入力
端に接続され、出力端が前段FF１０の入力端に
接続されたOR回路１６とを備え、AND回路１４
はその一方の入力端に外部機器１からの入力デー
タa1がシユミツトバツフア１７を介して入力する
ように接続され、他方の入力端にコントローラ２
からの入出力切換信号f1が入力するように接続さ
れている。またAND回路１５は一方の入力端に
出力データb1が入力するように他方の入力端には
ドライバ１８を介して入出力切換信号f1が入力す
るようにそれぞれ接続されている。なお後段FF
１１のＴ端子には同期信号ｔが入力し、その出力
端はトライステートバツフア１９を介して外部機
器１に接続され、このトライステートバツフア１
９の第３端子には入出力切換信号f1が入力するよ
うに接続されている。同時ロード手段１３は、２
個のAND回路２０，２１とこの両AND回路２
０，２１の出力端がそれぞれの入力端に接続さ
れ、出力端が前記FF１０のＴ入力端に接続され
たOR回路２２を備えており、AND回路２０の一
方の入力端にはドライバー１８の出端が接続さ
れ、他方の入力端にはコントローラ２からの書き
込み信号W1が入力するように接続され、AND回
路２１の一方の入力端には入出力切換信号f1が他
方の入力端には同期信号ｔがそれぞれ入力するよ
うに接続されている。
２への入力データa1とコントローラ２から外部機
器１への出力データb1のいずれかを入力とする前
段FF１０、この前段FF１０の出力を入力とする
後段FF１１、前段FF１０に入力データa1をロー
ドするか出力データb1をロードするかを切換える
データ切換手段１２、前段FF１０への入力デー
タa1または出力データb1のロードと後段FF１１
への前段FF１０出力のロードとを同時に行う同
時ロード手段１３とを備えている。データ切換手
段１２は２個のAND回路１４，１５とこの両
AND回路１４，１５の出力端がそれぞれの入力
端に接続され、出力端が前段FF１０の入力端に
接続されたOR回路１６とを備え、AND回路１４
はその一方の入力端に外部機器１からの入力デー
タa1がシユミツトバツフア１７を介して入力する
ように接続され、他方の入力端にコントローラ２
からの入出力切換信号f1が入力するように接続さ
れている。またAND回路１５は一方の入力端に
出力データb1が入力するように他方の入力端には
ドライバ１８を介して入出力切換信号f1が入力す
るようにそれぞれ接続されている。なお後段FF
１１のＴ端子には同期信号ｔが入力し、その出力
端はトライステートバツフア１９を介して外部機
器１に接続され、このトライステートバツフア１
９の第３端子には入出力切換信号f1が入力するよ
うに接続されている。同時ロード手段１３は、２
個のAND回路２０，２１とこの両AND回路２
０，２１の出力端がそれぞれの入力端に接続さ
れ、出力端が前記FF１０のＴ入力端に接続され
たOR回路２２を備えており、AND回路２０の一
方の入力端にはドライバー１８の出端が接続さ
れ、他方の入力端にはコントローラ２からの書き
込み信号W1が入力するように接続され、AND回
路２１の一方の入力端には入出力切換信号f1が他
方の入力端には同期信号ｔがそれぞれ入力するよ
うに接続されている。
マルチプレクサ９は、各信号処理部８の前段
FF１０の各出力端に出力する信号j1〜oをコント
ローラ２のデータバス３の幅に応じたビツト数に
選択し、この出力をデータバス３に戻すように接
続されている。
FF１０の各出力端に出力する信号j1〜oをコント
ローラ２のデータバス３の幅に応じたビツト数に
選択し、この出力をデータバス３に戻すように接
続されている。
データ切換手段１２は入出力切換信号f1が論理
レベル１のとき入力動作、０のとき出力動作を行
う。前段FF１０はデータ切換手段１２が入力動
作のとき、外部機器１からシユミツトバツフア１
７を介して入力する入力データa1を同期信号ｔで
ロードする。逆にデータ切換手段１２が出力動作
のときはデータバス３を介して送られた出力デー
タb1を書き込み信号W1でロードする。
レベル１のとき入力動作、０のとき出力動作を行
う。前段FF１０はデータ切換手段１２が入力動
作のとき、外部機器１からシユミツトバツフア１
７を介して入力する入力データa1を同期信号ｔで
ロードする。逆にデータ切換手段１２が出力動作
のときはデータバス３を介して送られた出力デー
タb1を書き込み信号W1でロードする。
コントローラ２は前段FF１０の出力j1をマル
チプレクサ９で選択して読み込み、この信号j1と
出力データb1とを比較し、信号j1と出力データb1
との一致を確認すると同期信号t1を送出する。後
段FF１１は同期信号ｔで前段FF１０の出力をロ
ードする。後段FF１１の出力信号C1は入出力切
換信号f1でバツフア動作するトライステートバツ
フア１９を介して外部機器１へ入力する。
チプレクサ９で選択して読み込み、この信号j1と
出力データb1とを比較し、信号j1と出力データb1
との一致を確認すると同期信号t1を送出する。後
段FF１１は同期信号ｔで前段FF１０の出力をロ
ードする。後段FF１１の出力信号C1は入出力切
換信号f1でバツフア動作するトライステートバツ
フア１９を介して外部機器１へ入力する。
（考案の効果）
本考案によれば、データ入力装置とデータ出力
装置を共用し、入出力の方向を切換えるデータ切
換手段を設けたので外部機器の入出力点数の増減
に自在に対応できる。また総ての入出力データの
ロードを１個の入出力同期信号を用いて行うので
入出力データの同期を完全にすることができる。
さらにデータ出力時には前段FFと後段FFを設け
たことでノイズなどにより出力データの転送に失
敗しても、正しいデータが前段FFに入るまでコ
ントローラはデータを再送し、正しいデータが前
段FFに入つたことを確認した後に同期信号によ
つて後段FFに出力されるから外部機器に誤つた
出力が与えられることはない。
装置を共用し、入出力の方向を切換えるデータ切
換手段を設けたので外部機器の入出力点数の増減
に自在に対応できる。また総ての入出力データの
ロードを１個の入出力同期信号を用いて行うので
入出力データの同期を完全にすることができる。
さらにデータ出力時には前段FFと後段FFを設け
たことでノイズなどにより出力データの転送に失
敗しても、正しいデータが前段FFに入るまでコ
ントローラはデータを再送し、正しいデータが前
段FFに入つたことを確認した後に同期信号によ
つて後段FFに出力されるから外部機器に誤つた
出力が与えられることはない。
第１図は本考案によるデータ入出力装置の一実
施例を示す結線図、第２図は従来のデータ入出力
装置の一例を示す結線図である。 １……外部機器、２……コントローラ、３……
データバス、９……マルチプレクサ、１０……前
段FF、１１……後段FF、１２……データ切換手
段、１３……同時ロード手段。
施例を示す結線図、第２図は従来のデータ入出力
装置の一例を示す結線図である。 １……外部機器、２……コントローラ、３……
データバス、９……マルチプレクサ、１０……前
段FF、１１……後段FF、１２……データ切換手
段、１３……同時ロード手段。
Claims (1)
- 外部機器とこの外部機器を制御するコントロー
ラとの間でデータバスを介してデジタル信号の交
換を行うデータ入出力装置において、前記外部機
器から前記コントローラへの入力データと前記コ
ントローラから前記外部機器への出力データのビ
ツト数に応じた容量を有し前記入力データと出力
データとのいずれかを入力する前段フリツプフロ
ツプ、この前段フリツプフロツプと同じ容量を有
しこの前段フリツプフロツプの出力を入力とする
後段フリツプフロツプ、前記前段フリツプフロツ
プに前記入力データをロードするか前記出力デー
タをロードするかを切換えるデータ切換手段、前
記前段フリツプフロツプの出力を前記コントロー
ラーのデータバス幅に応じたビツト数に選択し前
記データバスに接続するマルチプレクサ、前記前
段フリツプフロツプへの前記入力データまたは出
力データのロードと前記後段フリツプフロツプへ
の前記前段フリツプフロツプ出力のロードとを同
時に行う同時ロード手段とを備えていることを特
徴とするデータ入出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10506286U JPH054041Y2 (ja) | 1986-07-09 | 1986-07-09 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10506286U JPH054041Y2 (ja) | 1986-07-09 | 1986-07-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6312239U JPS6312239U (ja) | 1988-01-27 |
| JPH054041Y2 true JPH054041Y2 (ja) | 1993-02-01 |
Family
ID=30979136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10506286U Expired - Lifetime JPH054041Y2 (ja) | 1986-07-09 | 1986-07-09 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH054041Y2 (ja) |
-
1986
- 1986-07-09 JP JP10506286U patent/JPH054041Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6312239U (ja) | 1988-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0254981B1 (en) | Diagnostic circuit | |
| US3932841A (en) | Bus controller for digital computer system | |
| US20090276557A1 (en) | Bus system for use with information processing apparatus | |
| US6357015B1 (en) | Data interface and high-speed communication system using the same | |
| US5442643A (en) | Integrated circuit chip with testing circuits and method of testing the same | |
| JPH054041Y2 (ja) | ||
| JP3068394B2 (ja) | センサシステム | |
| US5175832A (en) | Modular memory employing varying number of imput shift register stages | |
| US6378019B1 (en) | Method and system for interfacing a plurality of peripheral devices in a slave group interface device to a bus and a slave group interface device | |
| US5590371A (en) | Serial communication circuit on an LSI chip and communicating with another microcomputer on the chip | |
| JP3123844B2 (ja) | 二重化装置 | |
| JP3511804B2 (ja) | 通信端末装置 | |
| JPS6065372A (ja) | 分散処理形のマイクロコンピユ−タ装置 | |
| JPS6041787B2 (ja) | 多重プロセツサによるデ−タ処理装置 | |
| KR100323910B1 (ko) | 데이터인터페이스 및 이를 사용한 고속통신시스템 | |
| WO1982001607A1 (en) | Data communication bus structure | |
| JP2616125B2 (ja) | 半導体集積回路 | |
| JPH0325229Y2 (ja) | ||
| JP2002005997A (ja) | テスト回路を有する自己同期型論理回路 | |
| JPS6336355A (ja) | シリアル・バス・インタ−フエイス回路 | |
| JPH09325899A (ja) | 情報処理装置 | |
| JPS5953585B2 (ja) | スキヤンインアウト制御装置 | |
| JPS62282351A (ja) | マスタ／スレ−ブ兼用バスアクセス制御装置 | |
| JPS6044713B2 (ja) | デ−タ転送制御方式 | |
| JPS6261976B2 (ja) |