JP3511804B2 - 通信端末装置 - Google Patents
通信端末装置Info
- Publication number
- JP3511804B2 JP3511804B2 JP14193696A JP14193696A JP3511804B2 JP 3511804 B2 JP3511804 B2 JP 3511804B2 JP 14193696 A JP14193696 A JP 14193696A JP 14193696 A JP14193696 A JP 14193696A JP 3511804 B2 JP3511804 B2 JP 3511804B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- slave
- switching
- slave unit
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
- Computer And Data Communications (AREA)
- Facsimiles In General (AREA)
Description
り、更に詳しくは、マスターユニットに複数のスレーブ
ユニットがシリアル接続されて構成される通信端末装置
に関する。
ションボードを付加して使用されるファクシミリ装置が
あった。この場合、ファクシミリ装置本体がマスターユ
ニットであり、オプションボードがスレーブユニットと
して使用される。図7は、複数のオプションボードが付
加された従来のファクシミリ装置の一構成例を示した図
である。これらのオプションボード2’は、DPRAM
(デュアルポートRAM)21’を備え、このDPRA
M21’を介してデータ転送を行うことにより、非同期
のデータ転送を行うものである。
プションボード2’を付加する場合には、各オプション
ボード2’がデージーチェーンにより接続される(シリ
アル接続)。このため、ファクシミリ装置本体1と各オ
プションボード2’とのデータ転送は、その転送経路上
の各オプションボード2’のDPRAM21’を介して
行われる。
オプションボード2’から転送されるデータをDPRA
M21’に書き込み、他方のオプションボード2’が、
書き込まれたデータを読み出す動作により、データがオ
プションボード2’間を順次転送されて、目的とするフ
ァクシミリ装置本体1又はオプションボード2’へ転送
される。
段目のオプションボード2’へデータを転送する場合に
は、ファクシミリ装置本体1から送出されたデータは、
1段目のオプションボード2’により中継され、さらに
2段目からN−1段目までのオプションボード2’によ
り次々に中継されることによって、N段目のオプション
ボード2’まで転送される。
ファクシミリ装置においては、ファクシミリ装置本体か
らN段目のオプションボードへデータを転送する際、N
回のデータ転送が行われ、中継するオプションボードの
パフォーマンス、即ち、本来の処理能力が低下するとと
もに、データの転送速度が遅くなるという問題があっ
た。
ので、マスターユニットに複数のスレーブユニットをシ
リアル接続して構成される通信端末装置において、転送
経路上のスレーブユニットのパフォーマンスを低下させ
ることなく、データ転送を高速に行うことを目的とす
る。
明による通信端末装置は、マスターユニットに複数のス
レーブユニットをシリアル結合して構成される通信端末
装置において、各スレーブユニットが、前段ユニットと
のユニット間信号バスに接続された記憶手段と、後段ユ
ニットとのユニット間信号バスをスレーブユニット内部
の信号バス又は前段ユニットとのユニット間信号バスの
いずれかに切り替え結合する切替手段とを備えて構成さ
れ、スレーブユニットからの割り込み信号は、前段ユニ
ットの記憶手段を介してマスターユニットへ伝達され、
上記切替手段は、後段ユニットからの割り込み信号によ
り、前段ユニットとのユニット間信号バス側へ切り替わ
る手段として構成され、前段の各スレーブユニットの切
替手段が次々に切り替えられることによって、任意のス
レーブユニットをマスターユニットに結合することを特
徴とする。
装置は、マスターユニットに複数のスレーブユニットを
シリアル結合して構成される通信端末装置において、各
スレーブユニットが、前段ユニットとのユニット間信号
バスに接続された記憶手段と、後段ユニットとのユニッ
ト間信号バスをスレーブユニット内部の信号バス又は前
段ユニットとのユニット間信号バスのいずれかに切り替
え結合する切替手段とを備えて構成され、スレーブユニ
ットからの割り込み信号は、前段ユニットの記憶手段を
介して、データ転送先である他のスレーブユニットへ伝
達され、上記切替手段は、後段ユニットからの割り込み
信号により、前段ユニットとのユニット間信号バス側へ
切り替わる手段として構成され、前段の各スレーブユニ
ットの切替手段が次々に切り替えられることによって、
任意のスレーブユニットを他のスレーブユニットに結合
することを特徴とする。
装置は、マスターユニットに複数のスレーブユニットを
シリアル結合して構成される通信端末装置において、各
スレーブユニットが、前段ユニットとのユニット間信号
バスに接続された記憶手段と、後段ユニットとのユニッ
ト間信号バスをスレーブユニット内部の信号バス又は前
段ユニットとのユニット間信号バスのいずれかに切り替
え結合する切替手段とを備えて構成され、スレーブユニ
ットからの割り込み信号は、後段ユニットの記憶手段を
介して、データ転送先である他のスレーブユニットへ伝
達され、上記切替手段は、前段ユニットからの割り込み
信号により、後段ユニットとのユニット間信号バス側へ
切り替わる手段として構成され、後段の各スレーブユニ
ットの切替手段が次々に切り替えられることによって、
任意のスレーブユニットを他のスレーブユニットに結合
することを特徴とする。
部に信号バスを有する、ひとまとまりの回路を意味し、
ユニット間の接続関係が固定的であるか否か(着脱可能
であるが否か)を問わない。即ち、各ユニットは、各々
が匡体を有する独立した装置として、或は、匡体内に着
脱可能なオプションボード等として構成することができ
るが、回路基板上、LSI上の一部を占める回路部分と
して構成することもできる。
ニット側に結合されたスレーブユニット又はマスターユ
ニットを意味し、後段ユニットとはその反対側、即ち、
よりマスタ−ユニットからより遠い位置に結合されたス
レーブユニットを意味する。
リ装置の一構成例を示したブロック図である。このファ
クシミリ装置は、ファクシミリ装置本体であるマスター
ユニット1に、そのオプションボードである複数のスレ
ーブユニット2がシリアル接続されて構成される。
理装置10とメモリ11とを備え、これらはバスライン
Boにより接続されて構成され、このバスラインBoに
はスレーブユニット2を接続することができる。各スレ
ーブユニット2は、少なくとも中央処理部20とDPR
AM(デュアルポートRAM)21と切替回路22とを
備え、中央処理装置20とDPRAM21は内部バスB
iにより接続されている。また、切替回路22は、中央
処理部20の制御により、前段の装置との接続ラインで
あるバスラインBoと内部バスBiのいずれか一方を、
後段装置との接続ラインであるバスラインBoと接続す
るスイッチング回路である。
2との間でのデータ転送は、スレーブユニット2側のD
PRAM21を介して行われる。即ち、マスターユニッ
ト1からスレーブユニット2へのデータ転送は、マスタ
ーユニット1の中央処理部10が、スレーブユニット2
のDPRAM21へデータを書き込むことにより行われ
る。また、スレーブユニット2からマスターユニット1
へのデータ転送は、スレーブユニット2の中央処理部2
0がデータをDPRAM21に予め書き込んでおき、マ
スターユニット1の中央処理部10がDPRAMの21
データを読み出すことにより行われる。
合には、一方の装置のDPRAM21を使用することに
より、マスターユニット1、スレーブユニット2間の場
合と同様にしてデータを転送することができる。図2
は、図1のスレーブユニット2の一構成例を詳細に示し
た図である。このスレーブユニット2は、前段装置とア
ドレスバスAB0及びデータバスDB0により接続さ
れ、後段装置とアドレスバスAB2及びデータバスDB
2により接続される。ここで、前段装置とは、よりマス
タ−装置1側に接続されているスレーブユニット2を意
味し、マスターユニット1に直接接続されたスレーブユ
ニット2については前段装置がマスターユニット1を意
味する。後段装置とはその反対側、即ち、マスタ−装置
1からより遠い位置に接続されているスレーブユニット
2を意味する。
間アドレスバスAB0、装置間データバスDB0を介し
て前段装置に接続され、他方のポートが内部アドレスバ
スAB1、内部データバスDB1を介して中央処理部2
0に接続されている。従って、DPRAM21は中央処
理部20によりリード、ライトされるとともに、前段装
置によってもリード、ライトされる。
AB0、DB0又は内部バスラインAB1、DB1のい
ずれか一方を選択して、後段装置とのバスラインAB
2、DB2に接続する切替スイッチである。この切替回
路は、中央処理部20からの切替制御信号SWcにより
切り替えられる。通常時において、切替回路22は内部
バス側に切り替えられており、バスラインAB1とAB
2、DB1とDB2がそれぞれ接続されている。そし
て、中央処理部20が切替制御信号SWcを出力する
と、マスター側に切り替えて、バスラインAB0とAB
2、DB0とDB2がそれぞれ接続される。
は、アドレス信号線の他、チップセレクト信号CS、ラ
イト信号WR、リード信号RD、割込信号INT等の制
御信号線が含まれており、割込信号ラインは、切替回路
22を介することなく中央処理部20に入力されてい
る。この様なマスターユニット、各スレーブユニットの
相互間でデータ転送を行う際の動作について以下に説明
する。ここでは、まず、転送元と転送先が直接接続され
た隣合う装置である場合について説明する。
先の装置に対して割込要求が出力される。マスターユニ
ット1からスレーブユニット2への割込要求、又は、よ
り前段のスレーブユニット2から後段のスレーブユニッ
ト2への割込要求は、上記割込信号ラインを介して後段
のスレーブユニット2の中央処理部20へ伝えられる。
ニット1への割込要求、又は、より後段のスレーブユニ
ット2から前段のスレーブユニット2への割込要求は、
要求元スレーブユニット2が要求元装置内部のDPRA
M21に書き込みを行って、その所定ビットを変化させ
る。通常時においては、前段のスレーブユニット2の切
替回路22は、内部バス側に接続されているため、定期
的に後段装置のDPRAM上の所定ビットを監視してい
る前段装置の中央処理部20が、この変化を検出するこ
とにより割込要求を受領することができる。前段装置が
マスターユニット1の場合には、切替回路を備えていな
いので、常に中央処理部10が後段からの割込要求を受
領することができる。この様にして、転送先が割込要求
を受領すればデータ転送が実行される。
データ転送の様子を示した図である。この図では、マス
ターユニット1に複数のスレーブユニット2a、2b、
2c…が順に接続されており、マスターユニット1、ス
レーブユニット2c間で、スレーブユニット2a、2b
を介してデータ転送が行われる場合の様子を示してい
る。
マスタ−装置1がスレーブユニット2cに対して転送要
求の割込信号を出力する。この時、スレーブユニット2
aの切替回路22aは、内部バス側に接続されているた
め、この割込信号を検出できるのはスレーブユニット2
aの中央処理装置20aのみである。この中央処理装置
20aは、この割込信号に基づいて、切替回路22aへ
切替制御信号SWcを出力し、切替回路22aはマスタ
ー側へ切り替わる。このため、スレーブユニット2bの
中央処理装置20bが上記割込信号を検出可能となり、
スレーブユニット2aの場合と同様にして、スレーブユ
ニット2bの切替回路22bはマスター側へ切り替わ
る。
する中継スレーブユニット2a、2bの切替回路22
a、22bは順にマスター側へ切り替えられて、マスタ
ーユニット1の中央処理部10と、スレーブユニット2
cのDPRAM21cとが、中継スレーブユニットのD
PRAM及び中央処理部を介在することなく、アドレス
バス、データバスにより接続され、高速のデータ書き込
み、データ読み出しを行うことが可能となる。
る場合、スレーブユニット2cがマスターユニット1に
対して転送要求の割込信号を出力する。この割込要求
は、上述の通り、DPRAM21cへの データ書き込
みにより行われる。この時、スレーブユニット2bの切
替回路22bは、内部バス側に接続されているため、こ
の割込信号を検出できるのはスレーブユニット2bの中
央処理装置20bのみである。
M21cの上記所定のデータを定期的に読み出し、その
所定ビットの情報に基づいて、切替回路22bへ切替制
御信号SWcを出力し、切替回路22bはマスター側へ
切り替えられる。全く同様にして、スレーブユニット2
aの切替回路22aはマスター側へ切り替えられる。
レーブユニット2b、2aの切替回路22b、22aは
順にマスター側へ切り替えられて、マスターユニット1
の中央処理部10と、スレーブユニット2cのDPRA
M21cとが、中継スレーブユニット2a、2bのDP
RAM及び中央処理部を介在させることなく、アドレス
バス、データバスにより接続され、高速のデータ書き込
み、データ読み出しを行うことが可能となる。
ニット間でのデータ転送の様子を示した図である。この
図は、図3と同様、マスターユニット1に複数のスレー
ブユニット2a、2b、2c…が順に接続されており、
スレーブユニット2a、スレーブユニット2c間で、ス
レーブユニット2bを介してデータ転送が行われる場合
の様子を示している。
ブユニット2aの切替回路22aは、内部バス側のまま
であり、図3の場合と全く同様にして、スレーブユニッ
ト2aの中央処理部20aと、スレーブユニット2cの
DPRAM21cとが、中継スレーブユニット2bのD
PRAM及び中央処理部を介在させることなく、アドレ
スバス、データバスにより接続される。
ト1からスレーブユニット2へデータを転送する場合の
基本動作を示したフローチャートである。まず、マスタ
ーユニット1から所望のスレーブユニット2に対する割
り込みが発生される。この割り込みは、割込信号INT
としてバスラインBoを構成する割込信号線へ出力され
る(500)。
ニット2の中央処理部20は、そのステータスを確認し
て自己に対する割込要求であるのかを判断する(50
1)。その結果、自己に対する要求ではないと判断した
場合には、切替制御信号SWcを出力して、切替回路2
2を内部バス側からマスター側へ切り替え(502)、
マスターユニット1に対するの割込を発生させて、切替
が完了したことをマスターユニット1に知らせる(50
3)。この様にして、マスターユニット1から転送先の
スレーブユニット2までの間に位置する中継スレーブユ
ニット2は、次々に切替回路22をマスター側に切り替
えていく。
込信号を検出すれば、マスターユニット1に対するの割
込を発生させて、接続が完了したことをマスターユニッ
ト1に知らせる(504)。接続完了の割込信号を受信
したマスターユニット1は、転送先のスレーブユニット
2のDPRAM21にデータ書き込みを行い(50
5)、この書き込みが終了すれば、マスターユニット1
は転送終了の割込信号を発生させる(506)。これに
より、切替回路22をマスター側に切り替えていた各中
継スレーブユニット2は、内部バス側に切り替えて、デ
ータ転送前の状態に戻ることができる(507)。
ト2からマスターユニット1又は所望のスレーブユニッ
ト2へデータを転送する場合の基本動作を示したフロー
チャートである。まず、スレーブユニット2からマスタ
ーユニット1(所望のスレーブユニット2)に対する割
込が発生される(600)。この割込を検出したスレー
ブユニット2の中央処理部20は、そのステータスを確
認して自己に対する割込要求であるのかを判断する(6
01)。その結果、自己に対する要求ではないと判断し
た場合には、切替制御信号SWcを出力して、切替回路
22を内部バス側からマスター側へ切り替え(60
2)、要求元のスレーブユニット2に対する割込を発生
させて、切替が完了したことを要求元に知らせる(60
3)。この様にして、要求元のスレーブユニット2から
転送先のマスターユニット(所望のスレーブユニット
2)までの間に位置する中継スレーブユニット2は、次
々に切替回路22をマスター側に切り替えていく。
望のスレーブユニット2)が割込信号を検出すれば、マ
スターユニット1(所望のスレーブユニット2)が転送
元のスレーブユニット2のDPRAM22からデータ読
み出しを行い(604)、この読み出しが終了すれば、
マスターユニット1は転送終了の割込信号を発生させる
(605)。これにより、切替回路22をマスター側に
切り替えていた各中継スレーブユニット2は、内部バス
側に切り替えて、データ転送前の状態に戻ることができ
る(606)。
複数のスレーブユニットを接続したシステムにおいて、
簡単な構成により、マスターユニットと任意のスレーブ
ユニット間、又は、任意のスレーブユニット同士間を信
号バスで直結することができるため、これらの装置間で
のデータ転送を高速に行うことができる。
ーブユニットの切替回路を介して接続されており、デー
タ転送中において、中継スレーブユニットのDPRAM
及び中央処理部を介在させることはない。このため、他
のスレーブユニットのパフォーマンスを低下させること
なく、データ転送を行うことができる。さらに、割込信
号が順次に伝達され、切替回路が順次に切り替えられ
て、所望の装置同士が接続されるため、データ転送を行
う装置間を確実に接続することができる。
したブロック図である。
細に示した図である。
いスレーブユニット間でのデータ転送の様子を示した図
である。
データ転送の様子を示した図である。
タを転送する場合の基本動作を示したフローチャートで
ある。
望のスレーブユニットへデータを転送する場合の基本動
作を示したフローチャートである。
ァクシミリ装置の一構成例を示した図である。
号バス Bo、AB2、DB2・・・後段装置との信号バス INT・・・ホスト装置からの割込信号 SWc・・・ホスト装置からの指令
Claims (3)
- 【請求項1】マスターユニットに複数のスレーブユニッ
トをシリアル結合して構成される通信端末装置におい
て、各スレーブユニットが、前段ユニットとのユニット
間信号バスに接続された記憶手段と、後段ユニットとの
ユニット間信号バスをスレーブユニット内部の信号バス
又は前段ユニットとのユニット間信号バスのいずれかに
切り替え結合する切替手段とを備えて構成され、スレーブユニットからの割り込み信号は、前段ユニット
の記憶手段を介してマスターユニットへ伝達され、上記
切替手段は、後段ユニットからの割り込み信号により、
前段ユニットとのユニット間信号バス側へ切り替わる手
段として構成され、前段の各スレーブユニットの切替手
段が次々に切り替えられることによって、任意のスレー
ブユニットをマスターユニットに結合することを特徴と
する通信端末装置。 - 【請求項2】マスターユニットに複数のスレーブユニッ
トをシリアル結合して構成される通信端末装置におい
て、各スレーブユニットが、前段ユニットとのユニット
間信号バスに接続された記憶手段と、後段ユニットとの
ユニット間信号バスをスレーブユニット内部の信号バス
又は前段ユニットとのユニット間信号バスのいずれかに
切り替え結合する切替手段とを備えて構成され、 スレーブユニットからの割り込み信号は、前段ユニット
の記憶手段を介して、データ転送先である他のスレーブ
ユニットへ伝達され、上記切替手段は、後段ユニットか
らの割り込み信号により、前段ユニットとのユニット間
信号バス側へ切り替わる手段として構成され、前段の各
スレーブユニットの切替手段が次々に切り替えられるこ
とによって、任意のスレーブユニットを他のスレーブユ
ニットに結合することを特徴とする通信端末装置。 - 【請求項3】マスターユニットに複数のスレーブユニッ
トをシリアル結合して構成される通信端末装置におい
て、各スレーブユニットが、前段ユニットとのユニット
間信号バスに接続された記憶手段と、後段ユニットとの
ユニット間信号バスをスレーブユニット内部の信号バス
又は前段ユニットとのユニット間信号バスのいずれかに
切り替え結合する切替手段とを備えて構成され、 スレーブユニットからの割り込み信号は、後段ユニット
の記憶手段を介して、データ転送先である他のスレーブ
ユニットへ伝達され、上記切替手段は、前段ユニットか
らの割り込み信号により、後段ユニットとのユニット間
信号バス側へ切り替わる手段として構成され、後段の各
スレーブユニットの切替手段が次々に切り替えられるこ
とによって、任意のスレーブユニットを他のスレーブユ
ニットに結合することを特徴とする通信端末装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14193696A JP3511804B2 (ja) | 1996-06-04 | 1996-06-04 | 通信端末装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14193696A JP3511804B2 (ja) | 1996-06-04 | 1996-06-04 | 通信端末装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09326813A JPH09326813A (ja) | 1997-12-16 |
JP3511804B2 true JP3511804B2 (ja) | 2004-03-29 |
Family
ID=15303596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14193696A Expired - Fee Related JP3511804B2 (ja) | 1996-06-04 | 1996-06-04 | 通信端末装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3511804B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100975992B1 (ko) * | 2003-09-05 | 2010-08-17 | 매그나칩 반도체 유한회사 | 네트워크 인터페이스 장치 |
JP5098143B2 (ja) * | 2005-09-30 | 2012-12-12 | ソニー株式会社 | 映像表示機器 |
JP6488796B2 (ja) * | 2015-03-19 | 2019-03-27 | 株式会社リコー | 情報処理システム及び情報処理装置 |
-
1996
- 1996-06-04 JP JP14193696A patent/JP3511804B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09326813A (ja) | 1997-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090164724A1 (en) | System and control method for hot swapping of memory modules configured in a ring bus | |
JP3511804B2 (ja) | 通信端末装置 | |
JP2589821B2 (ja) | 情報処理システムの中央処理ユニット | |
US5841995A (en) | Data bus controller having a level setting circuit | |
US7716392B2 (en) | Computer system having an I/O module directly connected to a main storage for DMA transfer | |
JP2904266B2 (ja) | バス縮退に対処できるメモリ接続制御装置 | |
JP3086245B2 (ja) | 他系アクセス指定装置 | |
JPH0223060B2 (ja) | ||
JPH0561812A (ja) | 情報処理システム | |
JP3440794B2 (ja) | 通信端末装置 | |
JPH05120207A (ja) | デ−タ転送方式 | |
KR100396270B1 (ko) | 분산제어시스템내 메인제어보드의 하드웨어 이중화구현장치 | |
JPH047730A (ja) | 磁気ディスク制御システム | |
JP3473746B2 (ja) | データ送受信回路 | |
JP4110838B2 (ja) | メモリバックアップ回路 | |
JP2820054B2 (ja) | バスインタフェース装置 | |
JPH0552979B2 (ja) | ||
JPH0535693A (ja) | データ転送装置 | |
JPH054041Y2 (ja) | ||
CA1211851A (en) | High speed data bus structure and system | |
JP2808881B2 (ja) | 電子ディスク制御装置 | |
JPH04263333A (ja) | メモリ二重化方式 | |
JPH0139134B2 (ja) | ||
JPH07244633A (ja) | インタフェース装置 | |
JPS5969836A (ja) | 直列入出力インタ−フエ−ス用大規模集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031229 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |