JP2808881B2 - 電子ディスク制御装置 - Google Patents
電子ディスク制御装置Info
- Publication number
- JP2808881B2 JP2808881B2 JP2276917A JP27691790A JP2808881B2 JP 2808881 B2 JP2808881 B2 JP 2808881B2 JP 2276917 A JP2276917 A JP 2276917A JP 27691790 A JP27691790 A JP 27691790A JP 2808881 B2 JP2808881 B2 JP 2808881B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- data receiving
- receiving circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子ディスク制御装置に関し、特に二重書の
データのチェックに関する。
データのチェックに関する。
従来、この種の電子ディスク制御装置は、第３図に示
すように１つのポートに二重書のデバイスがディジィチ
ェイン接続されており、一方のデバイスからしかデータ
を読むことができないので、一方のデバイスからデータ
を読み込んだ後で他方のデバイスに対し再びデータ読み
比較するという処理を行っていた、 〔発明が解決しようとする課題〕 上述した従来の電子ディスク制御装置は、データの比
較を行う場合２度コマンドを発行して同じデータ長を２
度転送することになるのでデータ転送時間が２倍必要と
なることやデータ長文だけのデータを格納する為の大容
量のメモリ又はバッファが必要であり、足りなければデ
ータを細切れで送る為、電子ディスク装置の負荷が増大
し、著しく性能が低下してしまうという欠点がある。
すように１つのポートに二重書のデバイスがディジィチ
ェイン接続されており、一方のデバイスからしかデータ
を読むことができないので、一方のデバイスからデータ
を読み込んだ後で他方のデバイスに対し再びデータ読み
比較するという処理を行っていた、 〔発明が解決しようとする課題〕 上述した従来の電子ディスク制御装置は、データの比
較を行う場合２度コマンドを発行して同じデータ長を２
度転送することになるのでデータ転送時間が２倍必要と
なることやデータ長文だけのデータを格納する為の大容
量のメモリ又はバッファが必要であり、足りなければデ
ータを細切れで送る為、電子ディスク装置の負荷が増大
し、著しく性能が低下してしまうという欠点がある。
本発明の電子ディスク制御装置は第１及び第２のポー
トのデバイスインタフェースを１組以上有し、第１及び
第２のポートそれぞれに対する第１のドライバレシーバ
回路及び第２のドライバレシーバ回路と、第１及び第２
のドライバレシーバ回路を通してデバイスから受信した
データのバッファリング制御を行うそれぞれ第１のデー
タ受信回路及び第２のデータ受信回路と、第１のデータ
受信回路及び第２のデータ受信回路の出力データを入力
してどちらか一方のデータを出力し、かつ第１のデータ
受信回路と第２のデータ受信回路の出力データを比較
し、不一致の場合コンペアエラー信号を出力し、さらに
第１及び第２のドライバレシーバ回路各々に対しデバイ
スとの通信を可能とするそれぞれ第１のポートイネーブ
ル信号及び第２のポートイネーブル信号及び，第１及第
２のデータ受信回路各々に対しデータをアンロードする
ためのそれぞれ第１のアンロード信号及び第２のアンロ
ード信号を出力する比較選択回路とを有している。
トのデバイスインタフェースを１組以上有し、第１及び
第２のポートそれぞれに対する第１のドライバレシーバ
回路及び第２のドライバレシーバ回路と、第１及び第２
のドライバレシーバ回路を通してデバイスから受信した
データのバッファリング制御を行うそれぞれ第１のデー
タ受信回路及び第２のデータ受信回路と、第１のデータ
受信回路及び第２のデータ受信回路の出力データを入力
してどちらか一方のデータを出力し、かつ第１のデータ
受信回路と第２のデータ受信回路の出力データを比較
し、不一致の場合コンペアエラー信号を出力し、さらに
第１及び第２のドライバレシーバ回路各々に対しデバイ
スとの通信を可能とするそれぞれ第１のポートイネーブ
ル信号及び第２のポートイネーブル信号及び，第１及第
２のデータ受信回路各々に対しデータをアンロードする
ためのそれぞれ第１のアンロード信号及び第２のアンロ
ード信号を出力する比較選択回路とを有している。
次に本発明について図面を参照して説明する。第１図
は本発明の一実施例を示すブロック図である。第２図に
おいて、本発明の一実施例は２ポートのインターフェー
スが１組を有する電子デイスク制御装置で、第１のドラ
イバレシーバ回路11は第１のポートのデバイスインター
フェースのドライバレシーバ回路でレシーバ回路の出力
は第１のデータ受信回路12に入力される。
は本発明の一実施例を示すブロック図である。第２図に
おいて、本発明の一実施例は２ポートのインターフェー
スが１組を有する電子デイスク制御装置で、第１のドラ
イバレシーバ回路11は第１のポートのデバイスインター
フェースのドライバレシーバ回路でレシーバ回路の出力
は第１のデータ受信回路12に入力される。
又、第１のデータ受信回路12の出力は比較選択回路32
に入力され後述するデータ受信回路22の出力とのどちら
か一方が比較選択回路32により選択され、セレクトデー
タ131として出力される。
に入力され後述するデータ受信回路22の出力とのどちら
か一方が比較選択回路32により選択され、セレクトデー
タ131として出力される。
第２のドライバレシーバ回路21は第２のポートのデバ
イスインタフェースのドライバレシーバ回路でレシーバ
回路の出力は第２のデータ受信回路22に入力される第１
のデータ受信回路12及び第２のデータ受信回路22はイン
ターフェースの制御，バッファ制御を行う部分であり、
それぞれの出力は共に比較選択回路32に入力される。
イスインタフェースのドライバレシーバ回路でレシーバ
回路の出力は第２のデータ受信回路22に入力される第１
のデータ受信回路12及び第２のデータ受信回路22はイン
ターフェースの制御，バッファ制御を行う部分であり、
それぞれの出力は共に比較選択回路32に入力される。
比較選択回路32は第１及び第２のデータ受信回路から
出力されるデータ各々にデータ存在ビット（データライ
ンに含んでいる）が付していると第１のデータ受信回路
12と第２のデータ受信回路22を比較し、一致していれば
そのデータをセレクトデータとして出力すると共に第１
のデータ受信回路12,第２のデータ受信回路22に対しそ
れぞれ第１のアンドロード信号，第２のアンロード信号
をアクティブンにし、次のデータを要求する。又、第１
のドライバレシーバ回路11,第２のドライバ回路21に対
しそれぞれ第１のポートイネーブル信号113,第２のポー
トイネーブル信号123を出力して各々のポートの通信制
御を行っている。
出力されるデータ各々にデータ存在ビット（データライ
ンに含んでいる）が付していると第１のデータ受信回路
12と第２のデータ受信回路22を比較し、一致していれば
そのデータをセレクトデータとして出力すると共に第１
のデータ受信回路12,第２のデータ受信回路22に対しそ
れぞれ第１のアンドロード信号，第２のアンロード信号
をアクティブンにし、次のデータを要求する。又、第１
のドライバレシーバ回路11,第２のドライバ回路21に対
しそれぞれ第１のポートイネーブル信号113,第２のポー
トイネーブル信号123を出力して各々のポートの通信制
御を行っている。
第２図は本発明の一実施例を電子ディスク制御装置を
用いて二重書を構成したサブシステムで、電子ディスク
装置（DEV1A）91と電子ディスク装置（DEV1B）92、電子
ディスク装置を（DEV2A）93と電子ディスク装置（DEV2
B）94が二重書構成のデバイスで、電子ディスク装置（D
EV3A）95と電子ディスク装置（DEV4B）96は一重量のデ
バイスである。
用いて二重書を構成したサブシステムで、電子ディスク
装置（DEV1A）91と電子ディスク装置（DEV1B）92、電子
ディスク装置を（DEV2A）93と電子ディスク装置（DEV2
B）94が二重書構成のデバイスで、電子ディスク装置（D
EV3A）95と電子ディスク装置（DEV4B）96は一重量のデ
バイスである。
次に本実施例の動作について説明する。
特殊な場合、例えばインターフェース障害で片方のポ
ートからエラーが頻繁に報告され、片方のポートを切離
す場合を除き比較選択回路32は第１のポートイネーブル
信号113及び第２のポートイネーブル信号123の両方をポ
ートが通信可能なように出力してる。又、２ポートの組
が複数組存在する場合では通信を行う１組のみ通信可能
とするように制御を行う。
ートからエラーが頻繁に報告され、片方のポートを切離
す場合を除き比較選択回路32は第１のポートイネーブル
信号113及び第２のポートイネーブル信号123の両方をポ
ートが通信可能なように出力してる。又、２ポートの組
が複数組存在する場合では通信を行う１組のみ通信可能
とするように制御を行う。
デバイスに対しコマンドを発行する場合コマンドライ
トデータ101にコマンドをのせ、コマンド有効ビット
（コマンドライトデータ101に含む）をアクティブにす
る。これに対し各々のポートのデバイスはこのコマンド
が自分に対するものかどうかをコマンドの一部分から判
断し、自分に対するものであれば応答する。
トデータ101にコマンドをのせ、コマンド有効ビット
（コマンドライトデータ101に含む）をアクティブにす
る。これに対し各々のポートのデバイスはこのコマンド
が自分に対するものかどうかをコマンドの一部分から判
断し、自分に対するものであれば応答する。
ここでそのコマンドがステータス情報を要求するもの
であればそのデータはドライバレシーバ回路を通り、そ
れぞれのポートのデータの受信回路に入力される。この
場合、比較選択回路32は比較は行わない。
であればそのデータはドライバレシーバ回路を通り、そ
れぞれのポートのデータの受信回路に入力される。この
場合、比較選択回路32は比較は行わない。
プロセッサ（図示せず）は各々のデータ受信回路に入
力されたステータス情報を読み出して、デバイスのステ
ータスを認識する。
力されたステータス情報を読み出して、デバイスのステ
ータスを認識する。
又、コマンドがデータのリードであればそのデータは
ドライバレシーバ回路を通り、それぞれのポートのデー
タ受信回路に入力され、比較選択回路32によりデータの
コンペアが行われ、一致してればセレクトデータとして
出力し、データ受信回路に対しアンロード信号を出し以
上の動作が繰返され次々データが送られる。比較選択回
路32が不一致を検出した場合、データ転送を中止しても
継続してもかまわないかコンペアエラー信号132を出力
し、データが信用できないことを報告する。
ドライバレシーバ回路を通り、それぞれのポートのデー
タ受信回路に入力され、比較選択回路32によりデータの
コンペアが行われ、一致してればセレクトデータとして
出力し、データ受信回路に対しアンロード信号を出し以
上の動作が繰返され次々データが送られる。比較選択回
路32が不一致を検出した場合、データ転送を中止しても
継続してもかまわないかコンペアエラー信号132を出力
し、データが信用できないことを報告する。
又、ここで一重書のデバイス又は二重書でも片肺動作
中の場合ではプロセッサの指示により比較を行わないで
有効なポートからのデータを転送することとすると何ら
問題はない。
中の場合ではプロセッサの指示により比較を行わないで
有効なポートからのデータを転送することとすると何ら
問題はない。
この実施例ではプロセッサの指示で比較を行わないよ
うにしたが例えばインタフェースラインに一重書又は片
肺動作中の信号を設け、プロセッサの指示によらなくて
もその信号がアクティブのポートが選択されて、セレク
トデータ131に出力されることとし、比較を行わないよ
うにしても何ら問題はない。
うにしたが例えばインタフェースラインに一重書又は片
肺動作中の信号を設け、プロセッサの指示によらなくて
もその信号がアクティブのポートが選択されて、セレク
トデータ131に出力されることとし、比較を行わないよ
うにしても何ら問題はない。
以上説明したように本発明は、２つのデータ受信回路
を有し、２ポート同時に制御することと、そのデータの
同期を合わせ比較することにより１回のコマンド発行で
データのリードと、二重書の各々のデータの信頼性を性
能を落さずに保証できる効果がある。
を有し、２ポート同時に制御することと、そのデータの
同期を合わせ比較することにより１回のコマンド発行で
データのリードと、二重書の各々のデータの信頼性を性
能を落さずに保証できる効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
本発明の一実施例の電子ディスク制御装置を用いて構成
したサブシステムを示す図、第３図は従来の電子ディス
ク制御装置を用いて構成したサブシステムを示す図であ
る。 １……電子ディスク制御装置、11……第１のドライバレ
シーバ回路、12……第１のデータ受信回路、21……第２
のドライバレシーバ回路、22……第２のデータ受信回
路、32……比較選択回路、91〜96……電子ディスク装
置、101……コマンドライトデータ、113……第１のポー
トイネーブル信号、114……第１のアンロード信号、123
……第２のポートイネーブル信号、124……第２のアン
ロード信号、131……セレクトデータ、132……コンペア
エラー信号。
本発明の一実施例の電子ディスク制御装置を用いて構成
したサブシステムを示す図、第３図は従来の電子ディス
ク制御装置を用いて構成したサブシステムを示す図であ
る。 １……電子ディスク制御装置、11……第１のドライバレ
シーバ回路、12……第１のデータ受信回路、21……第２
のドライバレシーバ回路、22……第２のデータ受信回
路、32……比較選択回路、91〜96……電子ディスク装
置、101……コマンドライトデータ、113……第１のポー
トイネーブル信号、114……第１のアンロード信号、123
……第２のポートイネーブル信号、124……第２のアン
ロード信号、131……セレクトデータ、132……コンペア
エラー信号。
Claims (1)
- 【請求項１】第１及び第２の２ポートのデバイスインタ
フェースを１組以上有し、前記第１及び第２のポートそ
れぞれに対する第１のドライバレシーバ回路及び第２の
ドライバレシーバ回路と、前記第１及び第２のドライバ
レシーバ回路を通してデバイスから受信したデータのバ
ッファリング制御を行うそれぞれ第１のデータ受信回路
及び第２のデータ受信回路と、前記第１のデータ受信回
路と前記第２のデータ受信回路の出力データを入力して
どちらか一方のデータを出力し、かつ、前記第１のデー
タ受信回路の出力データと前記第２のデータ受信回路の
出力データを比較し、不一致の場合コンペアエラー信号
を出力し、さらに前記第１及び第２のドライバレシーバ
回路各々に対しデバイスとの通信を可能とするそれぞれ
第１のポートイネーブル信号及び第２のポートイネーブ
ル信号，及び前記第１及び第２のデータ受信回路各々に
対し、データをアンロードするためのそれぞれ第１のア
ンロード信号及び第２のアンロード信号を出力する比較
選択回路とを有することを特徴とする電子ディスク制御
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2276917A JP2808881B2 (ja) | 1990-10-16 | 1990-10-16 | 電子ディスク制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2276917A JP2808881B2 (ja) | 1990-10-16 | 1990-10-16 | 電子ディスク制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04151724A JPH04151724A (ja) | 1992-05-25 |
| JP2808881B2 true JP2808881B2 (ja) | 1998-10-08 |
Family
ID=17576195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2276917A Expired - Fee Related JP2808881B2 (ja) | 1990-10-16 | 1990-10-16 | 電子ディスク制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2808881B2 (ja) |
-
1990
- 1990-10-16 JP JP2276917A patent/JP2808881B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04151724A (ja) | 1992-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5721840A (en) | Information processing apparatus incorporating automatic SCSI ID generation | |
| JP2561398B2 (ja) | 二重化ディスク制御装置 | |
| US20030191890A1 (en) | Disk subsystem and a method for controlling the disk subsystem | |
| JP2808881B2 (ja) | 電子ディスク制御装置 | |
| US5185748A (en) | Dual data check apparatus | |
| US20090300236A1 (en) | Memory device communicating with a host at different speeds and managing access to shared memory | |
| JPH0122653B2 (ja) | ||
| JP4025032B2 (ja) | ディスク制御装置、および、そのデータアクセス方法 | |
| JP2892429B2 (ja) | 入出力制御装置 | |
| JP2904266B2 (ja) | バス縮退に対処できるメモリ接続制御装置 | |
| JPH11175261A (ja) | ディスクの制御方法 | |
| JPH07253856A (ja) | ディスクレス二重化制御装置 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JP2508982B2 (ja) | 装置内制御方式 | |
| JP3743975B2 (ja) | 記憶装置システム | |
| JPS60258638A (ja) | 磁気デイスク装置の制御方式 | |
| JP2002251371A (ja) | 電子機器における通信装置および通信方法 | |
| JPS63205757A (ja) | 情報伝送システム | |
| JPH0160864B2 (ja) | ||
| JPH0744488A (ja) | データ転送システム | |
| JP2002342302A (ja) | Ｌｓｉ初期設定回路 | |
| JP2000057063A (ja) | Ｐｃカード型記憶装置 | |
| JPS63217444A (ja) | 多重ポ−トメモリ | |
| JPH0619633A (ja) | 二重化システムにおける信号処理方式 | |
| JPH04151723A (ja) | 電子ディスク制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |