JP2508982B2 - 装置内制御方式 - Google Patents

装置内制御方式

Info

Publication number
JP2508982B2
JP2508982B2 JP22770393A JP22770393A JP2508982B2 JP 2508982 B2 JP2508982 B2 JP 2508982B2 JP 22770393 A JP22770393 A JP 22770393A JP 22770393 A JP22770393 A JP 22770393A JP 2508982 B2 JP2508982 B2 JP 2508982B2
Authority
JP
Japan
Prior art keywords
package
bus
data
setting
controlled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP22770393A
Other languages
English (en)
Other versions
JPH0787103A (ja
Inventor
義弘 中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP22770393A priority Critical patent/JP2508982B2/ja
Publication of JPH0787103A publication Critical patent/JPH0787103A/ja
Application granted granted Critical
Publication of JP2508982B2 publication Critical patent/JP2508982B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、装置内制御バスを介し
て装置制御パッケージから被制御パッケージ内の設定対
象レジスタにデータを設定する制御系における装置内バ
ス被制御回路ブロックの構成と制御方式に関する。
【0002】
【従来の技術】図2に従来の装置内制御方式の構成を示
す。従来、被制御パッケージ2´における装置内バス被
制御回路としての装置内バス終端回路7´は、装置内制
御バスからの受信信号を受けて受信メモリ22に書込
み、同時に受信信号のエラーをチェックする機能を備え
ている。このエラーチェック機能により、正常にデータ
を受信したことを確認できたとき、タイミング発生回路
10は、一旦記憶された受信メモリ22から設定対象レ
ジスタのアドレスを読み出してパッケージ内アドレスバ
ス28に出力する。次に、設定対象レジスタへの設定値
を読み出してパッケージ内データバス11に出力し、設
定対象回路ブロック12内の設定対象レジスタ13に設
定データを書込む。
【0003】従来の装置内バス終端回路7´では、設定
時は設定コマンド3の受信の正常性についてのみ装置制
御パッケージ1´に応答する。ここで、実際に設定対象
レジスタ13に正常なデータが設定されたことを確認す
るには、通常、装置制御パッケージ1´側で設定時のデ
ータを一旦、メモリ42に記憶しておき、装置内設定制
御処理部5によるレジスタ読出しとメモリ42内のデー
タをデータ比較処理部44で比較を行って正常性を確認
し、コマンド応答4を返送する必要がある。
【0004】
【発明が解決しようとする課題】このような従来方式で
は、装置内設定制御を行う毎に、書込みデータ転送と読
出し要求データ転送の2回の装置内通信を行う必要があ
り、装置内バスの使用頻度が上がる。また、装置制御パ
ッケージ1´内の装置内設定制御処理部5は書込み、読
出しの制御を行うだけでなく、各被制御パッケージへの
設定データの保持と読出し後の比較判定を行う必要があ
るため、処理が繁雑となる。
【0005】それ故、本発明の課題は、装置内の各被制
御パッケージにおけるレジスタにデータを設定するに際
し、レジスタの書込みデータの正常性確認を各被制御パ
ッケージ内の装置内バス終端回路で行うようにして、装
置内バス及び制御ソフトウェアの負荷軽減を図ることに
ある。
【0006】
【課題を解決するための手段】本発明は、装置内に複数
の被制御パッケージを実装し、各被制御パッケージ内の
設定対象レジスタに装置内パッケージ間バスを介してデ
ータを設定する装置内制御方式において、前記各被制御
パッケージは装置内バス終端回路と前記設定対象レジス
タを含む設定対象回路ブロックとを有し、前記装置内バ
ス終端回路は、受信したデータを保持するデータ保持手
段と、パッケージ内バス制御手段と、前記設定対象レジ
スタへの書込み手段および読出し手段と、前記データ保
持手段に保持されたデータと前記設定対象レジスタへ書
込まれた設定値とを比較する比較手段と、前記設定対象
レジスタからの読出しデータと前記比較手段による比較
結果とを含む応答コードを作成する応答コード作成手段
と、前記データ保持手段、前記パッケージ内バス制御手
段、前記比較手段及び前記応答コード作成手段の制御を
行うタイミング発生手段を備えることを特徴とする。
【0007】
【実施例】本発明による装置内制御方式の実施例を図1
に示す。装置制御パッケージ1には装置内バス制御回路
6と装置内設定制御処理部5があり、設定コマンド3を
受けて装置内バスを介した通信を行い、複数の各被制御
パッケージ2に装置内設定信号8を送信すると共に、各
被制御パッケージ2から装置内応答信号9を受けて設定
要求元にコマンド応答4を返す機能のみを備える。
【0008】一方、各被制御パッケージ2は、装置内バ
ス被制御回路としての装置内バス終端回路7と設定対象
回路ブロック12とに分割した回路ブロックを備える。
装置内バス終端回路7は、装置内データの受信タイミン
グ抽出のための受信回路21および応答信号パターン発
生のための送信回路31と、受信データを一時的に記憶
する受信メモリ(データ保持手段)22と、装置制御パ
ッケージ1への応答データを組立てる送信メモリ32
と、パッケージ内バスを制御し、設定対象レジスタ13
への書込み後、読出し制御を行って受信メモリ22に保
持された設定データと読出し結果とを比較する比較回路
14と、これらパッケージ内バスおよび装置内バス終端
回路7内の各機能ブロックの動作を制御するタイミング
発生回路10とによって構成する。
【0009】受信回路21は、従来と同様、装置内制御
バスからの受信信号を受けて受信メモリ22に書込むと
同時に受信信号のエラーをチェックする機能を有する。
ここで正常データと判断された場合、タイミング発生回
路10はバスバッファ26を開いてパッケージ内データ
バス11を設定対象回路ブロック12に接続し、受信メ
モリ22のリード信号25とのパッケージ内ライト信号
27とを出力してパッケージ内アドレスバス28の指定
する設定対象レジスタ13への書込み動作を行う。ここ
で書込みアドレスは受信データの中で指定されており、
受信メモリ22内の1データである。
【0010】この後、設定対象レジスタ13を指定する
アドレスは保持したまま、タイミング発生回路10から
パッケージ内リード信号37を出力して設定対象レジス
タ13の設定値を読み出し、これを入力バッファ36を
介して取込む。比較回路14は、入力バッファ36から
の入力値と受信メモリ22からの出力値を比較し、比較
結果信号15を出力する。この比較結果は送信回路31
により送信メモリ32からの応答データに付与されて装
置内応答信号9として装置制御パッケージ1に通知され
る。装置制御パッケージ1内の装置内設定制御処理部5
はこの装置内応答信号9により、設定の正常性を通信異
常と同じレベルで処理し、被制御パッケージ2の故障の
有無を判断してコマンド応答4を返す。
【0011】なお、タイミング発生回路10は、受信メ
モリ22に対して受信メモリアドレスバス23でアドレ
スを指定すると共に、ライト信号24で受信データを記
憶させ、送信メモリ32に対しては送信メモリアドレス
バス33でアドレスを指定すると共に、リード信号3
4、ライト信号35で読出し、書込みを行わせる。ま
た、送信メモリ32は、送信回路31と共に応答コード
作成手段として作用する。
【0012】図3に本発明の装置内バスでの設定コマン
ド3のデータフォーマットの例を示す。設定コマンド3
は、先頭に被制御パッケージ2を指定する被制御パッケ
ージIDを有し、この後に、設定対象レジスタのための
第1〜第nの設定データが続き、最後にエラーチェック
コードが付加される。各設定データは、設定レジスタア
ドレスと設定値とから成る。
【0013】また、図4に装置内バスと、タイミング発
生回路10が制御を行うパッケージ内制御バス、データ
バスのタイミングチャートの概要を示す。この図が示す
ように、1つの設定コマンドで複数の設定対象レジスタ
への書込みを制御する場合、各被制御パッケージの装置
内バス終端回路は全ての設定対象レジスタへの書込みが
正常終了したとき、正常の応答を返す。
【0014】通常、上記の装置内バス終端回路7は、1
つのLSIで実現し、被制御パッケージ内の他の設定対
象回路ブロック12と分離した形で実現し、パッケージ
内データバス11、パッケージ内アドレスバス28、パ
ッケージ内ライト信号27およびパッケージ内リード信
号37の何れかに断線やショート等が発生した場合でも
パッケージ故障として検出できるようにする。
【0015】
【発明の効果】以上の発明を用いることにより、装置制
御パッケージ内の装置内設定制御処理部は、設定コマン
ドの応答信号をチェックするだけで、設定対象レジスタ
設定の正常性を確認することが可能となる。特に、複数
の設定対象レジスタに対する設定コマンドの場合、1設
定コマンドに対する応答でまとめて確認できるため、こ
の装置内設定制御処理部の負荷は大幅に軽減されるとい
う効果がある。また、装置内バス終端回路と設定対象回
路ブロックとを分離して実現することによりパッケージ
内バスを含めた監視を行うことができ、より厳密な装置
内監視が可能となる。
【図面の簡単な説明】
【図1】本発明による装置内制御方式の構成例を示すブ
ロック図である。
【図2】従来の装置内制御方式の構成例を示すブロック
図である。
【図3】本発明による装置制御パッケージから被制御パ
ッケージに渡す設定コマンドのフォーマットの一例を示
す。
【図4】本発明による装置内制御方式の構成における各
部の動作のタイミングチャートを示す。
【符号の説明】
2 被制御パッケージ 8 装置内設定信号 9 装置内応答信号 11 パッケージ内データバス 15 比較結果信号 23 受信メモリアドレスバス 24 受信メモリのライト信号 25 受信メモリのリード信号 26 バスバッファ 27 パッケージ内ライト信号 28 パッケージ内アドレスバス 33 送信メモリアドレスバス 34 送信メモリのリード信号 35 送信メモリのライト信号 36 入力バッファ 37 パッケージ内リード信号

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 装置内に複数の被制御パッケージを実装
    し、各被制御パッケージ内の設定対象レジスタに装置内
    パッケージ間バスを介してデータを設定する装置内制御
    方式において、前記各被制御パッケージは装置内バス終
    端回路と前記設定対象レジスタを含む設定対象回路ブロ
    ックとを有し、前記装置内バス終端回路は、受信したデ
    ータを保持するデータ保持手段と、パッケージ内バス制
    御手段と、前記設定対象レジスタへの書込み手段および
    読出し手段と、前記データ保持手段に保持されたデータ
    と前記設定対象レジスタへ書込まれた設定値とを比較す
    る比較手段と、前記設定対象レジスタからの読出しデー
    タと前記比較手段による比較結果とを含む応答コードを
    作成する応答コード作成手段と、前記データ保持手段、
    前記パッケージ内バス制御手段、前記比較手段及び前記
    応答コード作成手段の制御を行うタイミング発生手段を
    備えることを特徴とする装置内制御方式。
  2. 【請求項2】 請求項1記載の装置内制御方式におい
    て、前記装置内バス終端回路と前記設定対象回路ブロッ
    クとを分離した構成としたことを特徴とする装置内制御
    方式。
JP22770393A 1993-09-14 1993-09-14 装置内制御方式 Expired - Lifetime JP2508982B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22770393A JP2508982B2 (ja) 1993-09-14 1993-09-14 装置内制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22770393A JP2508982B2 (ja) 1993-09-14 1993-09-14 装置内制御方式

Publications (2)

Publication Number Publication Date
JPH0787103A JPH0787103A (ja) 1995-03-31
JP2508982B2 true JP2508982B2 (ja) 1996-06-19

Family

ID=16865030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22770393A Expired - Lifetime JP2508982B2 (ja) 1993-09-14 1993-09-14 装置内制御方式

Country Status (1)

Country Link
JP (1) JP2508982B2 (ja)

Also Published As

Publication number Publication date
JPH0787103A (ja) 1995-03-31

Similar Documents

Publication Publication Date Title
US5778195A (en) PC card
EP0525736B1 (en) Data storing system for a communication control circuit
JP2508982B2 (ja) 装置内制御方式
US4855900A (en) System for transferring data to a mainframe computer
US5398240A (en) Multiplex transmission apparatus and multiplex transmission method
KR19990026343A (ko) 직병렬 데이터 전송을 위한 적응가능한 인터페이스 회로
US6629262B1 (en) Multiplexed storage controlling device
JPH0140432B2 (ja)
JPH0535487A (ja) Osロード方式
JP3521601B2 (ja) データ伝送装置及びidシステム
KR100454652B1 (ko) 하이파이버스시스템의주기억장치
KR100295683B1 (ko) 인터아이씨의 제너럴콜 어크날리지장치및 방법
JP3277016B2 (ja) データ送受信装置
JP3625232B2 (ja) 通話路装置アクセス方式
JPH05290589A (ja) 半導体集積回路
JP3294305B2 (ja) 遠隔監視制御システムのデータ処理方式
JP2000132498A (ja) Dma転送制御装置
JP2808881B2 (ja) 電子ディスク制御装置
JPS5916067A (ja) デ−タチエツク方式
JPS62164548A (ja) ドツトメモリのアクセス制御方式
JPS6294042A (ja) 通信制御装置
JPH0342740B2 (ja)
JPS63226755A (ja) デ−タ転送回路
JPH022741A (ja) データ転送方式
JPH0421149A (ja) Dmaデータ伝送装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960227