JPS62164548A - ドツトメモリのアクセス制御方式 - Google Patents
ドツトメモリのアクセス制御方式Info
- Publication number
- JPS62164548A JPS62164548A JP61004964A JP496486A JPS62164548A JP S62164548 A JPS62164548 A JP S62164548A JP 61004964 A JP61004964 A JP 61004964A JP 496486 A JP496486 A JP 496486A JP S62164548 A JPS62164548 A JP S62164548A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- dot
- reading
- flag bit
- request control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Storing Facsimile Image Data (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ドツトデータを蓄積するドツトメモリ等を有
するプリンタ制御装置に係り、特にそのドツトメモリの
アクセス制御方式に関する。
するプリンタ制御装置に係り、特にそのドツトメモリの
アクセス制御方式に関する。
一般にドツトプリンタ用の制御装置は、例えば１ペ一ジ
分のドツトデータを蓄積するフルドツトメモリを有し、
印字用紙に対応してドツト展開された印字データ（ドツ
トデータ）を一度フルドットメモリに蓄積した後、その
ドツトデータを読出してプリンタへ送出する方式を採っ
ている。この場合、従来はドツトメモリからのドツトデ
ータの読出し動作時、該ドツトメモリ上のドツト展開し
た行もドツト展開しない行も順次アクセスしていた。こ
のため、ドツトメモリへの書込み動作と読出し動作の競
合が増加し、高速印字の大きな障害となっていた。なお
、この種のドツトメモリのアクセス制御に関連する従来
技術としては例えば特開昭５９−３６２５号公報が挙げ
られる。
分のドツトデータを蓄積するフルドツトメモリを有し、
印字用紙に対応してドツト展開された印字データ（ドツ
トデータ）を一度フルドットメモリに蓄積した後、その
ドツトデータを読出してプリンタへ送出する方式を採っ
ている。この場合、従来はドツトメモリからのドツトデ
ータの読出し動作時、該ドツトメモリ上のドツト展開し
た行もドツト展開しない行も順次アクセスしていた。こ
のため、ドツトメモリへの書込み動作と読出し動作の競
合が増加し、高速印字の大きな障害となっていた。なお
、この種のドツトメモリのアクセス制御に関連する従来
技術としては例えば特開昭５９−３６２５号公報が挙げ
られる。
本発明の目的は、ドツトデータを蓄積するドツトメモリ
を有するプリンタ制御装置において、ドツトメモリ上の
ドツト展開しない行の読出しを抑止して、ドツトメモリ
に対する書込み動作と読出し動作の競合を低減し、高速
印字を実現することにある。
を有するプリンタ制御装置において、ドツトメモリ上の
ドツト展開しない行の読出しを抑止して、ドツトメモリ
に対する書込み動作と読出し動作の競合を低減し、高速
印字を実現することにある。
本発明は、ドツトメモリの行あるいはラスタ単位にメモ
リリクエスト制御フラグビットを設け、ドツト展開しな
い行あるいはラスタのフラグビットに例えばＩＩ １７
１を立てる。そして、ドツトメモリからのドツトデータ
の読出し時、行あるいはラスタのドツトデータ読出しに
先立って該当行あるいはラスタのフラグビットを読出し
、それが１′１”の場合、該行あるいはラスタのドツト
データの読出しを抑止する。なお、ドツト展開する行か
ドツト展開しない行かは、ドツト展開処理のときホスト
からのコマンドにより判別することができる。
リリクエスト制御フラグビットを設け、ドツト展開しな
い行あるいはラスタのフラグビットに例えばＩＩ １７
１を立てる。そして、ドツトメモリからのドツトデータ
の読出し時、行あるいはラスタのドツトデータ読出しに
先立って該当行あるいはラスタのフラグビットを読出し
、それが１′１”の場合、該行あるいはラスタのドツト
データの読出しを抑止する。なお、ドツト展開する行か
ドツト展開しない行かは、ドツト展開処理のときホスト
からのコマンドにより判別することができる。
以下、本発明の一実施例を第１図乃至第３図により説明
する。
する。
第２図はフルドツトメモリの構成を示したものである。
第２図において、１００はフルドツトメモリ、１０１は
印字データ領域、１０２は印字データ領域外を示し、該
印字データ領域外１０２にメモリリクエスト制御フラグ
ビット１０５を設ける。１０３は１行を示し、１０４は
該１行内の１つのラスタを示す。即ち、１行は複数のラ
スタからなり、本実施例では、各ラスタ単位にメモリリ
クエスト制御フラグビット１０５を設ける。このメモリ
リクエスト制御フラグビット１０５に、初期値としてｒ
ｔ Ｏ”を設定しておく。
印字データ領域、１０２は印字データ領域外を示し、該
印字データ領域外１０２にメモリリクエスト制御フラグ
ビット１０５を設ける。１０３は１行を示し、１０４は
該１行内の１つのラスタを示す。即ち、１行は複数のラ
スタからなり、本実施例では、各ラスタ単位にメモリリ
クエスト制御フラグビット１０５を設ける。このメモリ
リクエスト制御フラグビット１０５に、初期値としてｒ
ｔ Ｏ”を設定しておく。
プリンタ制御装置は、ホストから受信したコマンド、文
字コード等を格納するためのバッファメモリを具備して
いる。このバッファメモリからコマンド、文字コードを
順次読出して、文字コードに対応するドツトデータを生
成し、該ドツトデータを文字データ展開処理コマンド等
にしたがってフルドツトメモリ１００の印字データ領域
１０１に展開する。この時、ドツト展開を行わない行に
ついて、該行を構成しているラスタのメモリリクエスト
制御フラグビット１０５を“１″に設定する。
字コード等を格納するためのバッファメモリを具備して
いる。このバッファメモリからコマンド、文字コードを
順次読出して、文字コードに対応するドツトデータを生
成し、該ドツトデータを文字データ展開処理コマンド等
にしたがってフルドツトメモリ１００の印字データ領域
１０１に展開する。この時、ドツト展開を行わない行に
ついて、該行を構成しているラスタのメモリリクエスト
制御フラグビット１０５を“１″に設定する。
第３図にメモリリクエスト制御フラグビットの設定処理
を説明するためのフローチャートを示す。
を説明するためのフローチャートを示す。
まず、文字データ展開処理コマンドを読出しくステップ
２０１）、該コマンドが行の文字データドツト展開処理
をしないスキップコマンドか否かの判定をする（ステッ
プ２０２）。スキップコマンドであれば、１行分のラス
タ数を変数Ｎとして設定する（ステップ２０３）、次に
、変数ＮがＮ＝Ｏかの判定をしくステップ２０４） 、
Ｎ＝０でなければ、フルドツトメモリ１００の該当行、
該当ラスタのメモリリクエスト制御フラグビットにＬＬ
Ｉ ＩＩを設定した後（ステップ２０５）、そのラス
タのアドレスに１を加算し、次のラスタのアドレスとす
る（ステップ２０６）。そして、Ｎ＝Ｎ−１とした後（
ステップ２０７）、ステップ２ｏ４に戻る。こうして、
ステップ２０４〜２０７の処理をＮ＝Ｏになるまで繰返
し、１行分のすべてのラスタのメモリリクエスト制御フ
ラグビットに１１１ ＩＩを設定する。
２０１）、該コマンドが行の文字データドツト展開処理
をしないスキップコマンドか否かの判定をする（ステッ
プ２０２）。スキップコマンドであれば、１行分のラス
タ数を変数Ｎとして設定する（ステップ２０３）、次に
、変数ＮがＮ＝Ｏかの判定をしくステップ２０４） 、
Ｎ＝０でなければ、フルドツトメモリ１００の該当行、
該当ラスタのメモリリクエスト制御フラグビットにＬＬ
Ｉ ＩＩを設定した後（ステップ２０５）、そのラス
タのアドレスに１を加算し、次のラスタのアドレスとす
る（ステップ２０６）。そして、Ｎ＝Ｎ−１とした後（
ステップ２０７）、ステップ２ｏ４に戻る。こうして、
ステップ２０４〜２０７の処理をＮ＝Ｏになるまで繰返
し、１行分のすべてのラスタのメモリリクエスト制御フ
ラグビットに１１１ ＩＩを設定する。
一方、ステップ２０２でスキップコマンドでないと判定
されると、ドツト展開処理等、スキップ以外のコマンド
処理を行う（ステップ２０８）。
されると、ドツト展開処理等、スキップ以外のコマンド
処理を行う（ステップ２０８）。
この場合、該当行の各ラスタのメモリリクエスト制御フ
ラグビットは０″に初期設定されたま〜となる。
ラグビットは０″に初期設定されたま〜となる。
第１図は本発明の一実施例のブロック図であり。
便宜上、プリンタ制御装置における本発明に関係する構
成のみを示す。第１図において、フルドツトメモリ１０
０とプリンタアダプタ１１０はフルドツトメモリバス１
２０で接続されている。プリンタアダプタ１１０は、ラ
スタ制御回路１１１、メモリリクエスト制御フラグビッ
ト読出し回路１１２、メモリリクエスト制御フラグビッ
ト検出回路１１３、ＯＲ回路１１４、メモリリクエスト
制御回路１１５、ドツトデータ送出制御回路１１６を具
備している。プリンタ１３０はドツトデータ送出制御回
路１１６に接続されている。
成のみを示す。第１図において、フルドツトメモリ１０
０とプリンタアダプタ１１０はフルドツトメモリバス１
２０で接続されている。プリンタアダプタ１１０は、ラ
スタ制御回路１１１、メモリリクエスト制御フラグビッ
ト読出し回路１１２、メモリリクエスト制御フラグビッ
ト検出回路１１３、ＯＲ回路１１４、メモリリクエスト
制御回路１１５、ドツトデータ送出制御回路１１６を具
備している。プリンタ１３０はドツトデータ送出制御回
路１１６に接続されている。
フルドツトメモリ１００からのドツトデータの読出し動
作時、各ラスタのドツトデータ読出しに ゛先立ち、
ラスタ制御回路１１１からメモリリクエスト制御フラグ
ビット読出し開始指示をメモリリクエスト制御フラグビ
ット読出し回路１１．２に出力する。メモリリクエスト
制御フラグビット読出し回路１１２はメモリリクエスト
フラグビット読出し開始指示を受取ると、フルドツトメ
モリ１゜ＯにＯＲ回路１１４を介してメモリリクエスト
制御フラグビット読出しリクエストを出し、メモリリク
エスト制御フラグビットが格納されているアドレスをメ
モリバス１２０に出し、さらにメモリリクエスト制御フ
ラグビット検出回路１１３にメモリリクエスト制御フラ
グビット検出指示を出す。
作時、各ラスタのドツトデータ読出しに ゛先立ち、
ラスタ制御回路１１１からメモリリクエスト制御フラグ
ビット読出し開始指示をメモリリクエスト制御フラグビ
ット読出し回路１１．２に出力する。メモリリクエスト
制御フラグビット読出し回路１１２はメモリリクエスト
フラグビット読出し開始指示を受取ると、フルドツトメ
モリ１゜ＯにＯＲ回路１１４を介してメモリリクエスト
制御フラグビット読出しリクエストを出し、メモリリク
エスト制御フラグビットが格納されているアドレスをメ
モリバス１２０に出し、さらにメモリリクエスト制御フ
ラグビット検出回路１１３にメモリリクエスト制御フラ
グビット検出指示を出す。
フルドツトメモリ１００は、メモリリクエスト制御フラ
グビット読出し回路１１２からリクエスト制御フラグビ
ット読出しリクエストとアドレスを受取ることにより、
該当アドレスのメモリリクエスト制御フラグビットを読
出してメモリバス１２ｏに送出する。メモリリクエスト
制御フラグビット検出回路１１３はメモリバス１２０上
のメモリリクエスト制御フラグビットを受取り、それが
＃ ＯＩＩであれば、１ラスタのドツトデータ読出しを
行うメモリリクエスト制御回路１１５に読出し開始指示
を出すと共に、プリンタ１３０ヘトツトデータを送出す
るドツト文字データ送出制御回路１１６ヘドツトデータ
送出指示を出す。メモリリクエスト制御回路１１５は、
メモリリクエスト制御フラグビット検出回路１１３から
ラスタのドツトデータ読出し開始指示を受取り、ドツト
データ送出制御回路１１６からドツトデータ読出し指示
を受取ると、フルドツトメモリ１００にＯＲ回路１１４
を介して文字データ読出しリフニス１−を出し、読出す
べきドツトデータが格納されているメモリアドレスをメ
モリバス１２０に出力する。フルドツトメモリ１００は
文字データ読出しリクエストとメモリアドレスを受は取
ると、該当アドレスのドツトデータを読出してメモリバ
ス１２０へ出力する。ドツトデータ送出制御回路１１６
は、フルドツトメモリ１００がメモリバス１２０へ出力
したドツトデータを受取り、ビットシリアルにプリンタ
１３０へ送出すると共に、次のドツトデータの読出しを
メモリリクエスト制御回路１１５へ指示する。これを１
ラスクの間繰返す。
グビット読出し回路１１２からリクエスト制御フラグビ
ット読出しリクエストとアドレスを受取ることにより、
該当アドレスのメモリリクエスト制御フラグビットを読
出してメモリバス１２ｏに送出する。メモリリクエスト
制御フラグビット検出回路１１３はメモリバス１２０上
のメモリリクエスト制御フラグビットを受取り、それが
＃ ＯＩＩであれば、１ラスタのドツトデータ読出しを
行うメモリリクエスト制御回路１１５に読出し開始指示
を出すと共に、プリンタ１３０ヘトツトデータを送出す
るドツト文字データ送出制御回路１１６ヘドツトデータ
送出指示を出す。メモリリクエスト制御回路１１５は、
メモリリクエスト制御フラグビット検出回路１１３から
ラスタのドツトデータ読出し開始指示を受取り、ドツト
データ送出制御回路１１６からドツトデータ読出し指示
を受取ると、フルドツトメモリ１００にＯＲ回路１１４
を介して文字データ読出しリフニス１−を出し、読出す
べきドツトデータが格納されているメモリアドレスをメ
モリバス１２０に出力する。フルドツトメモリ１００は
文字データ読出しリクエストとメモリアドレスを受は取
ると、該当アドレスのドツトデータを読出してメモリバ
ス１２０へ出力する。ドツトデータ送出制御回路１１６
は、フルドツトメモリ１００がメモリバス１２０へ出力
したドツトデータを受取り、ビットシリアルにプリンタ
１３０へ送出すると共に、次のドツトデータの読出しを
メモリリクエスト制御回路１１５へ指示する。これを１
ラスクの間繰返す。
一方、メモリリクエスト制御フラグビットが１（Ｉ Ｉ
Ｉの場合、メモリリクエスト制御フラグビット検出回路
１１３は、メモリリクエスト制御回路１１５ヘドツトデ
ータの読出し開始指示を出さず、また、ドツトデータ送
出制御回路１１６へもドツトデータ送出指示を出さない
。メモリリクエスト制御回路１１５は、メモリリクエス
ト制御フラグビット検出回路１１３からのドツトデータ
読出し開始指示を受取らなければ、フルドツトメモリ１
００へ読出しメモリリクエストを出さない。また、ドツ
トデータ送出制御回路１１６はメモリリクエスト制御フ
ラグビット検出回路１１３からドツトデータ送出指示を
受取らなければ、メモリリクエスト制御回路１１５へ読
出し指示を出さず、プリンタ１３０へは空白のデータを
作成して送出する。
Ｉの場合、メモリリクエスト制御フラグビット検出回路
１１３は、メモリリクエスト制御回路１１５ヘドツトデ
ータの読出し開始指示を出さず、また、ドツトデータ送
出制御回路１１６へもドツトデータ送出指示を出さない
。メモリリクエスト制御回路１１５は、メモリリクエス
ト制御フラグビット検出回路１１３からのドツトデータ
読出し開始指示を受取らなければ、フルドツトメモリ１
００へ読出しメモリリクエストを出さない。また、ドツ
トデータ送出制御回路１１６はメモリリクエスト制御フ
ラグビット検出回路１１３からドツトデータ送出指示を
受取らなければ、メモリリクエスト制御回路１１５へ読
出し指示を出さず、プリンタ１３０へは空白のデータを
作成して送出する。
実施例では、フルドツトメモリの各ラスタ単位にメモリ
リクエスト制御フラグビットを設けるとしたが、行単位
に設けても同様の作用効果を達成できる。また、ドツト
データを蓄積するドツトメモリは、１ペ一ジ分のドツト
データを全て蓄積するフルドツトメモリである必要もな
い。
リクエスト制御フラグビットを設けるとしたが、行単位
に設けても同様の作用効果を達成できる。また、ドツト
データを蓄積するドツトメモリは、１ペ一ジ分のドツト
データを全て蓄積するフルドツトメモリである必要もな
い。
本発明によれば、ドツトデータを蓄積するドツトメモリ
を有するプリンタ制御装置において、ドツトメモリから
のドツトデータ読出し時、ドツト展開されていない行あ
るいラスタのアクセスを抑止できるため、ドツトメモリ
に対する書込みと読出しの競合が低減し、高速印字制御
が可能になる。
を有するプリンタ制御装置において、ドツトメモリから
のドツトデータ読出し時、ドツト展開されていない行あ
るいラスタのアクセスを抑止できるため、ドツトメモリ
に対する書込みと読出しの競合が低減し、高速印字制御
が可能になる。
第１図は本発明の一実施例のブロック図、第２図は本発
明によるフルドツトメモリの構成図、第３図はメモリリ
クエスト制御フラグビット設定処理を説明するためのフ
ローチャートである。 １００・・・フルドツトメモリ、 １０１・・印字デ
ータ領域、 １０２・・・印字データ領域外。 １０３・・・行、 １０４・・・ラスタ、１０５・・
・メモリリクエスト制御フラグビット、１１０・・・プ
リンタアダプタ、 １１１・・・ラスタ制御回路、
１１２・・・メモリリクエスト制御フラグビット読出し
回路、 １１３・・・メモリリクエスト制御フラグビ
ット検出回路、 １１４・・・ＯＲ回路、 １１５・・・メモリリクエ
スト制御回路、 １１６・・・ドツトデータ送出制御
回路、 １２０・・・フルドツトメモリバス、１３０
・・・プリンタ。 第１図 第３図
明によるフルドツトメモリの構成図、第３図はメモリリ
クエスト制御フラグビット設定処理を説明するためのフ
ローチャートである。 １００・・・フルドツトメモリ、 １０１・・印字デ
ータ領域、 １０２・・・印字データ領域外。 １０３・・・行、 １０４・・・ラスタ、１０５・・
・メモリリクエスト制御フラグビット、１１０・・・プ
リンタアダプタ、 １１１・・・ラスタ制御回路、
１１２・・・メモリリクエスト制御フラグビット読出し
回路、 １１３・・・メモリリクエスト制御フラグビ
ット検出回路、 １１４・・・ＯＲ回路、 １１５・・・メモリリクエ
スト制御回路、 １１６・・・ドツトデータ送出制御
回路、 １２０・・・フルドツトメモリバス、１３０
・・・プリンタ。 第１図 第３図
Claims (1)
- （１）ドット展開された印字データ（ドットデータ）を
蓄積するドットメモリを具備し、該ドットメモリからド
ットデータを読出してプリンタへ送出するプリンタ制御
装置において、前記ドットメモリの行あるいはラスタ単
位にメモリリクエスト制御フラグを設け、行あるいはラ
スタのドットデータ読出しに先立って、該行あるいはラ
スタのメモリリクエスト制御フラグを読出し、その状態
にもとづいて当該行あるいはラスタのドットデータの読
出しを実行あるいは抑止することを特徴とするドットメ
モリのアクセス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61004964A JPS62164548A (ja) | 1986-01-16 | 1986-01-16 | ドツトメモリのアクセス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61004964A JPS62164548A (ja) | 1986-01-16 | 1986-01-16 | ドツトメモリのアクセス制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62164548A true JPS62164548A (ja) | 1987-07-21 |
Family
ID=11598271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61004964A Pending JPS62164548A (ja) | 1986-01-16 | 1986-01-16 | ドツトメモリのアクセス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62164548A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0293724A (ja) * | 1988-09-29 | 1990-04-04 | Fuji Xerox Co Ltd | 図形出力装置 |
| US5787240A (en) * | 1994-05-20 | 1998-07-28 | Fujitsu Ltd. | Printer control apparatus converting video data from an external host to video data for a printer |
-
1986
- 1986-01-16 JP JP61004964A patent/JPS62164548A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0293724A (ja) * | 1988-09-29 | 1990-04-04 | Fuji Xerox Co Ltd | 図形出力装置 |
| US5787240A (en) * | 1994-05-20 | 1998-07-28 | Fujitsu Ltd. | Printer control apparatus converting video data from an external host to video data for a printer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020089695A1 (en) | Print control apparatus and method and storage medium | |
| JPH06282411A (ja) | データ伸長回路及び方法 | |
| JPS62164548A (ja) | ドツトメモリのアクセス制御方式 | |
| US6486969B1 (en) | Image processing apparatus, information processing apparatus and printer | |
| JPS6321158A (ja) | プリンタ出力装置 | |
| JPS62173526A (ja) | ペ−ジバツフア制御方式 | |
| JP2846806B2 (ja) | プリンタコントローラ | |
| JP3027849B2 (ja) | 印字装置 | |
| JP2003110565A (ja) | 通信システム、送信装置、通信方法、通信プログラム、および通信プログラムを記録したコンピュータ読取可能な記録媒体 | |
| JP3039503B2 (ja) | プリンタシステムにおける制御装置及び制御方法 | |
| JP2508982B2 (ja) | 装置内制御方式 | |
| JPS63233843A (ja) | ビツトマツプ・メモリ制御装置 | |
| JPH11342653A (ja) | 画像出力装置 | |
| JPS59161728A (ja) | 印刷制御方式 | |
| JPH082021A (ja) | ページプリンタ装置 | |
| JPH05108474A (ja) | メモリ制御装置 | |
| JPH11249832A (ja) | 画像形成装置 | |
| JPH05150916A (ja) | 印字装置 | |
| JPH06131132A (ja) | ビットマップ印刷方式 | |
| JPH08324033A (ja) | ラインプリンタおよびラインプリンタを備えるコンピュータシステムおよびラインプリンタの制御方法 | |
| JPH0439069A (ja) | プリンタの印字制御方法 | |
| JPS62159219A (ja) | プリンタ制御装置 | |
| JPH05191558A (ja) | ファクシミリ装置 | |
| JPH06344605A (ja) | プリンタ制御方法 | |
| JPS62217768A (ja) | メモリ制御回路 |