JPH09326813A - 通信端末装置 - Google Patents
通信端末装置Info
- Publication number
- JPH09326813A JPH09326813A JP8141936A JP14193696A JPH09326813A JP H09326813 A JPH09326813 A JP H09326813A JP 8141936 A JP8141936 A JP 8141936A JP 14193696 A JP14193696 A JP 14193696A JP H09326813 A JPH09326813 A JP H09326813A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- slave
- slave unit
- master
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Small-Scale Networks (AREA)
- Computer And Data Communications (AREA)
- Facsimiles In General (AREA)
Abstract
(57)【要約】
【課題】 データ転送経路上の中継スレーブユニットの
パフォーマンスを低下させることなく、データ転送を高
速に行うことを目的とする。 【解決手段】 マスターユニット１に複数のスレーブユ
ニット２をシリアル接続して構成される通信端末装置で
あって、各スレーブユニット２が、前段ユニットとのユ
ニット間信号バスＡＢ０、ＤＢ０に接続されたＤＰＲＡ
Ｍ２１と、後段ユニットとのユニット間信号バスＡＢ
２、ＤＢ２をスレーブユニット内部の信号バスＡＢ１、
ＤＢ１又は前段ユニットとのユニット間信号バスＡＢ
０、ＤＢ０のいずれかに切り替え接続する切替回路２２
とを備えて構成される。
パフォーマンスを低下させることなく、データ転送を高
速に行うことを目的とする。 【解決手段】 マスターユニット１に複数のスレーブユ
ニット２をシリアル接続して構成される通信端末装置で
あって、各スレーブユニット２が、前段ユニットとのユ
ニット間信号バスＡＢ０、ＤＢ０に接続されたＤＰＲＡ
Ｍ２１と、後段ユニットとのユニット間信号バスＡＢ
２、ＤＢ２をスレーブユニット内部の信号バスＡＢ１、
ＤＢ１又は前段ユニットとのユニット間信号バスＡＢ
０、ＤＢ０のいずれかに切り替え接続する切替回路２２
とを備えて構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、通信端末装置に係
り、更に詳しくは、マスターユニットに複数のスレーブ
ユニットがシリアル接続されて構成される通信端末装置
に関する。
り、更に詳しくは、マスターユニットに複数のスレーブ
ユニットがシリアル接続されて構成される通信端末装置
に関する。
【０００２】
【従来の技術】従来より、ファクシミリ装置本体にオプ
ションボードを付加して使用されるファクシミリ装置が
あった。この場合、ファクシミリ装置本体がマスターユ
ニットであり、オプションボードがスレーブユニットと
して使用される。図７は、複数のオプションボードが付
加された従来のファクシミリ装置の一構成例を示した図
である。これらのオプションボード２’は、ＤＰＲＡＭ
（デュアルポートＲＡＭ）２１’を備え、このＤＰＲＡ
Ｍ２１’を介してデータ転送を行うことにより、非同期
のデータ転送を行うものである。
ションボードを付加して使用されるファクシミリ装置が
あった。この場合、ファクシミリ装置本体がマスターユ
ニットであり、オプションボードがスレーブユニットと
して使用される。図７は、複数のオプションボードが付
加された従来のファクシミリ装置の一構成例を示した図
である。これらのオプションボード２’は、ＤＰＲＡＭ
（デュアルポートＲＡＭ）２１’を備え、このＤＰＲＡ
Ｍ２１’を介してデータ転送を行うことにより、非同期
のデータ転送を行うものである。
【０００３】また、ファクシミリ装置本体１に複数のオ
プションボード２’を付加する場合には、各オプション
ボード２’がデージーチェーンにより接続される（シリ
アル接続）。このため、ファクシミリ装置本体１と各オ
プションボード２’とのデータ転送は、その転送経路上
の各オプションボード２’のＤＰＲＡＭ２１’を介して
行われる。
プションボード２’を付加する場合には、各オプション
ボード２’がデージーチェーンにより接続される（シリ
アル接続）。このため、ファクシミリ装置本体１と各オ
プションボード２’とのデータ転送は、その転送経路上
の各オプションボード２’のＤＰＲＡＭ２１’を介して
行われる。
【０００４】即ち、各オプションボード２’が、一方の
オプションボード２’から転送されるデータをＤＰＲＡ
Ｍ２１’に書き込み、他方のオプションボード２’が、
書き込まれたデータを読み出す動作により、データがオ
プションボード２’間を順次転送されて、目的とするフ
ァクシミリ装置本体１又はオプションボード２’へ転送
される。
オプションボード２’から転送されるデータをＤＰＲＡ
Ｍ２１’に書き込み、他方のオプションボード２’が、
書き込まれたデータを読み出す動作により、データがオ
プションボード２’間を順次転送されて、目的とするフ
ァクシミリ装置本体１又はオプションボード２’へ転送
される。
【０００５】このため、ファクシミリ装置本体１からＮ
段目のオプションボード２’へデータを転送する場合に
は、ファクシミリ装置本体１から送出されたデータは、
１段目のオプションボード２’により中継され、さらに
２段目からＮ−１段目までのオプションボード２’によ
り次々に中継されることによって、Ｎ段目のオプション
ボード２’まで転送される。
段目のオプションボード２’へデータを転送する場合に
は、ファクシミリ装置本体１から送出されたデータは、
１段目のオプションボード２’により中継され、さらに
２段目からＮ−１段目までのオプションボード２’によ
り次々に中継されることによって、Ｎ段目のオプション
ボード２’まで転送される。
【０００６】
【発明が解決しようとする課題】上述した様に、従来の
ファクシミリ装置においては、ファクシミリ装置本体か
らＮ段目のオプションボードへデータを転送する際、Ｎ
回のデータ転送が行われ、中継するオプションボードの
パフォーマンス、即ち、本来の処理能力が低下するとと
もに、データの転送速度が遅くなるという問題があっ
た。
ファクシミリ装置においては、ファクシミリ装置本体か
らＮ段目のオプションボードへデータを転送する際、Ｎ
回のデータ転送が行われ、中継するオプションボードの
パフォーマンス、即ち、本来の処理能力が低下するとと
もに、データの転送速度が遅くなるという問題があっ
た。
【０００７】本発明は、上記の事情に鑑みてなされたも
ので、マスターユニットに複数のスレーブユニットをシ
リアル接続して構成される通信端末装置において、転送
経路上のスレーブユニットのパフォーマンスを低下させ
ることなく、データ転送を高速に行うことを目的とす
る。
ので、マスターユニットに複数のスレーブユニットをシ
リアル接続して構成される通信端末装置において、転送
経路上のスレーブユニットのパフォーマンスを低下させ
ることなく、データ転送を高速に行うことを目的とす
る。
【０００８】
【課題を解決するための手段】請求項１に記載した本発
明による通信端末装置は、マスターユニットに複数のス
レーブユニットをシリアル結合して構成される通信端末
装置であって、各スレーブユニットが、前段ユニットと
のユニット間信号バスに接続された記憶手段と、後段ユ
ニットとのユニット間信号バスをスレーブユニット内部
の信号バス又は前段ユニットとのユニット間信号バスの
いずれかに切り替え結合する切替手段とを備えて構成さ
れる。
明による通信端末装置は、マスターユニットに複数のス
レーブユニットをシリアル結合して構成される通信端末
装置であって、各スレーブユニットが、前段ユニットと
のユニット間信号バスに接続された記憶手段と、後段ユ
ニットとのユニット間信号バスをスレーブユニット内部
の信号バス又は前段ユニットとのユニット間信号バスの
いずれかに切り替え結合する切替手段とを備えて構成さ
れる。
【０００９】請求項２に記載した本発明による通信端末
装置は、請求項１に記載の通信端末装置であって、上記
切替手段は、待機時にユニット内部の信号バス側へ切り
替えられる一方、マスターユニットからの割り込み信号
により、前段ユニットとのユニット間信号バス側へ切り
替わる手段として構成され、マスターユニットの指令に
より、各スレーブユニットの切替手段が次々に切り替え
られることによって、マスターユニットを任意のスレー
ブユニットに結合するよう構成される。
装置は、請求項１に記載の通信端末装置であって、上記
切替手段は、待機時にユニット内部の信号バス側へ切り
替えられる一方、マスターユニットからの割り込み信号
により、前段ユニットとのユニット間信号バス側へ切り
替わる手段として構成され、マスターユニットの指令に
より、各スレーブユニットの切替手段が次々に切り替え
られることによって、マスターユニットを任意のスレー
ブユニットに結合するよう構成される。
【００１０】請求項３に記載した本発明による通信端末
装置は、請求項１又は２に記載の通信端末装置であっ
て、スレーブユニットからの割り込み信号は、前段ユニ
ットの記憶手段を介してマスターユニットへ伝達され、
上記切替手段は、後段ユニットからの割り込み信号によ
り、前段ユニットとのユニット間信号バス側へ切り替わ
る手段として構成され、前段の各スレーブユニットの切
替手段が次々に切り替えられることによって、任意のス
レーブユニットをマスターユニットに結合するよう構成
される。
装置は、請求項１又は２に記載の通信端末装置であっ
て、スレーブユニットからの割り込み信号は、前段ユニ
ットの記憶手段を介してマスターユニットへ伝達され、
上記切替手段は、後段ユニットからの割り込み信号によ
り、前段ユニットとのユニット間信号バス側へ切り替わ
る手段として構成され、前段の各スレーブユニットの切
替手段が次々に切り替えられることによって、任意のス
レーブユニットをマスターユニットに結合するよう構成
される。
【００１１】ここで、ユニットとは、少なくともその内
部に信号バスを有する、ひとまとまりの回路を意味し、
ユニット間の接続関係が固定的であるか否か（着脱可能
であるが否か）を問わない。即ち、各ユニットは、各々
が匡体を有する独立した装置として、或は、匡体内に着
脱可能なオプションボード等として構成することができ
るが、回路基板上、ＬＳＩ上の一部を占める回路部分と
して構成することもできる。
部に信号バスを有する、ひとまとまりの回路を意味し、
ユニット間の接続関係が固定的であるか否か（着脱可能
であるが否か）を問わない。即ち、各ユニットは、各々
が匡体を有する独立した装置として、或は、匡体内に着
脱可能なオプションボード等として構成することができ
るが、回路基板上、ＬＳＩ上の一部を占める回路部分と
して構成することもできる。
【００１２】また、前段ユニットとは、よりマスタ−ユ
ニット側に結合されたスレーブユニット又はマスターユ
ニットを意味し、後段ユニットとはその反対側、即ち、
よりマスタ−ユニットからより遠い位置に結合されたス
レーブユニットを意味する。
ニット側に結合されたスレーブユニット又はマスターユ
ニットを意味し、後段ユニットとはその反対側、即ち、
よりマスタ−ユニットからより遠い位置に結合されたス
レーブユニットを意味する。
【００１３】
【発明の実施の形態】図１は、本発明によるファクシミ
リ装置の一構成例を示したブロック図である。このファ
クシミリ装置は、ファクシミリ装置本体であるマスター
ユニット１に、そのオプションボードである複数のスレ
ーブユニット２がシリアル接続されて構成される。
リ装置の一構成例を示したブロック図である。このファ
クシミリ装置は、ファクシミリ装置本体であるマスター
ユニット１に、そのオプションボードである複数のスレ
ーブユニット２がシリアル接続されて構成される。
【００１４】マスターユニット１は、少なくとも中央処
理装置１０とメモリ１１とを備え、これらはバスライン
Ｂｏにより接続されて構成され、このバスラインＢｏに
はスレーブユニット２を接続することができる。各スレ
ーブユニット２は、少なくとも中央処理部２０とＤＰＲ
ＡＭ（デュアルポートＲＡＭ）２１と切替回路２２とを
備え、中央処理装置２０とＤＰＲＡＭ２１は内部バスＢ
ｉにより接続されている。また、切替回路２２は、中央
処理部２０の制御により、前段の装置との接続ラインで
あるバスラインＢｏと内部バスＢｉのいずれか一方を、
後段装置との接続ラインであるバスラインＢｏと接続す
るスイッチング回路である。
理装置１０とメモリ１１とを備え、これらはバスライン
Ｂｏにより接続されて構成され、このバスラインＢｏに
はスレーブユニット２を接続することができる。各スレ
ーブユニット２は、少なくとも中央処理部２０とＤＰＲ
ＡＭ（デュアルポートＲＡＭ）２１と切替回路２２とを
備え、中央処理装置２０とＤＰＲＡＭ２１は内部バスＢ
ｉにより接続されている。また、切替回路２２は、中央
処理部２０の制御により、前段の装置との接続ラインで
あるバスラインＢｏと内部バスＢｉのいずれか一方を、
後段装置との接続ラインであるバスラインＢｏと接続す
るスイッチング回路である。
【００１５】マスターユニット１と各スレーブユニット
２との間でのデータ転送は、スレーブユニット２側のＤ
ＰＲＡＭ２１を介して行われる。即ち、マスターユニッ
ト１からスレーブユニット２へのデータ転送は、マスタ
ーユニット１の中央処理部１０が、スレーブユニット２
のＤＰＲＡＭ２１へデータを書き込むことにより行われ
る。また、スレーブユニット２からマスターユニット１
へのデータ転送は、スレーブユニット２の中央処理部２
０がデータをＤＰＲＡＭ２１に予め書き込んでおき、マ
スターユニット１の中央処理部１０がＤＰＲＡＭの２１
データを読み出すことにより行われる。
２との間でのデータ転送は、スレーブユニット２側のＤ
ＰＲＡＭ２１を介して行われる。即ち、マスターユニッ
ト１からスレーブユニット２へのデータ転送は、マスタ
ーユニット１の中央処理部１０が、スレーブユニット２
のＤＰＲＡＭ２１へデータを書き込むことにより行われ
る。また、スレーブユニット２からマスターユニット１
へのデータ転送は、スレーブユニット２の中央処理部２
０がデータをＤＰＲＡＭ２１に予め書き込んでおき、マ
スターユニット１の中央処理部１０がＤＰＲＡＭの２１
データを読み出すことにより行われる。
【００１６】スレーブユニット２同士のデータ転送の場
合には、一方の装置のＤＰＲＡＭ２１を使用することに
より、マスターユニット１、スレーブユニット２間の場
合と同様にしてデータを転送することができる。図２
は、図１のスレーブユニット２の一構成例を詳細に示し
た図である。このスレーブユニット２は、前段装置とア
ドレスバスＡＢ０及びデータバスＤＢ０により接続さ
れ、後段装置とアドレスバスＡＢ２及びデータバスＤＢ
２により接続される。ここで、前段装置とは、よりマス
タ−装置１側に接続されているスレーブユニット２を意
味し、マスターユニット１に直接接続されたスレーブユ
ニット２については前段装置がマスターユニット１を意
味する。後段装置とはその反対側、即ち、マスタ−装置
１からより遠い位置に接続されているスレーブユニット
２を意味する。
合には、一方の装置のＤＰＲＡＭ２１を使用することに
より、マスターユニット１、スレーブユニット２間の場
合と同様にしてデータを転送することができる。図２
は、図１のスレーブユニット２の一構成例を詳細に示し
た図である。このスレーブユニット２は、前段装置とア
ドレスバスＡＢ０及びデータバスＤＢ０により接続さ
れ、後段装置とアドレスバスＡＢ２及びデータバスＤＢ
２により接続される。ここで、前段装置とは、よりマス
タ−装置１側に接続されているスレーブユニット２を意
味し、マスターユニット１に直接接続されたスレーブユ
ニット２については前段装置がマスターユニット１を意
味する。後段装置とはその反対側、即ち、マスタ−装置
１からより遠い位置に接続されているスレーブユニット
２を意味する。
【００１７】ＤＰＲＡＭ２１は、一方のポートが、装置
間アドレスバスＡＢ０、装置間データバスＤＢ０を介し
て前段装置に接続され、他方のポートが内部アドレスバ
スＡＢ１、内部データバスＤＢ１を介して中央処理部２
０に接続されている。従って、ＤＰＲＡＭ２１は中央処
理部２０によりリード、ライトされるとともに、前段装
置によってもリード、ライトされる。
間アドレスバスＡＢ０、装置間データバスＤＢ０を介し
て前段装置に接続され、他方のポートが内部アドレスバ
スＡＢ１、内部データバスＤＢ１を介して中央処理部２
０に接続されている。従って、ＤＰＲＡＭ２１は中央処
理部２０によりリード、ライトされるとともに、前段装
置によってもリード、ライトされる。
【００１８】切替回路２２は、前段装置とのバスライン
ＡＢ０、ＤＢ０又は内部バスラインＡＢ１、ＤＢ１のい
ずれか一方を選択して、後段装置とのバスラインＡＢ
２、ＤＢ２に接続する切替スイッチである。この切替回
路は、中央処理部２０からの切替制御信号ＳＷｃにより
切り替えられる。通常時において、切替回路２２は内部
バス側に切り替えられており、バスラインＡＢ１とＡＢ
２、ＤＢ１とＤＢ２がそれぞれ接続されている。そし
て、中央処理部２０が切替制御信号ＳＷｃを出力する
と、マスター側に切り替えて、バスラインＡＢ０とＡＢ
２、ＤＢ０とＤＢ２がそれぞれ接続される。
ＡＢ０、ＤＢ０又は内部バスラインＡＢ１、ＤＢ１のい
ずれか一方を選択して、後段装置とのバスラインＡＢ
２、ＤＢ２に接続する切替スイッチである。この切替回
路は、中央処理部２０からの切替制御信号ＳＷｃにより
切り替えられる。通常時において、切替回路２２は内部
バス側に切り替えられており、バスラインＡＢ１とＡＢ
２、ＤＢ１とＤＢ２がそれぞれ接続されている。そし
て、中央処理部２０が切替制御信号ＳＷｃを出力する
と、マスター側に切り替えて、バスラインＡＢ０とＡＢ
２、ＤＢ０とＤＢ２がそれぞれ接続される。
【００１９】アドレスバスＡＢ０、ＡＢ１、ＡＢ２に
は、アドレス信号線の他、チップセレクト信号ＣＳ、ラ
イト信号ＷＲ、リード信号ＲＤ、割込信号ＩＮＴ等の制
御信号線が含まれており、割込信号ラインは、切替回路
２２を介することなく中央処理部２０に入力されてい
る。この様なマスターユニット、各スレーブユニットの
相互間でデータ転送を行う際の動作について以下に説明
する。ここでは、まず、転送元と転送先が直接接続され
た隣合う装置である場合について説明する。
は、アドレス信号線の他、チップセレクト信号ＣＳ、ラ
イト信号ＷＲ、リード信号ＲＤ、割込信号ＩＮＴ等の制
御信号線が含まれており、割込信号ラインは、切替回路
２２を介することなく中央処理部２０に入力されてい
る。この様なマスターユニット、各スレーブユニットの
相互間でデータ転送を行う際の動作について以下に説明
する。ここでは、まず、転送元と転送先が直接接続され
た隣合う装置である場合について説明する。
【００２０】データ転送時には、転送元の装置から転送
先の装置に対して割込要求が出力される。マスターユニ
ット１からスレーブユニット２への割込要求、又は、よ
り前段のスレーブユニット２から後段のスレーブユニッ
ト２への割込要求は、上記割込信号ラインを介して後段
のスレーブユニット２の中央処理部２０へ伝えられる。
先の装置に対して割込要求が出力される。マスターユニ
ット１からスレーブユニット２への割込要求、又は、よ
り前段のスレーブユニット２から後段のスレーブユニッ
ト２への割込要求は、上記割込信号ラインを介して後段
のスレーブユニット２の中央処理部２０へ伝えられる。
【００２１】一方、スレーブユニット２からマスターユ
ニット１への割込要求、又は、より後段のスレーブユニ
ット２から前段のスレーブユニット２への割込要求は、
要求元スレーブユニット２が要求元装置内部のＤＰＲＡ
Ｍ２１に書き込みを行って、その所定ビットを変化させ
る。通常時においては、前段のスレーブユニット２の切
替回路２２は、内部バス側に接続されているため、定期
的に後段装置のＤＰＲＡＭ上の所定ビットを監視してい
る前段装置の中央処理部２０が、この変化を検出するこ
とにより割込要求を受領することができる。前段装置が
マスターユニット１の場合には、切替回路を備えていな
いので、常に中央処理部１０が後段からの割込要求を受
領することができる。この様にして、転送先が割込要求
を受領すればデータ転送が実行される。
ニット１への割込要求、又は、より後段のスレーブユニ
ット２から前段のスレーブユニット２への割込要求は、
要求元スレーブユニット２が要求元装置内部のＤＰＲＡ
Ｍ２１に書き込みを行って、その所定ビットを変化させ
る。通常時においては、前段のスレーブユニット２の切
替回路２２は、内部バス側に接続されているため、定期
的に後段装置のＤＰＲＡＭ上の所定ビットを監視してい
る前段装置の中央処理部２０が、この変化を検出するこ
とにより割込要求を受領することができる。前段装置が
マスターユニット１の場合には、切替回路を備えていな
いので、常に中央処理部１０が後段からの割込要求を受
領することができる。この様にして、転送先が割込要求
を受領すればデータ転送が実行される。
【００２２】図３は、直接接続されていない装置間での
データ転送の様子を示した図である。この図では、マス
ターユニット１に複数のスレーブユニット２ａ、２ｂ、
２ｃ…が順に接続されており、マスターユニット１、ス
レーブユニット２ｃ間で、スレーブユニット２ａ、２ｂ
を介してデータ転送が行われる場合の様子を示してい
る。
データ転送の様子を示した図である。この図では、マス
ターユニット１に複数のスレーブユニット２ａ、２ｂ、
２ｃ…が順に接続されており、マスターユニット１、ス
レーブユニット２ｃ間で、スレーブユニット２ａ、２ｂ
を介してデータ転送が行われる場合の様子を示してい
る。
【００２３】マスターユニット１が要求元である場合、
マスタ−装置１がスレーブユニット２ｃに対して転送要
求の割込信号を出力する。この時、スレーブユニット２
ａの切替回路２２ａは、内部バス側に接続されているた
め、この割込信号を検出できるのはスレーブユニット２
ａの中央処理装置２０ａのみである。この中央処理装置
２０ａは、この割込信号に基づいて、切替回路２２ａへ
切替制御信号ＳＷｃを出力し、切替回路２２ａはマスタ
ー側へ切り替わる。このため、スレーブユニット２ｂの
中央処理装置２０ｂが上記割込信号を検出可能となり、
スレーブユニット２ａの場合と同様にして、スレーブユ
ニット２ｂの切替回路２２ｂはマスター側へ切り替わ
る。
マスタ−装置１がスレーブユニット２ｃに対して転送要
求の割込信号を出力する。この時、スレーブユニット２
ａの切替回路２２ａは、内部バス側に接続されているた
め、この割込信号を検出できるのはスレーブユニット２
ａの中央処理装置２０ａのみである。この中央処理装置
２０ａは、この割込信号に基づいて、切替回路２２ａへ
切替制御信号ＳＷｃを出力し、切替回路２２ａはマスタ
ー側へ切り替わる。このため、スレーブユニット２ｂの
中央処理装置２０ｂが上記割込信号を検出可能となり、
スレーブユニット２ａの場合と同様にして、スレーブユ
ニット２ｂの切替回路２２ｂはマスター側へ切り替わ
る。
【００２４】この様にして、転送元、転送先の間に位置
する中継スレーブユニット２ａ、２ｂの切替回路２２
ａ、２２ｂは順にマスター側へ切り替えられて、マスタ
ーユニット１の中央処理部１０と、スレーブユニット２
ｃのＤＰＲＡＭ２１ｃとが、中継スレーブユニットのＤ
ＰＲＡＭ及び中央処理部を介在することなく、アドレス
バス、データバスにより接続され、高速のデータ書き込
み、データ読み出しを行うことが可能となる。
する中継スレーブユニット２ａ、２ｂの切替回路２２
ａ、２２ｂは順にマスター側へ切り替えられて、マスタ
ーユニット１の中央処理部１０と、スレーブユニット２
ｃのＤＰＲＡＭ２１ｃとが、中継スレーブユニットのＤ
ＰＲＡＭ及び中央処理部を介在することなく、アドレス
バス、データバスにより接続され、高速のデータ書き込
み、データ読み出しを行うことが可能となる。
【００２５】次に、スレーブユニット２ｃが要求元であ
る場合、スレーブユニット２ｃがマスターユニット１に
対して転送要求の割込信号を出力する。この割込要求
は、上述の通り、ＤＰＲＡＭ２１ｃへの データ書き込
みにより行われる。この時、スレーブユニット２ｂの切
替回路２２ｂは、内部バス側に接続されているため、こ
の割込信号を検出できるのはスレーブユニット２ｂの中
央処理装置２０ｂのみである。
る場合、スレーブユニット２ｃがマスターユニット１に
対して転送要求の割込信号を出力する。この割込要求
は、上述の通り、ＤＰＲＡＭ２１ｃへの データ書き込
みにより行われる。この時、スレーブユニット２ｂの切
替回路２２ｂは、内部バス側に接続されているため、こ
の割込信号を検出できるのはスレーブユニット２ｂの中
央処理装置２０ｂのみである。
【００２６】この中央処理装置２０ｂは、このＤＰＲＡ
Ｍ２１ｃの上記所定のデータを定期的に読み出し、その
所定ビットの情報に基づいて、切替回路２２ｂへ切替制
御信号ＳＷｃを出力し、切替回路２２ｂはマスター側へ
切り替えられる。全く同様にして、スレーブユニット２
ａの切替回路２２ａはマスター側へ切り替えられる。
Ｍ２１ｃの上記所定のデータを定期的に読み出し、その
所定ビットの情報に基づいて、切替回路２２ｂへ切替制
御信号ＳＷｃを出力し、切替回路２２ｂはマスター側へ
切り替えられる。全く同様にして、スレーブユニット２
ａの切替回路２２ａはマスター側へ切り替えられる。
【００２７】この様にして、転送元、転送先間の中継ス
レーブユニット２ｂ、２ａの切替回路２２ｂ、２２ａは
順にマスター側へ切り替えられて、マスターユニット１
の中央処理部１０と、スレーブユニット２ｃのＤＰＲＡ
Ｍ２１ｃとが、中継スレーブユニット２ａ、２ｂのＤＰ
ＲＡＭ及び中央処理部を介在させることなく、アドレス
バス、データバスにより接続され、高速のデータ書き込
み、データ読み出しを行うことが可能となる。
レーブユニット２ｂ、２ａの切替回路２２ｂ、２２ａは
順にマスター側へ切り替えられて、マスターユニット１
の中央処理部１０と、スレーブユニット２ｃのＤＰＲＡ
Ｍ２１ｃとが、中継スレーブユニット２ａ、２ｂのＤＰ
ＲＡＭ及び中央処理部を介在させることなく、アドレス
バス、データバスにより接続され、高速のデータ書き込
み、データ読み出しを行うことが可能となる。
【００２８】図４は、直接接続されていないスレーブユ
ニット間でのデータ転送の様子を示した図である。この
図は、図３と同様、マスターユニット１に複数のスレー
ブユニット２ａ、２ｂ、２ｃ…が順に接続されており、
スレーブユニット２ａ、スレーブユニット２ｃ間で、ス
レーブユニット２ｂを介してデータ転送が行われる場合
の様子を示している。
ニット間でのデータ転送の様子を示した図である。この
図は、図３と同様、マスターユニット１に複数のスレー
ブユニット２ａ、２ｂ、２ｃ…が順に接続されており、
スレーブユニット２ａ、スレーブユニット２ｃ間で、ス
レーブユニット２ｂを介してデータ転送が行われる場合
の様子を示している。
【００２９】この場合、転送元又は転送先としてスレー
ブユニット２ａの切替回路２２ａは、内部バス側のまま
であり、図３の場合と全く同様にして、スレーブユニッ
ト２ａの中央処理部２０ａと、スレーブユニット２ｃの
ＤＰＲＡＭ２１ｃとが、中継スレーブユニット２ｂのＤ
ＰＲＡＭ及び中央処理部を介在させることなく、アドレ
スバス、データバスにより接続される。
ブユニット２ａの切替回路２２ａは、内部バス側のまま
であり、図３の場合と全く同様にして、スレーブユニッ
ト２ａの中央処理部２０ａと、スレーブユニット２ｃの
ＤＰＲＡＭ２１ｃとが、中継スレーブユニット２ｂのＤ
ＰＲＡＭ及び中央処理部を介在させることなく、アドレ
スバス、データバスにより接続される。
【００３０】図５の５００〜５０７は、マスターユニッ
ト１からスレーブユニット２へデータを転送する場合の
基本動作を示したフローチャートである。まず、マスタ
ーユニット１から所望のスレーブユニット２に対する割
り込みが発生される。この割り込みは、割込信号ＩＮＴ
としてバスラインＢｏを構成する割込信号線へ出力され
る（５００）。
ト１からスレーブユニット２へデータを転送する場合の
基本動作を示したフローチャートである。まず、マスタ
ーユニット１から所望のスレーブユニット２に対する割
り込みが発生される。この割り込みは、割込信号ＩＮＴ
としてバスラインＢｏを構成する割込信号線へ出力され
る（５００）。
【００３１】この割込信号ＩＮＴを受信したスレーブユ
ニット２の中央処理部２０は、そのステータスを確認し
て自己に対する割込要求であるのかを判断する（５０
１）。その結果、自己に対する要求ではないと判断した
場合には、切替制御信号ＳＷｃを出力して、切替回路２
２を内部バス側からマスター側へ切り替え（５０２）、
マスターユニット１に対するの割込を発生させて、切替
が完了したことをマスターユニット１に知らせる（５０
３）。この様にして、マスターユニット１から転送先の
スレーブユニット２までの間に位置する中継スレーブユ
ニット２は、次々に切替回路２２をマスター側に切り替
えていく。
ニット２の中央処理部２０は、そのステータスを確認し
て自己に対する割込要求であるのかを判断する（５０
１）。その結果、自己に対する要求ではないと判断した
場合には、切替制御信号ＳＷｃを出力して、切替回路２
２を内部バス側からマスター側へ切り替え（５０２）、
マスターユニット１に対するの割込を発生させて、切替
が完了したことをマスターユニット１に知らせる（５０
３）。この様にして、マスターユニット１から転送先の
スレーブユニット２までの間に位置する中継スレーブユ
ニット２は、次々に切替回路２２をマスター側に切り替
えていく。
【００３２】そして、転送先のスレーブユニット２が割
込信号を検出すれば、マスターユニット１に対するの割
込を発生させて、接続が完了したことをマスターユニッ
ト１に知らせる（５０４）。接続完了の割込信号を受信
したマスターユニット１は、転送先のスレーブユニット
２のＤＰＲＡＭ２１にデータ書き込みを行い（５０
５）、この書き込みが終了すれば、マスターユニット１
は転送終了の割込信号を発生させる（５０６）。これに
より、切替回路２２をマスター側に切り替えていた各中
継スレーブユニット２は、内部バス側に切り替えて、デ
ータ転送前の状態に戻ることができる（５０７）。
込信号を検出すれば、マスターユニット１に対するの割
込を発生させて、接続が完了したことをマスターユニッ
ト１に知らせる（５０４）。接続完了の割込信号を受信
したマスターユニット１は、転送先のスレーブユニット
２のＤＰＲＡＭ２１にデータ書き込みを行い（５０
５）、この書き込みが終了すれば、マスターユニット１
は転送終了の割込信号を発生させる（５０６）。これに
より、切替回路２２をマスター側に切り替えていた各中
継スレーブユニット２は、内部バス側に切り替えて、デ
ータ転送前の状態に戻ることができる（５０７）。
【００３３】図６の６００〜６０６は、スレーブユニッ
ト２からマスターユニット１又は所望のスレーブユニッ
ト２へデータを転送する場合の基本動作を示したフロー
チャートである。まず、スレーブユニット２からマスタ
ーユニット１（所望のスレーブユニット２）に対する割
込が発生される（６００）。この割込を検出したスレー
ブユニット２の中央処理部２０は、そのステータスを確
認して自己に対する割込要求であるのかを判断する（６
０１）。その結果、自己に対する要求ではないと判断し
た場合には、切替制御信号ＳＷｃを出力して、切替回路
２２を内部バス側からマスター側へ切り替え（６０
２）、要求元のスレーブユニット２に対するの割込を発
生させて、切替が完了したことを要求元に知らせる（６
０３）。この様にして、要求元のスレーブユニット２か
ら転送先のマスターユニット（所望のスレーブユニット
２）までの間に位置する中継スレーブユニット２は、次
々に切替回路２２をマスター側に切り替えていく。
ト２からマスターユニット１又は所望のスレーブユニッ
ト２へデータを転送する場合の基本動作を示したフロー
チャートである。まず、スレーブユニット２からマスタ
ーユニット１（所望のスレーブユニット２）に対する割
込が発生される（６００）。この割込を検出したスレー
ブユニット２の中央処理部２０は、そのステータスを確
認して自己に対する割込要求であるのかを判断する（６
０１）。その結果、自己に対する要求ではないと判断し
た場合には、切替制御信号ＳＷｃを出力して、切替回路
２２を内部バス側からマスター側へ切り替え（６０
２）、要求元のスレーブユニット２に対するの割込を発
生させて、切替が完了したことを要求元に知らせる（６
０３）。この様にして、要求元のスレーブユニット２か
ら転送先のマスターユニット（所望のスレーブユニット
２）までの間に位置する中継スレーブユニット２は、次
々に切替回路２２をマスター側に切り替えていく。
【００３４】そして、転送先のマスターユニット１（所
望のスレーブユニット２）が割込信号を検出すれば、マ
スターユニット１（所望のスレーブユニット２）が転送
元のスレーブユニット２のＤＰＲＡＭ２２からデータ読
み出しを行い（６０４）、この読み出しが終了すれば、
マスターユニット１は転送終了の割込信号を発生させる
（６０５）。これにより、切替回路２２をマスター側に
切り替えていた各中継スレーブユニット２は、内部バス
側に切り替えて、データ転送前の状態に戻ることができ
る（６０６）。
望のスレーブユニット２）が割込信号を検出すれば、マ
スターユニット１（所望のスレーブユニット２）が転送
元のスレーブユニット２のＤＰＲＡＭ２２からデータ読
み出しを行い（６０４）、この読み出しが終了すれば、
マスターユニット１は転送終了の割込信号を発生させる
（６０５）。これにより、切替回路２２をマスター側に
切り替えていた各中継スレーブユニット２は、内部バス
側に切り替えて、データ転送前の状態に戻ることができ
る（６０６）。
【００３５】
【発明の効果】本願発明によれば、マスターユニットに
複数のスレーブユニットを接続したシステムにおいて、
簡単な構成により、マスターユニットと任意のスレーブ
ユニット間、又は、任意のスレーブユニット同士間を信
号バスで直結することができるため、これらの装置間で
のデータ転送を高速に行うことができる。
複数のスレーブユニットを接続したシステムにおいて、
簡単な構成により、マスターユニットと任意のスレーブ
ユニット間、又は、任意のスレーブユニット同士間を信
号バスで直結することができるため、これらの装置間で
のデータ転送を高速に行うことができる。
【００３６】また、データ転送を行う装置は、中継スレ
ーブユニットの切替回路を介して接続されており、デー
タ転送中において、中継スレーブユニットのＤＰＲＡＭ
及び中央処理部を介在させることはない。このため、他
のスレーブユニットのパフォーマンスを低下させること
なく、データ転送を行うことができる。さらに、割込信
号が順次に伝達され、切替回路が順次に切り替えられ
て、所望の装置同士が接続されるため、データ転送を行
う装置間を確実に接続することができる。
ーブユニットの切替回路を介して接続されており、デー
タ転送中において、中継スレーブユニットのＤＰＲＡＭ
及び中央処理部を介在させることはない。このため、他
のスレーブユニットのパフォーマンスを低下させること
なく、データ転送を行うことができる。さらに、割込信
号が順次に伝達され、切替回路が順次に切り替えられ
て、所望の装置同士が接続されるため、データ転送を行
う装置間を確実に接続することができる。
【図１】本発明によるファクシミリ装置の一構成例を示
したブロック図である。
したブロック図である。
【図２】図１に示したスレーブユニットの一構成例を詳
細に示した図である。
細に示した図である。
【図３】マスターユニット、これに直接接続されていな
いスレーブユニット間でのデータ転送の様子を示した図
である。
いスレーブユニット間でのデータ転送の様子を示した図
である。
【図４】直接接続されていないスレーブユニット間での
データ転送の様子を示した図である。
データ転送の様子を示した図である。
【図５】マスターユニットからスレーブユニットへデー
タを転送する場合の基本動作を示したフローチャートで
ある。
タを転送する場合の基本動作を示したフローチャートで
ある。
【図６】スレーブユニットからマスターユニット又は所
望のスレーブユニットへデータを転送する場合の基本動
作を示したフローチャートである。
望のスレーブユニットへデータを転送する場合の基本動
作を示したフローチャートである。
【図７】複数のオプションボードが付加された従来のフ
ァクシミリ装置の一構成例を示した図である。
ァクシミリ装置の一構成例を示した図である。
１ ・・・マスターユニット ２ ・・・スレーブユニット ２１・・・ＤＰＲＡＭ（デュアルポートＲＡＭ） ２２・・・切替回路 Ｂｏ、ＡＢ０、ＤＢ０・・・前段装置との信号バス Ｂｉ、ＡＢ１、ＤＢ２・・・スレーブユニット内部の信
号バス Ｂｏ、ＡＢ２、ＤＢ２・・・後段装置との信号バス ＩＮＴ・・・ホスト装置からの割込信号 ＳＷｃ・・・ホスト装置からの指令
号バス Ｂｏ、ＡＢ２、ＤＢ２・・・後段装置との信号バス ＩＮＴ・・・ホスト装置からの割込信号 ＳＷｃ・・・ホスト装置からの指令
Claims (3)
- 【請求項１】マスターユニットに複数のスレーブユニッ
トをシリアル結合して構成される通信端末装置におい
て、各スレーブユニットが、前段ユニットとのユニット
間信号バスに接続された記憶手段と、後段ユニットとの
ユニット間信号バスをスレーブユニット内部の信号バス
又は前段ユニットとのユニット間信号バスのいずれかに
切り替え結合する切替手段とを備えて構成されることを
特徴とする通信端末装置。 - 【請求項２】上記切替手段は、待機時にユニット内部の
信号バス側へ切り替えられる一方、マスターユニットか
らの割り込み信号により、前段ユニットとのユニット間
信号バス側へ切り替わる手段として構成され、マスター
ユニットの指令により、各スレーブユニットの切替手段
が次々に切り替えられることによって、マスターユニッ
トを任意のスレーブユニットに結合することを特徴とす
る請求項１に記載の通信端末装置。 - 【請求項３】スレーブユニットからの割り込み信号は、
前段ユニットの記憶手段を介してマスターユニットへ伝
達され、上記切替手段は、後段ユニットからの割り込み
信号により、前段ユニットとのユニット間信号バス側へ
切り替わる手段として構成され、前段の各スレーブユニ
ットの切替手段が次々に切り替えられることによって、
任意のスレーブユニットをマスターユニットに結合する
ことを特徴とする請求項１又は２に記載の通信端末装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14193696A JP3511804B2 (ja) | 1996-06-04 | 1996-06-04 | 通信端末装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14193696A JP3511804B2 (ja) | 1996-06-04 | 1996-06-04 | 通信端末装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09326813A true JPH09326813A (ja) | 1997-12-16 |
| JP3511804B2 JP3511804B2 (ja) | 2004-03-29 |
Family
ID=15303596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14193696A Expired - Fee Related JP3511804B2 (ja) | 1996-06-04 | 1996-06-04 | 通信端末装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3511804B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007102355A (ja) * | 2005-09-30 | 2007-04-19 | Sony Corp | 電子機器 |
| KR100975992B1 (ko) * | 2003-09-05 | 2010-08-17 | 매그나칩 반도체 유한회사 | 네트워크 인터페이스 장치 |
| JP2016175239A (ja) * | 2015-03-19 | 2016-10-06 | 株式会社リコー | 情報処理システム及び情報処理装置 |
-
1996
- 1996-06-04 JP JP14193696A patent/JP3511804B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100975992B1 (ko) * | 2003-09-05 | 2010-08-17 | 매그나칩 반도체 유한회사 | 네트워크 인터페이스 장치 |
| JP2007102355A (ja) * | 2005-09-30 | 2007-04-19 | Sony Corp | 電子機器 |
| JP2016175239A (ja) * | 2015-03-19 | 2016-10-06 | 株式会社リコー | 情報処理システム及び情報処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3511804B2 (ja) | 2004-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7062594B1 (en) | Root complex connection system | |
| US20090164724A1 (en) | System and control method for hot swapping of memory modules configured in a ring bus | |
| US6311245B1 (en) | Method for time multiplexing a low-speed and a high-speed bus over shared signal lines of a physical bus | |
| JP3511804B2 (ja) | 通信端末装置 | |
| US5717852A (en) | Multiple bus control method and a system thereof | |
| JP2589821B2 (ja) | 情報処理システムの中央処理ユニット | |
| US6034545A (en) | Macrocell for data processing circuit | |
| US5175832A (en) | Modular memory employing varying number of imput shift register stages | |
| US7716392B2 (en) | Computer system having an I/O module directly connected to a main storage for DMA transfer | |
| JPS60138664A (ja) | 所要デ−タバス幅の異なる装置群のためのデ−タバス方式 | |
| JPS6146550A (ja) | バス間結合装置 | |
| JPH054041Y2 (ja) | ||
| JP3440794B2 (ja) | 通信端末装置 | |
| JPH0561812A (ja) | 情報処理システム | |
| JPH11232894A (ja) | 半導体メモリ装置 | |
| KR100396270B1 (ko) | 분산제어시스템내 메인제어보드의 하드웨어 이중화구현장치 | |
| JPH047730A (ja) | 磁気ディスク制御システム | |
| JP3086245B2 (ja) | 他系アクセス指定装置 | |
| JPH04263333A (ja) | メモリ二重化方式 | |
| JPS63250730A (ja) | 印字システム | |
| KR100315710B1 (ko) | 이중화된 프로세서부의 이중화 제어회로 | |
| JP4110838B2 (ja) | メモリバックアップ回路 | |
| JPH0552979B2 (ja) | ||
| JP3473746B2 (ja) | データ送受信回路 | |
| JPH04170661A (ja) | マイクロプロセッサシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031229 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |