JP3440794B2 - 通信端末装置 - Google Patents
通信端末装置Info
- Publication number
- JP3440794B2 JP3440794B2 JP33461597A JP33461597A JP3440794B2 JP 3440794 B2 JP3440794 B2 JP 3440794B2 JP 33461597 A JP33461597 A JP 33461597A JP 33461597 A JP33461597 A JP 33461597A JP 3440794 B2 JP3440794 B2 JP 3440794B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- slave
- unit
- reset
- reset signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、例えばG3ファクシ
ミリ装置を主機器（マスタユニット）とする通信端末装
置に関し、特に、例えばG4オプションボード，プリンタ
ボード等の複数の従属機器（スレーブユニット）がデイ
ジーチェーン接続された通信端末装置に関する。
ミリ装置を主機器（マスタユニット）とする通信端末装
置に関し、特に、例えばG4オプションボード，プリンタ
ボード等の複数の従属機器（スレーブユニット）がデイ
ジーチェーン接続された通信端末装置に関する。
【０００２】
【従来の技術】従来、例えばG3ファクシミリ装置に、G4
ファクシミリ機能のオプションボード，プリンタのオプ
ションボード等の種々のオプションボードをデイジーチ
ェーン（Daisy Chain ）接続して機能拡張するものがあ
った。この場合、G3ファクシミリ装置本体がマスタユニ
ットであり、他のオプションボードがスレーブユニット
となって機能する。また、このような通信端末装置にパ
ーソナルコンピュータを更にデイジーチェーン接続し、
パーソナルコンピュータで作成したビットマップ画像デ
ータを一旦ファクシミリ装置本体へ転送してプリンタの
オプションボードを利用してプリントアウトしたり、又
はそのままファクシミリ送信するような構成も考えられ
る。
ファクシミリ機能のオプションボード，プリンタのオプ
ションボード等の種々のオプションボードをデイジーチ
ェーン（Daisy Chain ）接続して機能拡張するものがあ
った。この場合、G3ファクシミリ装置本体がマスタユニ
ットであり、他のオプションボードがスレーブユニット
となって機能する。また、このような通信端末装置にパ
ーソナルコンピュータを更にデイジーチェーン接続し、
パーソナルコンピュータで作成したビットマップ画像デ
ータを一旦ファクシミリ装置本体へ転送してプリンタの
オプションボードを利用してプリントアウトしたり、又
はそのままファクシミリ送信するような構成も考えられ
る。
【０００３】図３は、このようなマスタユニットに複数
のスレーブユニットが接続された従来の通信端末装置の
一構成例を示すブロック図である。図３において、１は
マスタユニットを示しており、複数（この例では２個）
のスレーブユニット2-1 ，2-2 がこの順にデイジーチェ
ーン接続されている。なお、スレーブユニット2-1 ，2-
2 は、マスタユニット１に対して着脱可能なオプション
ボード又はマスタユニット１の基板上に固定された集積
回路等、種々の形態をとることが可能であるが、何れの
場合においてもマスタユニット１に対してデイジーチェ
ーン接続されているものである。
のスレーブユニットが接続された従来の通信端末装置の
一構成例を示すブロック図である。図３において、１は
マスタユニットを示しており、複数（この例では２個）
のスレーブユニット2-1 ，2-2 がこの順にデイジーチェ
ーン接続されている。なお、スレーブユニット2-1 ，2-
2 は、マスタユニット１に対して着脱可能なオプション
ボード又はマスタユニット１の基板上に固定された集積
回路等、種々の形態をとることが可能であるが、何れの
場合においてもマスタユニット１に対してデイジーチェ
ーン接続されているものである。
【０００４】マスタユニット１内には、少なくともMPU
10及びメモリ（RAM ）50が備えられている。また、各ス
レーブユニット2-1 ，2-2 内にも夫々少なくともMPU 20
-1，20-2及びDPRAM （デュアルポートRAM ）21-1，21-2
が備えられている。そして、マスタユニット１と各スレ
ーブユニット2-1 ，2-2 とは夫々のRAM 50，DPRAM 21-
1，21-2を介して非同期でデータ転送を行なう。
10及びメモリ（RAM ）50が備えられている。また、各ス
レーブユニット2-1 ，2-2 内にも夫々少なくともMPU 20
-1，20-2及びDPRAM （デュアルポートRAM ）21-1，21-2
が備えられている。そして、マスタユニット１と各スレ
ーブユニット2-1 ，2-2 とは夫々のRAM 50，DPRAM 21-
1，21-2を介して非同期でデータ転送を行なう。
【０００５】RAM 50，DPRAM 21-1間でのデータ転送は、
マスタユニット１とスレーブユニット2-1 とDPRAM 21-1
とを接続するバスラインB-0 を介して行われ、このバス
ラインB-0 は、マスタユニット１内においてはMPU 10及
びRAM 50とを接続している。また、DPRAM 21-1，21-2間
でのデータ転送は、スレーブユニット2-1 とスレーブユ
ニット2-2 のDPRAM 21-2とを接続するバスラインB-1 を
介して行われ、このバスラインB-1 は、スレーブユニッ
ト2-1 内においてはMPU 20-1及びDPRAM 21-1とを接続し
ている。さらに、DPRAM 21-1，他のスレーブユニットの
DPRAM 間でのデータ転送は、スレーブユニット2-2 と他
のスレーブユニットとを接続するバスラインB-2 を介し
て行われ、バスラインB-2 は、スレーブユニット2-2 内
においてはMPU 20-2及びDPRAM 21-2とを接続している。
マスタユニット１とスレーブユニット2-1 とDPRAM 21-1
とを接続するバスラインB-0 を介して行われ、このバス
ラインB-0 は、マスタユニット１内においてはMPU 10及
びRAM 50とを接続している。また、DPRAM 21-1，21-2間
でのデータ転送は、スレーブユニット2-1 とスレーブユ
ニット2-2 のDPRAM 21-2とを接続するバスラインB-1 を
介して行われ、このバスラインB-1 は、スレーブユニッ
ト2-1 内においてはMPU 20-1及びDPRAM 21-1とを接続し
ている。さらに、DPRAM 21-1，他のスレーブユニットの
DPRAM 間でのデータ転送は、スレーブユニット2-2 と他
のスレーブユニットとを接続するバスラインB-2 を介し
て行われ、バスラインB-2 は、スレーブユニット2-2 内
においてはMPU 20-2及びDPRAM 21-2とを接続している。
【０００６】このようなマスタユニット１に複数のスレ
ーブユニット2-1 ，2-2 がデイジーチェーン接続された
従来の通信端末装置において、マスタユニット１，スレ
ーブユニット2ー1 ，2-2 の何れかで異常が検出された場
合には、接続されたユニットとの関連付け等のハードウ
ェア設定を初期状態に戻すために、デイジーチェーンさ
れた全てのユニットをリセットする必要がある。
ーブユニット2-1 ，2-2 がデイジーチェーン接続された
従来の通信端末装置において、マスタユニット１，スレ
ーブユニット2ー1 ，2-2 の何れかで異常が検出された場
合には、接続されたユニットとの関連付け等のハードウ
ェア設定を初期状態に戻すために、デイジーチェーンさ
れた全てのユニットをリセットする必要がある。
【０００７】このため、例えば各ユニット間にリセット
信号線を設ける構成が考えられる。この構成において、
例えばスレーブユニット2-1 に異常が検出された場合に
は、MPU 20-1は自身をリセットするとともに、マスタユ
ニット１及びスレーブユニット2-2 へリセット信号を転
送する。
信号線を設ける構成が考えられる。この構成において、
例えばスレーブユニット2-1 に異常が検出された場合に
は、MPU 20-1は自身をリセットするとともに、マスタユ
ニット１及びスレーブユニット2-2 へリセット信号を転
送する。
【０００８】リセット信号が与えられたマスタユニット
１のMPU 10及びスレーブユニット2-2 のMPU 20-2は、夫
々自身をリセットするとともに、スレーブユニット2-2
のMPU 20-2は、バスラインB-2 を介して接続された次の
スレーブユニットへリセット信号を転送する。さらに、
他のスレーブユニットがデイジーチェーン接続されてい
る場合には、上述の手順にてリセット信号の転送が繰り
返される。
１のMPU 10及びスレーブユニット2-2 のMPU 20-2は、夫
々自身をリセットするとともに、スレーブユニット2-2
のMPU 20-2は、バスラインB-2 を介して接続された次の
スレーブユニットへリセット信号を転送する。さらに、
他のスレーブユニットがデイジーチェーン接続されてい
る場合には、上述の手順にてリセット信号の転送が繰り
返される。
【０００９】
【発明が解決しようとする課題】ところが、各ユニット
は隣接する他のユニットへリセット信号を送出するため
に、各ユニットが自身をリセットした後に与えられたリ
セット信号を無効にする等の手段を講じない限り、隣接
するユニットが既にリセットを完了したユニットへリセ
ット信号を送出してリセットを繰り返すという問題が生
じる。
は隣接する他のユニットへリセット信号を送出するため
に、各ユニットが自身をリセットした後に与えられたリ
セット信号を無効にする等の手段を講じない限り、隣接
するユニットが既にリセットを完了したユニットへリセ
ット信号を送出してリセットを繰り返すという問題が生
じる。
【００１０】また、何れかのユニットの電源がOFF 状態
である場合等このユニットが信号を出力できない状態で
ある場合であって、他のユニットにおいて異常が検出さ
れた場合に、リセット信号が全てのユニットに対して転
送されないという問題が生じる。
である場合等このユニットが信号を出力できない状態で
ある場合であって、他のユニットにおいて異常が検出さ
れた場合に、リセット信号が全てのユニットに対して転
送されないという問題が生じる。
【００１１】本発明は斯かる事情に鑑みてなされたもの
であり、マスタユニットから分岐して各スレーブユニッ
トに並列に接続された信号線を２つ設け、スレーブユニ
ットにおける異常の検出時に、一方の信号線を介してス
レーブユニットからマスタユニットへ信号を与え、この
信号に応じてマスタユニットは自身をリセットするとと
もに、他方の信号線を介してマスタユニットから全ての
スレーブユニットへリセット信号を与えることにより、
全てのスレーブユニットを一斉にリセットすることがで
き、各ユニットがリセットを繰り返すことがなく、何れ
かのユニットが信号を出力できない状態にある場合にお
いても全てのユニットをリセットすることができるファ
クシミリ装置の如き通信端末装置を提供することを目的
とする。
であり、マスタユニットから分岐して各スレーブユニッ
トに並列に接続された信号線を２つ設け、スレーブユニ
ットにおける異常の検出時に、一方の信号線を介してス
レーブユニットからマスタユニットへ信号を与え、この
信号に応じてマスタユニットは自身をリセットするとと
もに、他方の信号線を介してマスタユニットから全ての
スレーブユニットへリセット信号を与えることにより、
全てのスレーブユニットを一斉にリセットすることがで
き、各ユニットがリセットを繰り返すことがなく、何れ
かのユニットが信号を出力できない状態にある場合にお
いても全てのユニットをリセットすることができるファ
クシミリ装置の如き通信端末装置を提供することを目的
とする。
【００１２】
【課題を解決するための手段】第１発明に係る通信端末
装置は、主機器に複数の従属機器がデイジーチェーン接
続されたものにおいて、主機器に対して各従属機器を並
列に接続する２つの信号線と、従属機器から一方の信号
線へ前記主機器をリセットする第１リセット信号を出力
する手段と、主機器への前記第１リセット信号入力を検
出する手段と、検出に応じて主機器から他方の信号線へ
従属機器をリセットする第２リセット信号を出力する手
段とを備えることを特徴とする。
装置は、主機器に複数の従属機器がデイジーチェーン接
続されたものにおいて、主機器に対して各従属機器を並
列に接続する２つの信号線と、従属機器から一方の信号
線へ前記主機器をリセットする第１リセット信号を出力
する手段と、主機器への前記第１リセット信号入力を検
出する手段と、検出に応じて主機器から他方の信号線へ
従属機器をリセットする第２リセット信号を出力する手
段とを備えることを特徴とする。
【００１３】第２発明に係る通信端末装置は、第１発明
の通信端末装置において、前記第２リセット信号を出力
する手段は、全ての従属機器に対して同時に前記第２リ
セット信号を出力し、前記一方の信号線へ前記第１リセ
ット信号を出力する手段は、前記第２リセット信号が与
えられた後における従属機器からの前記第１リセット信
号の出力を禁じるべくなしてあることを特徴とする。
の通信端末装置において、前記第２リセット信号を出力
する手段は、全ての従属機器に対して同時に前記第２リ
セット信号を出力し、前記一方の信号線へ前記第１リセ
ット信号を出力する手段は、前記第２リセット信号が与
えられた後における従属機器からの前記第１リセット信
号の出力を禁じるべくなしてあることを特徴とする。
【００１４】第３発明に係る通信端末装置は、第１又は
第２発明の通信端末装置において、前記一方の信号線に
は、従属機器から他の従属機器に対しての信号の干渉を
防止するバッファと、主機器への前記第１リセット信号
を生成するライトポートとが介在し、前記他方の信号線
には、主機器からの前記第２リセット信号を生成するラ
イトポートが介在していることを特徴とする。
第２発明の通信端末装置において、前記一方の信号線に
は、従属機器から他の従属機器に対しての信号の干渉を
防止するバッファと、主機器への前記第１リセット信号
を生成するライトポートとが介在し、前記他方の信号線
には、主機器からの前記第２リセット信号を生成するラ
イトポートが介在していることを特徴とする。
【００１５】第１及び第３発明に係る通信端末装置によ
れば、主機器としてのマスタユニットに複数の従属機器
としてのスレーブユニットがデイジーチェーン接続され
た装置において、マスタユニットに対してスレーブユニ
ットを並列に接続する信号線を２つ（例えば、各信号線
を第１信号線，第２信号線とする）設けておき、スレー
ブユニットから第１リセット信号を第１信号線へ出力
し、この第１リセット信号にマスタユニットが呼応して
第２リセット信号を第２信号線へ出力する構成とするこ
とにより、各ユニットがリセットを繰り返すことがな
く、また、デイジーチェーン接続のバスラインを介さな
いバイパスとしての信号線を設けたので、何れかのスレ
ーブユニットが信号を出力できない状態にある場合にお
いても各ユニットをリセットすることができる。
れば、主機器としてのマスタユニットに複数の従属機器
としてのスレーブユニットがデイジーチェーン接続され
た装置において、マスタユニットに対してスレーブユニ
ットを並列に接続する信号線を２つ（例えば、各信号線
を第１信号線，第２信号線とする）設けておき、スレー
ブユニットから第１リセット信号を第１信号線へ出力
し、この第１リセット信号にマスタユニットが呼応して
第２リセット信号を第２信号線へ出力する構成とするこ
とにより、各ユニットがリセットを繰り返すことがな
く、また、デイジーチェーン接続のバスラインを介さな
いバイパスとしての信号線を設けたので、何れかのスレ
ーブユニットが信号を出力できない状態にある場合にお
いても各ユニットをリセットすることができる。
【００１６】第２発明に係る通信端末装置によれば、マ
スターユニットから全てのスレーブユニットに対して第
２リセット信号を出力する構成としたので、全てのスレ
ーブユニットを一斉にリセットすることができ、また、
前記一方の信号線（第１信号線）へ第１リセット信号を
出力する手段は第２リセット信号が与えられた後に第１
リセット信号を出力することを禁じる構成としたので、
スレーブユニットがマスタユニットをリセットすること
を繰り返すことがない。
スターユニットから全てのスレーブユニットに対して第
２リセット信号を出力する構成としたので、全てのスレ
ーブユニットを一斉にリセットすることができ、また、
前記一方の信号線（第１信号線）へ第１リセット信号を
出力する手段は第２リセット信号が与えられた後に第１
リセット信号を出力することを禁じる構成としたので、
スレーブユニットがマスタユニットをリセットすること
を繰り返すことがない。
【００１７】
【発明の実施の形態】以下本発明をその実施の形態を示
す図面に基づいて詳述する。図１は、本発明に係る通信
端末装置（以下、本発明装置という）の一構成例を示す
ブロック図である。
す図面に基づいて詳述する。図１は、本発明に係る通信
端末装置（以下、本発明装置という）の一構成例を示す
ブロック図である。
【００１８】図１において、１はG3規格のファクシミリ
装置本体として構成されたマスタユニット（主機器）を
示しており、少なくともMPU 10とメモリ（RAM ）50とを
備え、さらにファクシミリ装置として必要な例えば符号
化／復号化回路（CODEC ），網制御回路（NCU ）等も備
えられているが、ここでは省略してある。
装置本体として構成されたマスタユニット（主機器）を
示しており、少なくともMPU 10とメモリ（RAM ）50とを
備え、さらにファクシミリ装置として必要な例えば符号
化／復号化回路（CODEC ），網制御回路（NCU ）等も備
えられているが、ここでは省略してある。
【００１９】ファクシミリ装置本体であるマスタユニッ
ト１には、複数（図１に示されている例では２つ）のス
レーブユニット（従属機器）2-1 ，2-2 がデイジーチェ
ーン接続されている。但し、この例においては、G4ボー
ドとして構成されたスレーブユニット2-1 には少なくと
もMPU 20-1とDPRAM 21-1とが備えられており、さらにG4
ボードとして必要な例えばコーデック等も備えられてい
るが、ここでは省略してある。また、プリンタボードと
して構成されているスレーブユニット2-2 には少なくと
もMPU 20-2とDPRAM 21-2とが備えられており、さらにプ
リンタボードとして必要な例えばプリンタインターフェ
イス等も備えられているが、ここでは省略してある。な
お、スレーブユニット2-1 ，2-2 にも夫々の機能を実現
するために必要なソフトウェアプログラムが格納された
ROM が備えられているが、この図１においては省略して
ある。
ト１には、複数（図１に示されている例では２つ）のス
レーブユニット（従属機器）2-1 ，2-2 がデイジーチェ
ーン接続されている。但し、この例においては、G4ボー
ドとして構成されたスレーブユニット2-1 には少なくと
もMPU 20-1とDPRAM 21-1とが備えられており、さらにG4
ボードとして必要な例えばコーデック等も備えられてい
るが、ここでは省略してある。また、プリンタボードと
して構成されているスレーブユニット2-2 には少なくと
もMPU 20-2とDPRAM 21-2とが備えられており、さらにプ
リンタボードとして必要な例えばプリンタインターフェ
イス等も備えられているが、ここでは省略してある。な
お、スレーブユニット2-1 ，2-2 にも夫々の機能を実現
するために必要なソフトウェアプログラムが格納された
ROM が備えられているが、この図１においては省略して
ある。
【００２０】マスタユニット１とスレーブユニット2-1
とはバスラインB-0 で接続されている。具体的には、マ
スタユニット１内のRAM 50及びMPU 10と、スレーブユニ
ット2-1 内のDPRAM 21-1とがバスラインB-0 により接続
されている。また、スレーブユニット2-1 とスレーブユ
ニット2-2 とはバスラインB-1 で接続されている。具体
的には、スレーブユニット2-1 内のDPRAM 21-1及びMPU
20-1と、スレーブユニット2-2 内のDPRAM 21ー2とがバス
ラインB-1 により接続されている。さらに、スレーブユ
ニット2-2 内のDPRAM 21-2及びはMPU 20-2は、バスライ
ンB-2 に接続されており、このバスラインB-2 には他の
スレーブユニットが接続されている。
とはバスラインB-0 で接続されている。具体的には、マ
スタユニット１内のRAM 50及びMPU 10と、スレーブユニ
ット2-1 内のDPRAM 21-1とがバスラインB-0 により接続
されている。また、スレーブユニット2-1 とスレーブユ
ニット2-2 とはバスラインB-1 で接続されている。具体
的には、スレーブユニット2-1 内のDPRAM 21-1及びMPU
20-1と、スレーブユニット2-2 内のDPRAM 21ー2とがバス
ラインB-1 により接続されている。さらに、スレーブユ
ニット2-2 内のDPRAM 21-2及びはMPU 20-2は、バスライ
ンB-2 に接続されており、このバスラインB-2 には他の
スレーブユニットが接続されている。
【００２１】バスラインB-2 へ入力されたデータは、第
２段目のスレーブユニット2-2 のDPRAM 21-2に一旦書き
込まれる。次には、このスレーブユニット2-2 のDPRAM
21-2からデータが読み出されて第１段目のスレーブユニ
ット2-1 のDPRAM 21-1に一旦書き込まれる。そして最後
に、スレーブユニット2-1 のDPRAM 21-1からデータが読
み出されてマスタユニット１のRAM 50に書き込まれるよ
うになっている。
２段目のスレーブユニット2-2 のDPRAM 21-2に一旦書き
込まれる。次には、このスレーブユニット2-2 のDPRAM
21-2からデータが読み出されて第１段目のスレーブユニ
ット2-1 のDPRAM 21-1に一旦書き込まれる。そして最後
に、スレーブユニット2-1 のDPRAM 21-1からデータが読
み出されてマスタユニット１のRAM 50に書き込まれるよ
うになっている。
【００２２】また、マスタユニット１内のMPU 10に設け
られたリセット信号の出力端は、第２信号線R-2 に接続
され、この第２信号線R-2 に中途には、マスタユニット
１から出力されるリセット信号を生成するライトポート
30が介在している。そして、バッファ40の出力端側の第
２信号線R-2 は、スレーブユニット2-1 ，2-2 の本数に
分割され、分割された各端は各スレーブユニット2-1 ，
2-2 内のMPU 20-1，20-2 に接続されている。
られたリセット信号の出力端は、第２信号線R-2 に接続
され、この第２信号線R-2 に中途には、マスタユニット
１から出力されるリセット信号を生成するライトポート
30が介在している。そして、バッファ40の出力端側の第
２信号線R-2 は、スレーブユニット2-1 ，2-2 の本数に
分割され、分割された各端は各スレーブユニット2-1 ，
2-2 内のMPU 20-1，20-2 に接続されている。
【００２３】これとは逆に、各スレーブユニット2-1 ，
2-2 内のMPU 20-1，20-2の各出力端は、複数に分割され
た第１信号線R-1 に夫々接続されている。第１信号線R-
1 の分割された部分の中途には、リセット信号を生成す
るライトポート30-1，30-2と、各スレーブユニット2-1
，2-2 間での信号の干渉を阻止するバッファ40-1，40-
2とが夫々直列に介在している。各バッファ40-1，40-2
の出力端側の第１信号線R-1 は、１本の信号線に収束さ
れてマスタユニット１の入力端に接続されている。
2-2 内のMPU 20-1，20-2の各出力端は、複数に分割され
た第１信号線R-1 に夫々接続されている。第１信号線R-
1 の分割された部分の中途には、リセット信号を生成す
るライトポート30-1，30-2と、各スレーブユニット2-1
，2-2 間での信号の干渉を阻止するバッファ40-1，40-
2とが夫々直列に介在している。各バッファ40-1，40-2
の出力端側の第１信号線R-1 は、１本の信号線に収束さ
れてマスタユニット１の入力端に接続されている。
【００２４】各スレーブユニット2ー1 ，2-2 内のMPU 20
-1，20-2は、自身及び他のスレーブユニット2ー1 ，2-2
における何らかの異常検出時に第１信号線R-1 へ信号を
出力する。これに対して、マスタユニット１内のMPU 10
は、まず自身をリセットするとともに、第１信号線R-1
を介して与えられる信号に応じて全てのスレーブユニッ
ト2ー1 ，2-2 のMPU20-1 ，20-2に対して一斉にリセット
信号を出力する。
-1，20-2は、自身及び他のスレーブユニット2ー1 ，2-2
における何らかの異常検出時に第１信号線R-1 へ信号を
出力する。これに対して、マスタユニット１内のMPU 10
は、まず自身をリセットするとともに、第１信号線R-1
を介して与えられる信号に応じて全てのスレーブユニッ
ト2ー1 ，2-2 のMPU20-1 ，20-2に対して一斉にリセット
信号を出力する。
【００２５】また、マスタユニット１において異常が検
出された場合においても、まずマスタユニット１自身を
リセットするとともに、第１信号線R-1 を介して与えら
れる信号に応じて全てのスレーブユニット2ー1 ，2-2 の
MPU20-1 ，20-2に対して一斉にリセット信号を出力する
ようになっている。
出された場合においても、まずマスタユニット１自身を
リセットするとともに、第１信号線R-1 を介して与えら
れる信号に応じて全てのスレーブユニット2ー1 ，2-2 の
MPU20-1 ，20-2に対して一斉にリセット信号を出力する
ようになっている。
【００２６】なお、リセット信号が与えられたスレーブ
ユニット2ー1 ，2-2 のMPU20-1 ，20-2は、夫々自身をリ
セットする。このとき、各スレーブユニット2ー1 ，2-2
は、マスタユニット１又は他のスレーブユニット2ー1 ，
2-2 に対してリセット信号の出力は行なわない。
ユニット2ー1 ，2-2 のMPU20-1 ，20-2は、夫々自身をリ
セットする。このとき、各スレーブユニット2ー1 ，2-2
は、マスタユニット１又は他のスレーブユニット2ー1 ，
2-2 に対してリセット信号の出力は行なわない。
【００２７】このような図１に示されている本発明装置
において、何れかのユニットにおいて異常が検出された
場合におけるマスタユニット１のMPU 10がリセット信号
を出力する手順について、図２のフローチャートを参照
して以下に説明する。
において、何れかのユニットにおいて異常が検出された
場合におけるマスタユニット１のMPU 10がリセット信号
を出力する手順について、図２のフローチャートを参照
して以下に説明する。
【００２８】MPU 10は、信号待ちの状態にあり（ステッ
プ１）、その入力端に信号が検出されるまで所定の時間
周期でステップ１を繰り返す。そして、信号が検出され
るのに伴って、まずマスタユニット１自身のリセットを
行なう（ステップ２）とともに、MPU 10の出力端から全
てのスレーブユニット2-1 ，2-2 に対してリセット信号
を出力する（ステップ３）。
プ１）、その入力端に信号が検出されるまで所定の時間
周期でステップ１を繰り返す。そして、信号が検出され
るのに伴って、まずマスタユニット１自身のリセットを
行なう（ステップ２）とともに、MPU 10の出力端から全
てのスレーブユニット2-1 ，2-2 に対してリセット信号
を出力する（ステップ３）。
【００２９】
【発明の効果】以上詳述した如く本発明に係る通信端末
装置によれば、主機器としてのマスタユニットに複数の
従属機器としてのスレーブユニットがデイジーチェーン
接続された装置において、マスタユニットに対してスレ
ーブユニットを並列に接続する信号線を２つ（例えば、
各信号線を第１信号線，第２信号線とする）設けてお
き、スレーブユニットから信号を第１信号線へ出力し、
この信号にマスタユニットが呼応してリセット信号を第
２信号線へ出力することにより、各ユニットがリセット
を繰り返すことがなく、また、デイジーチェーン接続の
バスラインを介さないバイパスとしての信号線を設けた
ので、何れかのスレーブユニットが信号を出力できない
状態にある場合においても各ユニットをリセットするこ
とができる。
装置によれば、主機器としてのマスタユニットに複数の
従属機器としてのスレーブユニットがデイジーチェーン
接続された装置において、マスタユニットに対してスレ
ーブユニットを並列に接続する信号線を２つ（例えば、
各信号線を第１信号線，第２信号線とする）設けてお
き、スレーブユニットから信号を第１信号線へ出力し、
この信号にマスタユニットが呼応してリセット信号を第
２信号線へ出力することにより、各ユニットがリセット
を繰り返すことがなく、また、デイジーチェーン接続の
バスラインを介さないバイパスとしての信号線を設けた
ので、何れかのスレーブユニットが信号を出力できない
状態にある場合においても各ユニットをリセットするこ
とができる。
【００３０】また、マスターユニットから全てのスレー
ブユニットに対してリセット信号を出力することによ
り、全てのスレーブユニットを一斉にリセットすること
ができ、また前記一方の信号線（第１信号線）へ信号を
出力する手段はリセット信号が与えられた後に信号を出
力することを禁じることにより、スレーブユニットがマ
スタユニットをリセットすることを繰り返すことがない
等、本発明は優れた効果を奏する。
ブユニットに対してリセット信号を出力することによ
り、全てのスレーブユニットを一斉にリセットすること
ができ、また前記一方の信号線（第１信号線）へ信号を
出力する手段はリセット信号が与えられた後に信号を出
力することを禁じることにより、スレーブユニットがマ
スタユニットをリセットすることを繰り返すことがない
等、本発明は優れた効果を奏する。
【図１】本発明に係る通信端末装置の一構成例を示すブ
ロック図である。
ロック図である。
【図２】何れかのユニットにおいて異常が検出された場
合におけるマスタユニットのMPU がリセット信号を出力
する手順を示すフローチャートである。
合におけるマスタユニットのMPU がリセット信号を出力
する手順を示すフローチャートである。
【図３】マスタユニットに複数のスレーブユニットが接
続された従来の通信端末装置の一構成例を示すブロック
図である。
続された従来の通信端末装置の一構成例を示すブロック
図である。
１ マスタユニット（ファクシミリ装置本体）
2-1 スレーブユニット（G4ボード）
2-2 スレーブユニット（モデムボード）
10，20-1，20-2 MPU
30，30-1，30-2 ライトポート
40-1，40-2 バッファ
50 メモリ（RAM ）
R-1 第１信号線
R-2 第２信号線
Claims (3)
- 【請求項１】 主機器に複数の従属機器がデイジーチェ
ーン接続されたものにおいて、主機器に対して各従属機
器を並列に接続する２つの信号線と、従属機器から一方
の信号線へ前記主機器をリセットする第１リセット信号
を出力する手段と、主機器への前記第１リセット信号入
力を検出する手段と、検出に応じて主機器から他方の信
号線へ従属機器をリセットする第２リセット信号を出力
する手段とを備えることを特徴とする通信端末装置。 - 【請求項２】 前記第２リセット信号を出力する手段
は、全ての従属機器に対して同時に前記第２リセット信
号を出力し、前記一方の信号線へ前記第１リセット信号
を出力する手段は、前記第２リセット信号が与えられた
後における従属機器からの前記第１リセット信号の出力
を禁じるべくなしてあることを特徴とする請求項１記載
の通信端末装置。 - 【請求項３】 前記一方の信号線には、従属機器から他
の従属機器に対しての信号の干渉を防止するバッファ
と、主機器への前記第１リセット信号を生成するライト
ポートとが介在し、前記他方の信号線には、主機器から
の前記第２リセット信号を生成するライトポートが介在
していることを特徴とする請求項１又は２記載の通信端
末装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33461597A JP3440794B2 (ja) | 1997-12-04 | 1997-12-04 | 通信端末装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33461597A JP3440794B2 (ja) | 1997-12-04 | 1997-12-04 | 通信端末装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11167435A JPH11167435A (ja) | 1999-06-22 |
| JP3440794B2 true JP3440794B2 (ja) | 2003-08-25 |
Family
ID=18279366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33461597A Expired - Fee Related JP3440794B2 (ja) | 1997-12-04 | 1997-12-04 | 通信端末装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3440794B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101638009B (zh) * | 2008-07-29 | 2011-07-20 | 精工爱普生株式会社 | 印刷装置、印刷装置的控制方法及控制程序 |
-
1997
- 1997-12-04 JP JP33461597A patent/JP3440794B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101638009B (zh) * | 2008-07-29 | 2011-07-20 | 精工爱普生株式会社 | 印刷装置、印刷装置的控制方法及控制程序 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11167435A (ja) | 1999-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6914954B2 (en) | Apparatus and method for serial data communication between plurality of chips in a chip set | |
| US20070115939A1 (en) | Network on chip system employing an advanced extensible interface protocol | |
| WO1999022307A1 (fr) | Interface de donnees et systeme de communication haute vitesse utilisant cette interface | |
| US20020087749A1 (en) | Computer system, CPU and memory installed apparatus, and input/output control apparatus | |
| JP3440794B2 (ja) | 通信端末装置 | |
| US6192409B1 (en) | X.25 network connection for X.25 protocol communication used in a full electronic switching system | |
| US20060041705A1 (en) | System and method for arbitration between shared peripheral core devices in system on chip architectures | |
| JP2878445B2 (ja) | データ印字方法 | |
| JP3511804B2 (ja) | 通信端末装置 | |
| US7076584B2 (en) | Method and apparatus for interconnecting portions of circuitry within a data processing system | |
| JPH0619838A (ja) | 光バックプレーン | |
| JP3445443B2 (ja) | 通信制御方法 | |
| JP3095060B2 (ja) | Ａｔｍスイッチ装置 | |
| WO2024102915A1 (en) | Pcie retimer providing failover to redundant endpoint using inter-die data interface | |
| KR100374335B1 (ko) | 버스 시스템의 보드 격리회로 | |
| JP3372865B2 (ja) | バス構成方式およびバス信号分配方法並びに半導体集積回路 | |
| JPS59177629A (ja) | デ−タ転送システム | |
| JPH0561812A (ja) | 情報処理システム | |
| JP2000076199A (ja) | デバッグ端子を有するマルチプロセッサ装置 | |
| JP2002251371A (ja) | 電子機器における通信装置および通信方法 | |
| JP2616010B2 (ja) | パケットネットワーク | |
| JPH05250224A (ja) | 監視制御方式 | |
| JPH0267667A (ja) | 回路基板 | |
| JPH02193250A (ja) | コンピュータ接続方式 | |
| JPH11149422A (ja) | データ保持方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |