JPH0267667A - 回路基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は回路基板に関し、−層詳細には、回路基板の信
号入力部同士および信号出力部同士を同一のインタフェ
ース回路で構成することにより、任意の回路基板間の結
合を安価に実現可能とした回路基板に関する。

［発明の背景］ 一般に、信号処理装置を作成する場合、ある纏まった処
理毎にブロック化して処理ブロック毎に１つの回路基板
を作成し、夫々の処理ブロック回路基板を結合すること
により所望の機能を達成する信号処理装置を作成する。

この場合、夫々の回路基板には結合するための条件を具
備した回路、すなわち、回路基板間における電圧レベノ
ペタイミング等の整合を行うインタフェース回路が形成
される。

然しなから、このようなインタフェース回路を備えた回
路基板であっても、第１図に示すように、最終処理ブロ
ック回路基板り、と中間処理ブロック回路基板Ｍ、と初
期処理ブロック回路基板Ｆ１およびＦ２とを必要に応じ
て組み合わせて１つの信号処理装置を形成する場合、そ
の組み合わせに応じて同じ処理機能を有する回路基板を
改めて形成する必要がある。すなわち、回路基板り、お
よびＦｌを組み合わせた場合（第１図Ｃ参照）と、回路
基板り、　、Ｍ、およびＦ＋を組み合わせた場合（第１
図す参照）とでは同じ回路基板り、　、Ｆ、でも回路基
板り３、Ｆｌを直接結合する場合と回路基板Ｍ１　を介
して結合する場合とでは結合条件が一般に異なるのが常
である。従って、回路基板Ｌ１　およびＦｌには組み合
わせに応じたインタフェース回路が必要となる。また、
回路基１ｆｆｌＬ、とＦ２を組み合わせる場合（第１図
Ｃ参照）、回路基板り、とＭｌ　とＦ２を組み合わせる
場合（第１図Ｃ参照）も同様である。

そこで、インタフェース回路を処理ブロック回路基板か
ら分離して１つのインタフェース回路基板として独立さ
せ、夫々の処理ブロック回路基板の組み合わせに応じた
インタフェース回路を仲介として夫々の処理ブロック回
路基板を結合させるという方法が考えられる。然しなか
ら、この場合、新しい組み合わせが発生する毎に新しい
インタフェース回路基板を作成しなければならない。従
って、回路基板の組み合わせにより新しい機能を達成す
るためには、いずれの場合にも既存の処理ブロック回路
基板の修正、変更あるいはインタフェース回路基板の新
規作成を行わなければならないという負担が生じ、効率
のよい機能拡張、開発に支障をきたすという不具合を露
呈している。

［発明の目的］ 本発明は前記の不都合を克服するためになされたもので
あって、異なる機能を有する複数の回路基板の入出力仕
様を共通化することにより、夫々の回路基板を必要に応
じて組み合わせる場合、回路基板を変更することなく所
望の信号処理装置を安価に構成可能とする回路基板を提
供することを目的とする。

［目的を達成するための手段］ 前記の目的を達成するために、本発明は所定の信号処理
を行う複数の回路基板を結合することで所望のシステム
を構成する際、回路基板の信号出力部を当該回路基板に
結合される他の回路基板の信号入力部に対応するインタ
フェース回路で構成すると共に、各回路基板の信号入力
部同士および信号出力部同士のインタフェース回路を同
一構成とすることを特徴とする。

「実施態様コ 次に、本発明に係る回路基板について好適な実施態様を
挙げ、添付の図面を参照しながら以下詳細に説明する。

第２図において、参照符号／Ｏは本実施態様に係る回路
基板が適用される画像処理システムを示し、この画像処
理システム／Ｏは撮像装置１２と画像処理装置１４と画
像記録袋Ｗ１６とこれらの装置１２．１４および１６を
結合するビデオ信号インタフェース基板１８およびデジ
タル信号インタフェース基板２０とから基本的に構成さ
れる。

撮像装置１２は、例えば、ＣＣＤカメラ等によって構成
される内視鏡であり、体内に挿入され被写体である患部
の画像情報をビデオ信号に変換する機能を有する。画像
処理装置１４は撮像装置１２からビデオ信号インタフェ
ース基板１８を介して転送されたビデオ信号に対して輪
郭強調、周波数処理等の画像処理を施す機能を有する。

また、画像記録装置１６は画像処理装置１４からデジタ
ル信号インタフェース基板２０を介して転送された画像
データを光ディスク等の記録媒体上に記録し、あるいは
フィルム等の記録担体上に可視像を形成する機能を有す
る。

ここで、画像記録装置１６およびデジタル信号インタフ
ェース基板２０は第３図に示すように構成される。すな
わち、画像記録装置１６はシステム基板２２とプリンタ
等の画像記録機器２６とから基本的に構成される。この
場合、システム基板２２はデジタル信号インタフェース
基板２０と対応する仕様に基づき画像データを含むデー
タの授受を行うＩ／Ｏボート２８と、Ｉ／Ｏポート２８
に人力した画像データを内部バス３０を介してライン単
位で格納する第１のラインバッファ３２と、第１ライン
バツフア３２からの画像データをライン単位で格納する
第２のラインバッファ３４と、前記内部バス３０を所定
の仕様に基づき制御するインタフェース制御部３６と、
画像記録装置１６全体の制御を行うと共に第２ラインバ
ツフア３４からの画像データを処理するシステム制御部
３８ど、当該システム制御部３８の制御に基づいて画像
情報を画像記録機器２６に出力する画像出力部４０とか
ら構成される。

一方、デジタル信号インタフェース基板２０はシステム
基板２２のＩ／Ｏボート２８と共通の入出力仕様を有し
画像データを含むデータの授受を行うＩ／Ｏポート４２
と、前記画像処理装置１４とデジタル信号の授受を行う
Ｉ／Ｏボート４４と、Ｉ／Ｏポート４２とＩ／Ｏポート
４４を接続する内部ハス４６を所定の仕様に基づき制御
するインタフェース制御部４８とから構成される。この
場合、前記Ｉ／Ｏポート４４にはデジタル信号の電圧レ
ベル等を所定の仕様に変換する回路が含まれる。

また、画像記録装置１６にはデジタル信号である画像デ
ータをフレーム単位で格納することの出来るフレームメ
モリ基板２４が増設可能である。

このフレームメモリ基板２４はデジタル信号インタフェ
ース基板２０のＩ／Ｏボート４２に共通の入出力仕様を
有し画像データを含むデジタル信号の授受を行うＩ／Ｏ
ポート５０と、システム基板２２のＩ／Ｏポート２８に
共通の入出力仕様を有し前記デジタル信号の授受を行う
Ｉ／Ｏポート５２と、フレームメモリ５４と、前記Ｉ／
Ｏポート５０．５２およびフレームメモリ５４を接続す
る内部バス５６を所定の仕様に基づき制御するインタフ
ェース制御部５８とから構成される。

この場合、フレームメモリ基板２４のＩ／Ｏボート５０
とシステム基板２２のＩ／Ｏポート２８、およびフレー
ムメモリ基板２４のＩ／Ｏボート５２とデジタル信号イ
ンタフェース基板２０のＩ／Ｏボート４２は夫々共通の
入出力仕様を有することになる。

本実施態様に係る回路基板が適用される画像処理システ
ムは基本的には以上のように構成されるものであり、次
にその作用並びに効果について説明する。

ＣＣＤカメラ等の撮像装置１２によって得られた被写体
の画像情報はビデオ信号として専用のビデオ信号インタ
フェース基板１８を介して画像処理装置１４に転送され
る。画像処理装置１４は前記ビデオ信号に対して輪郭強
調、周波数処理等の画像処理を施した後、このビデオ信
号をデジタル信号インタフェース基板２０を介しデジタ
ル信号として画像記録装置１６に転送する。

そこで、先ず、画像記録装置１６にフレームメモリ基板
２４が組み込まれていない場合について説明する。

画像処理装置１４からデジタル信号インタフェース基板
２０に転送されたデジタル信号はＩ／Ｏボート４４にお
いて信号レベル調整等が行われる。

一方、Ｉ／Ｏボート４４はデータ受信の旨をインタフェ
ース制御部４８に知らせる。これを受けたインタフェー
ス制御部４８はＩ／Ｏポート４４から画像データを含む
デジタル信号を取り出し、内部バス４６を介してＩ／Ｏ
ボート４２に転送する。

次いで、前記デジタル信号はＩ／Ｏポート４２を介しシ
ステム基板２２のＩ／Ｏボート２８に転送される。Ｉ／
Ｏポート２８はデータ受信の旨をインタフェース制御部
３６に知らせる。これを受けたインタフェース制御部３
６はＩ／Ｏポート２８から画像データを含むデジタル信
号を取り出して所定のデータ仕様に応じた処理を施し、
画像データを内部バス３０を介して第１ラインバツフア
３２にライン単位で格納する。第１ラインバツフア３２
に格納された画像データはさらにライン単位で第２ライ
ンバツフア３４に格納される。そこで、システム制御部
３８は第２ラインバツフア３４に格納された画像データ
に対して所定の画像処理を施し、画像出力部４０から画
像記録機器２６、すなわち、記録媒体上あるいは記録担
体上に画像情報を出力する。

ここで、第１ラインバツフア３２はシステム制御部３８
が第２ラインバツフア３４に格納された画像データの処
理を終了するまで次のラインの画像データを取り込むこ
とが出来ない。従って、画像処理装置１４の処理速度は
画像記録装置１６の処理速度によって制限されることに
なる。この場合、画像記録装置１６にフレームメモリ基
板２４を組み込めば画像処理装置１４の処理速度を向上
させることが可能となる。

そこで、次に、画像記録装置１６にフレームメモリ基板
２４を組み込んだ場合について説明する。

この場合、フレームメモリ基板２４はＩ／Ｏポー）５０
がシステム基板２２のＩ／Ｏポート２８と同一構成であ
り、また、Ｉ／Ｏボート５２がデジタル信号インタフェ
ース基板２０のＩ／Ｏポート４２と同一構成となってい
る。従って、デジタル信号インタフェース基板２０とフ
レームメモリ基板２４、およびフレームメモリ基板２４
とシステム基板２２は各１／Ｏポート２８．４２．５０
および５２を何ら変更あるいは修正することなく相互に
結合されることになる。

この場合、画像処理装置１４からデジタル信号インタフ
ェース基板２０に転送された画像データはＩ／Ｏボート
４４において信号レベル調整等が行われる。一方、Ｉ／
Ｏボート４４はデータ受信の旨をインタフェース制御部
４８に知らせ、これを受けたインタフェース制御部４８
は■／○ボート４４から画像データを含むデジタル信号
を取り出して内部バス４６を介してＩ／Ｏボート４２に
転送する。次いで、前記デジタル信号はＩ／Ｏボート４
２を介しフレームメモリ基板２４の■／Ｏポート５０に
転送される。一方、Ｉ／Ｏポート５０はデータ受信の旨
をインタフェース制御部５８に知らせる。これを受けて
インタフェース制御部５８はＩ／Ｏボート５０から画像
データを含むデジタル信号を取り出し、所定のデータ仕
様に応じた処理を施し画像データを内部バス５６を介し
てフレームメモリ５４に順次格納する。この場合、フレ
ームメモリ５４には撮像装置１２によって読み込まれた
１フレームの画像データが格納される。

次いで、前記フレームメモリ５４に格納された画像デー
タはインタフェース制御部５８の制御下に所定の処理が
施された後、内部バス５６を介してＩ／Ｏボート５２に
転送される。さらに、該データはＩ／Ｏポート５２を介
してシステム基板２２のＩ／Ｏポート２８に転送される
。この場合、Ｉ／Ｏポート２８に転送された画像データ
は、前述した場合と同様に処理され、画像記録機器２６
を介して可視像が形成される。

ここで、フレームメモリ基板２４は撮像装置１２から転
送された１フレームの画像データをフレームメモリ５４
に一時的に確保するため、画像処理装置１４は画像記録
装置１６の処理速度に制限されることなく高速での画像
処理を遂行することが可能となる。

なお、上述した実施態様ではデジタル信号インタフェー
ス基板２０、フレームメモリ基板２４およびシステム基
板２２間でのインタフェース回路を同一構成とした場合
について説明したが、他の基板あるいは装置間のインタ
フェース回路を同一構成とすることでシステムをさらに
拡張し得ることは勿論である。

［発明の効果］ 以上のように、本発明によれば、夫々の回路基板の入力
部同士および出力部同士が同一構成からなるインタフェ
ース回路を具備しているため、必要に応じて組み合わさ
れる回路基板同士を直接結合することが可能となる。従
って、システムの拡張変更等を極めて容易に行うことが
出来、組み合わされる回路基板が多い場合には大幅な経
費削減が計れる。また、夫々の回路基板上に内部バスの
データ仕様に応じた制御を行うインタフェース制御部を
設けているため、夫々の回路基板の機能拡張に対して当
該回路基板のインタフェース制御用ソフトウェアを変更
するだけで、極めて効率的にシステムの機能向上を達成
することが可能となる。

以上、本発明について好適な実施態様を挙げて説明した
が、本発明はこの実施態様に限定されるものではなく、
本発明の要旨を逸脱しない範囲にふいて種々の改良並び
に設計の変更が可能なことは勿論である。

【図面の簡単な説明】

第１図は従来の回路基板を示す概念図、第２図は本発明
の回路基板が適用される画像処理システムの構成ブロッ
ク図、 第３図は本発明の実施態様を示す回路基板であるデジタ
ル信号インタフェース基板、フレームメモリ基板および
システム基板を含む画像記録装置の構成ブロック図であ
る。 ＩＯ・・・画像処理システム　　１２・・・撮像装置１
４・・・画像処理装置　　　　１６・・・画像記録装置
１８．２０・・・インタフェース基板 ２２・・・システム基板 ２４・・・フレームメモリ基板　２８・・・Ｉ／Ｏポー
ト３６・・・インタフェース制御部 ４２．４４・・・Ｉ／Ｏポート ４８・・・インタフェース制御部 ５０．５２・・・工／Ｏポート　　５４・・・フレーム
メモリ５８・・・インタフェース制御部 ＦＩＧ、１

Claims (2)

【特許請求の範囲】
1. （１）所定の信号処理を行う複数の回路基板を結合する
   ことで所望のシステムを構成する際、回路基板の信号出
   力部を当該回路基板に結合される他の回路基板の信号入
   力部に対応するインタフェース回路で構成すると共に、
   各回路基板の信号入力部同士および信号出力部同士のイ
   ンタフェース回路を同一構成とすることを特徴とする回
   路基板。
2. （２）請求項１記載の回路基板において、インタフェー
   ス回路は入力側Ｉ／Ｏポートおよび／または出力側Ｉ／
   Ｏポートと、入力信号および／または出力信号の制御を
   行うインタフェース制御部とを含むことを特徴とする回
   路基板。