JPH10322571A - 映像信号処理装置及び方法 - Google Patents

Abstract

(57)【要約】 【課題】 レート変換処理及び画像処理を行うのに必要
なラインメモリの個数を減らすことができるようにす
る。 【解決手段】 デジタル映像信号のサンプリング周波数
を変換すると同時に、画像処理を行うようにすることに
より、レート変換処理で用いるラインメモリと、左右反
転処理のような画像処理で用いるラインメモリとを共有
化できるようにして、ラインメモリの個数を減らすこと
ができるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は映像信号処理装置及
び方法に関し、特に、カメラ一体型ＶＴＲやデジタルＶ
ＴＲなどにおける映像信号処理に関するものである。

【０００２】

【従来の技術】映像信号をデジタルで画像処理する装置
において、デジタル映像信号のサンプリングクロックを
ある周波数から、他の周波数に変換する場合がある。例
えば、１４．３ＭＨｚクロックでサンプリングされてい
るデジタル映像信号を、１３．５ＭＨｚのクロックでサ
ンプリングされているデジタル映像信号に変換する場合
がある。このようなレート変換を行うためのレート変換
処理手段には、例えばラインメモリを２Ｈ分が設けられ
ていた。

【０００３】また、左右反転処理、ノイズリダクション
処理、水平方向の電子ズーム等の画像処理を行うことが
あるが、これらの画像処理を行う画像手段手段にもライ
ンメモリが用いられている。

【０００４】

【発明が解決しようとする課題】上記レート変換処理手
段と上記画像処理手段とは、互いに独立して存在してい
たので、従来は、上記レート変換処理手段及び画像処理
手段のそれぞれにラインメモリを設ける必要があった。
また、それに伴って周辺機器をそれぞれに配設しなけれ
ばならなかったので、回路規模の縮小を行う際の妨げに
なっていた。

【０００５】本発明は前述の問題点にかんがみ、レート
変換処理及び画像処理を行うのに必要なラインメモリの
個数を減らすことができるようにすることを目的とす
る。

【０００６】

【課題を解決するための手段】本発明の映像信号処理装
置は、デジタル映像信号のサンプリング周波数を変換す
ると同時に所定の画像処理を行う映像信号処理手段を具
備することを特徴としている。

【０００７】また、本発明の他の特徴とするところは、
映像信号の１ライン分を記憶する２つのラインメモリ
と、上記映像信号のサンプリング周波数を変換すると同
時に所定の画像処理を行うように上記２つのラインメモ
リを制御するメモリ制御手段と、上記映像信号をフィル
タ処理するためのフィルタ手段とを具備することを特徴
としている。

【０００８】また、本発明のその他の特徴とするところ
は、上記所定の画像処理は左右反転処理であり、上記映
像信号処理手段は上記ラインメモリに書き込まれている
映像信号を、変換後のサンプリング周波数でもって、書
き込み時のアドレスにおける最終アドレスから順番に読
みだすことでレート変換処理と左右反転処理とを同時に
行うことを特徴としている。

【０００９】また、本発明のその他の特徴とするところ
は、上記フィルタ手段は、アップコンバート時にはレー
ト変換処理が行われた後で補間を行うために用いられ、
ダウンコンバート時にはレート変換処理が行われる前に
アンチエイリアシングを行うために用いられることを特
徴としている。

【００１０】また、本発明のその他の特徴とするところ
は、上記メモリ制御手段は、ダウンコンバート時には各
々のラインメモリへの書き込み時に入力されるデジタル
映像信号を所定のクロックごとに１画素を間引きながら
書き込みを行い、アップコンバート時には、所定のクロ
ックごとに画素の２回読み出しを行うことを特徴として
いる。

【００１１】また、本発明の映像信号処理方法は、デジ
タル映像信号のサンプリング周波数を変換すると同時
に、画像処理を行うことを特徴としている。

【００１２】

【作用】本発明は上記技術手段よりなるので、レート変
換処理のためのラインメモリと、左右反転もしくはノイ
ズリダクション等の画像処理をデジタル映像信号に施す
ためのラインメモリとを共通化することができ、ライン
メモリや回路規模の縮小化を実現することができる。

【００１３】

【発明の実施の形態】以下、本発明の映像信号処理装置
の実施形態について説明する。図１に、レート変換処理
と左右反転処理とを同時に行う映像信号処理装置の実施
形態を示す。

【００１４】図１に示したように、本実施形態の映像信
号処理装置は、第１および第２のラインメモリ１、２
と、アンチエイリアシング用及び補間用として設けられ
たデジタルＬＰＦ３と、第１および第２のラインメモリ
１、２の制御を行うラインメモリ制御回路４と、デジタ
ル映像信号の切り換えを行うためのセレクタ５ａ〜５ｇ
とにより構成されている。

【００１５】ここで、変換元のサンプリングクロックよ
りも変換先のサンプリングクロックの方が低いときに
は、ダウンコンバートと呼ぶ。また、その逆に、変換元
のサンプリングクロックよりも変換先のサンプリングク
ロックの方が高いときには、アップコンバートと呼ぶ。

【００１６】レート変換部とデジタルＬＰＦ３との関係
は、アップコンバート時にはレート変換処理を行った後
に補間のためのデジタルＬＰＦ処理を行う。また、ダウ
ンコンバート時には最初にアンチエイリアシングのため
のデジタルＬＰＦ処理をしてからレート変換処理を行
う。デジタルＬＰＦ３とレート変換部の切り換えをセレ
クタで行う。

【００１７】まず、１４．３ＭＨｚでサンプリングされ
たデジタル映像信号を、１３．５ＭＨｚサンプリングの
デジタル映像信号に変換し、同時に左右反転処理を行う
実施形態について説明する。

【００１８】この場合は、１４．３ＭＨｚサンプリング
を１３．５ＭＨｚサンプリングにレート変換処理を行う
のでダウンコンバートとなる。そのために、各セレクタ
５ａ〜５ｆはダウンコンバート選択とする。

【００１９】映像信号入力端子６から入力された１４．
３ＭＨｚサンプリングのデジタル映像信号は、第１のセ
レクタ５ａを通ってデジタルＬＰＦ３に入力される。デ
ジタルＬＰＦ３では、アンチエイリアシングとして入力
デジタル映像信号の帯域制限を行う。

【００２０】この時、デジタルＬＰＦ３に入力されるデ
ジタル映像信号は、レート変換前のクロックでサンプリ
ングされているので、デジタルＬＰＦ３は変換元クロッ
クで動作する。

【００２１】次に、デジタルＬＰＦ３によって帯域制限
が行われたデジタル映像信号を、第２のセレクタ５ｂ、
第３のセレクタ５ｃを通して第１のラインメモリ１と第
２のラインメモリ２に書き込む。

【００２２】この時、それぞれの各ラインメモリ１、２
への書き込み動作は、ラインメモリ制御回路４により制
御される。図２は、それぞれのラインメモリ１、２の制
御方法を表した図である。第１のラインメモリ１と第２
のラインメモリ２は、水平同期信号ＨＤのタイミングで
交互に書き込み／読み出しを繰り返している。

【００２３】ここで、ライトイネーブル信号ＷＥが
“Ｈ”の時にラインメモリは書き込み状態になり、ライ
トイネーブル信号ＷＥが“Ｌ”の時にラインメモリは読
み出し状態になるとすると、すなわち、第１のラインメ
モリ１のライトイネーブル信号ＷＥが“Ｈ”のときは、
第２のラインメモリ２のライトイネーブル信号ＷＥが
“Ｌ”であるので、第１のラインメモリ１が書き込み状
態となり、第２のラインメモリ２が読み出し状態とな
る。そして、次の水平同期信号ＨＤのタイミングでは第
１のラインメモリ１が読み出し状態となり、第２のライ
ンメモリ２が書き込み状態となる。

【００２４】第７のセレクタ５ｇは、水平同期信号ＨＤ
のタイミングで切り換えられ、第１のラインメモリ１が
書き込み状態のときには第２のラインメモリ２から読み
出したデジタル映像信号を選択し、第２のラインメモリ
２が書き込み状態のときには第１のラインメモリ１から
読み出したデジタル映像信号を選択する。

【００２５】次に、ダウンコンバート時のレート変換処
理について説明する。前述したように２つのラインメモ
リ１、２に交互に書き込みと読み出し制御を行っている
が、書き込みは変換元のクロックで行い、読み出しは変
換先のクロックで行うことにより、レート変換処理を実
現している。

【００２６】具体的には、１４．３ＭＨｚクロックでサ
ンプリングされているデジタル映像信号を水平同期信号
ＨＤのタイミングで交互にラインメモリ１、２に書き込
みながら、書き込みを行っていない方のラインメモリか
ら１３．５ＭＨｚのクロックで映像信号の読み出しを行
うようにすることによりレート変換処理を行っている。

【００２７】しかし、このままだと入力されたデジタル
映像信号のクロック周波数を単に変えただけであるが、
本実施形態の映像信号処理装置のようにダウンコンバー
トを行うためには、信号の間引きが必要となる。ここ
で、１４．３ＭＨｚと１３．５ＭＨｚとの比は約１７：
１６であるので、各々のラインメモリへの書き込み時に
入力されるデジタル映像信号を１７クロックごとに１画
素を間引きながら書き込みを行うようにしている。

【００２８】図３に、間引き時のラインメモリ制御方法
を示す。間引きを行わないときには書き込みアドレスは
ラインメモリ制御回路４において変換元の１４．３ＭＨ
ｚのクロックに従って発生され、これを用いてラインメ
モリにデジタル映像信号が書き込まれる。また、映像信
号を間引くときには、間引く画素とその次の画素の書き
込みアドレスを同じにすることにより、間引きすべき画
素を次の画素で上書きして間引きを行っている。

【００２９】読み出しは、ラインメモリ制御回路４によ
りレート変換先の１３．５ＭＨｚのクロックに従って発
生する読み出しアドレスにより、ラインメモリに書き込
まれたデジタル映像信号を読み出すことによりレート変
換処理を行う。

【００３０】また、本実施形態においては、ラインメモ
リからデジタル映像信号を読み出す時に左右反転処理を
行うようにしている。図４に、左右反転処理時のライン
メモリの制御を示す。書き込み時には、書き込みアドレ
スを０番地から発生し、アドレス０番地から順番に入力
したデジタル映像信号がラインメモリに書き込まれる。

【００３１】そして、次の水平同期信号ＨＤのタイミン
グにおいて、データの読み出し時に、読み出しアドレス
を０番地から発生すると単にレート変換処理を行っただ
けであるが、ここで読み出しアドレスをラインメモリの
後ろから順番に発生するようにしている。これにより、
最後に書き込まれたデータから順番に読み出されるの
で、左右反転処理を行ったデジタル映像信号が読み出さ
れることになる。

【００３２】例えば、ラインメモリの容量を７２０バイ
トとすると、書き込みは０番地から順に行い、読み出し
は７１９番地から順に行うことにより、レート変換処理
と左右反転処理とを同時に実現することができる。そし
て、それぞれのラインメモリ１、２から読み出したレー
ト変換処理及び左右反転処理後のデジタル映像信号を第
７のセレクタ５ｇで選択し、第４のセレクタ５ｄ、第５
のセレクタ５ｅを通して映像信号出力端子７に出力す
る。

【００３３】次に、９．５ＭＨｚでサンプリングされた
デジタル映像信号を、１３．５ＭＨｚサンプリングのデ
ジタル映像信号に変換するアップコンバート時のレート
変換処理及び左右反転処理を同時に行う実施形態につい
て説明する。この場合は、アップコンバートであるの
で、各セレクタ５ａ〜５ｆはアップコンバート選択とす
る。

【００３４】入力されたデジタル映像信号は、第３のセ
レクタ５ｃを通り、第１のラインメモリ１と第２のライ
ンメモリ２にそれぞれ入力される。この時、それぞれの
ラインメモリ１、２への書き込み動作は、ラインメモリ
制御回路４により制御される。

【００３５】図２は、それぞれのラインメモリの制御方
法を表した図である。第１のラインメモリ１と第２のラ
インメモリ２は水平同期信号ＨＤのタイミングで交互に
読み出し／書き込みを繰り返している。

【００３６】すなわち、第１のラインメモリ１のライト
イネーブル信号ＷＥが“Ｈ”のときは、第２のラインメ
モリ２のライトイネーブル信号ＷＥが“Ｌ”であり、第
１のラインメモリ１が書き込み状態となり、第２のライ
ンメモリ２が読み出し状態となる。そして、次の水平同
期信号ＨＤのタイミングでは第１のラインメモリ１が読
み出し状態となり、第２のラインメモリ２が書き込み状
態となる。

【００３７】第７のセレクタ５ｇは、水平同期信号ＨＤ
のタイミングで切り換えられ、第１のラインメモリ１が
書き込み状態のときには第２のラインメモリ２から読み
出したデジタル映像信号を選択する。また、第２のライ
ンメモリ２が書き込み状態のときには、第１のラインメ
モリ１から読み出したデジタル映像信号を選択するよう
にしている。

【００３８】次に、アップコンバート時のレート変換処
理について説明する。前述したように第１および第２の
ラインメモリ１、２に書き込み制御と読み出し制御を交
互に行っているが、書き込みは変換元のクロックで行
い、読み出しは変換先のクロックで行うことにより、レ
ート変換処理を実現している。

【００３９】具体的には、９．５ＭＨｚクロックでサン
プリングされているデジタル映像信号を水平同期信号Ｈ
Ｄのタイミングで第１および第２のラインメモリ１、２
に交互に書き込み、書き込みしていない方のラインメモ
リから１３．５ＭＨｚクロックで読み出しを行うことに
よりレート変換処理を行っている。

【００４０】しかし、この場合もこのままだとクロック
周波数を単に変えただけであるが、本実施形態のように
アップコンバートを行うには、信号の２回読み出しが必
要となる。９．５ＭＨｚと１３．５ＭＨｚの比は約７：
１０であるので、各々のラインメモリへの読み出し時に
出力されるデジタル映像信号は、７つの画素を１０回読
み出す。

【００４１】図５に、２度読み出し時のメモリ制御方法
を示す。２度読み出しを行わないときには、読み出しア
ドレスはラインメモリ制御回路４において変換先の１
３．５ＭＨｚのクロックに従って発生され、ラインメモ
リに書き込まれているデジタル映像信号が読み出され
る。

【００４２】それに対し、２度読み出しを行うときには
直前の画素と同じ読み出しアドレスを発生し、ラインメ
モリに書き込まれているデータを２度読み出すようにす
ることによりレート変換処理を行っている。また、この
ラインメモリからのデジタル映像信号の読み出し時に左
右反転処理を同時に行っている。

【００４３】図６に、左右反転処理時のラインメモリの
制御を示す。書き込み時には書き込みアドレスを０番地
から発生し、ラインメモリにはアドレス０番地から順番
に入力したデジタル映像信号を書き込む。

【００４４】そして、次の水平同期信号ＨＤのタイミン
グにおいてデータの読み出し時に、読み出しアドレスを
０番地から発生すると単にレート変換処理だけである
が、ここで読みだしアドレスを後ろから順番に発生する
と左右反転したデジタル映像信号が読み出される。すな
わち、例えばラインメモリの容量を５０４バイトとする
と、書き込みは０番地から行い、読み出しは５０３番地
から順に行うことによりレート変換処理及び左右反転処
理を同時に実現することができる。

【００４５】そして、それぞれのラインメモリから読み
出したレート変換処理及び左右反転処理後のデジタル映
像信号を第７のセレクタ５ｇで選択し、第４のセレクタ
５ｄ、第１のセレクタ５ａを通してデジタルＬＰＦ３に
入力する。

【００４６】デジタルＬＰＦ３ではデータの補間を行
う。この時、デジタルＬＰＦ３に入力されるデジタル映
像信号は、レート変換後のクロックでサンプリングされ
ているので、デジタルＬＰＦ３は変換先クロックで動作
する。そして、デジタルＬＰＦ３で補問されたデジタル
映像信号は第２のセレクタ５ｂ、第５のセレクタ５ｅを
通して映像信号出力端子７に出力される。

【００４７】（本発明の他の実施形態）本発明は複数の
機器（例えば、ホストコンピュータ、インタフェース機
器、リーダ、プリンタ等）から構成されるシステムに適
用しても１つの機器からなる装置に適用しても良い。

【００４８】また、前述した実施形態の機能を実現する
ように各種のデバイスを動作させるように、前記各種デ
バイスと接続された装置あるいはシステム内のコンピュ
ータに対し、前記実施形態の機能を実現するためのソフ
トウェアのプログラムコードを供給し、そのシステムあ
るいは装置のコンピュータ（ＣＰＵあるいはＭＰＵ）に
格納されたプログラムに従って前記各種デバイスを動作
させることによって実施したものも、本発明の範疇に含
まれる。

【００４９】また、この場合、前記ソフトウェアのプロ
グラムコード自体が前述した実施形態の機能を実現する
ことになり、そのプログラムコード自体、およびそのプ
ログラムコードをコンピュータに供給するための手段、
例えばかかるプログラムコードを格納した記憶媒体は本
発明を構成する。かかるプログラムコードを記憶する記
憶媒体としては、例えばフロッピーディスク、ハードデ
ィスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、
磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用い
ることができる。

【００５０】また、コンピュータが供給されたプログラ
ムコードを実行することにより、前述の実施形態の機能
が実現されるだけでなく、そのプログラムコードがコン
ピュータにおいて稼働しているＯＳ（オペレーティング
システム）あるいは他のアプリケーションソフト等の共
同して前述の実施形態の機能が実現される場合にもかか
るプログラムコードは本発明の実施形態に含まれること
は言うまでもない。

【００５１】さらに、供給されたプログラムコードがコ
ンピュータの機能拡張ボードやコンピュータに接続され
た機能拡張ユニットに備わるメモリに格納された後、そ
のプログラムコードの指示に基づいてその機能拡張ボー
ドや機能拡張ユニットに備わるＣＰＵ等が実際の処理の
一部または全部を行い、その処理によって前述した実施
形態の機能が実現される場合にも本発明に含まれること
は言うまでもない。

【００５２】

【発明の効果】以上述べたように、本発明によれば、レ
ート変換処理及び左右反転処理等の画像処理を同時に行
うようにすることにより、レート変換処理に用いるライ
ンメモリと、左右反転処理もしくはノイズリダクション
処理等の画像処理をデジタル映像信号に施すために用い
るラインメモリとを共通化することができ、従来は別々
に設けなければならなかったラインメモリの個数を減ら
すことができる。また、ラインメモリの削減に伴い周辺
回路も削減することができるので、全体として回路構成
を大幅に簡素化することができる。

【図面の簡単な説明】

【図１】本発明の映像信号処理装置の一実施形態を表し
たブロック図である。

【図２】ラインメモリの制御方法を表した図である。

【図３】間引き書き込み時のラインメモリ制御方法を表
した図である。

【図４】ダウンコンバートで左右反転処理を行った時の
ラインメモリの制御を表した図である。

【図５】２度読み出し時のメモリ制御方法を表した図で
ある。

【図６】アップコンバートで左右反転処理を行う時のラ
インメモリの制御を表した図である。

【符号の説明】

１ 第１のラインメモリ ２ 第２のラインメモリ ３ デジタルＬＰＦ ４ ラインメモリ制御回路 ５ セレクタ ６ 映像信号入力端子 ７ 映像信号出力端子

Claims (6)

【特許請求の範囲】
1. 【請求項１】 デジタル映像信号のサンプリング周波数
   を変換すると同時に所定の画像処理を行う映像信号処理
   手段を具備することを特徴とする映像信号処理装置。
2. 【請求項２】 映像信号の１ライン分を記憶する２つの
   ラインメモリと、 上記映像信号のサンプリング周波数を変換すると同時に
   所定の画像処理を行うように上記２つのラインメモリを
   制御するメモリ制御手段と、 上記映像信号をフィルタ処理するためのフィルタ手段と
   を具備することを特徴とする映像信号処理装置。
3. 【請求項３】 上記所定の画像処理は左右反転処理であ
   り、上記映像信号処理手段は上記ラインメモリに書き込
   まれている映像信号を、変換後のサンプリング周波数で
   もって、書き込み時のアドレスにおける最終アドレスか
   ら順番に読みだすことでレート変換処理と左右反転処理
   とを同時に行うことを特徴とする請求項２に記載の映像
   信号処理装置。
4. 【請求項４】 上記フィルタ手段は、アップコンバート
   時にはレート変換処理が行われた後で補間を行うために
   用いられ、ダウンコンバート時にはレート変換処理が行
   われる前にアンチエイリアシングを行うために用いられ
   ることを特徴とする請求項２に記載の映像信号処理装
   置。
5. 【請求項５】 上記メモリ制御手段は、ダウンコンバー
   ト時には各々のラインメモリへの書き込み時に入力され
   るデジタル映像信号を所定のクロックごとに１画素を間
   引きながら書き込みを行い、アップコンバート時には、
   所定のクロックごとに画素の２回読み出しを行うことを
   特徴とする請求項２〜４の何れか１項に記載の映像信号
   処理装置。
6. 【請求項６】 デジタル映像信号のサンプリング周波数
   を変換すると同時に所定の画像処理を行うことを特徴と
   する映像信号処理方法。