JP2713313B2 - 画像処理方法および装置 - Google Patents
画像処理方法および装置Info
- Publication number
- JP2713313B2 JP2713313B2 JP2169981A JP16998190A JP2713313B2 JP 2713313 B2 JP2713313 B2 JP 2713313B2 JP 2169981 A JP2169981 A JP 2169981A JP 16998190 A JP16998190 A JP 16998190A JP 2713313 B2 JP2713313 B2 JP 2713313B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- input
- bit
- input image
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、画像データを重ね合せて出力する方法およ
びそのための装置に関するものである。
びそのための装置に関するものである。
［従来の技術］ 従来のこの種の画面処理方式としては、外部装置から
のパラレルの画データを重ね合わせ手段に入力し、該入
力画データが１回目の入力データであるときはデータの
重ね合わせを受けること無くメモリに格納し、この格納
された画データを選択的に前記重ね合わせ手段に送り戻
し、この重ね合わせ手段において２回目の入力画データ
と重ね合わせ、重ね合わせた画データを前記メモリに格
納し、この格納した重ね合わせた画データを装置外部に
合成画データとして出力する画像処理方式がある（特願
平２−47046）。
のパラレルの画データを重ね合わせ手段に入力し、該入
力画データが１回目の入力データであるときはデータの
重ね合わせを受けること無くメモリに格納し、この格納
された画データを選択的に前記重ね合わせ手段に送り戻
し、この重ね合わせ手段において２回目の入力画データ
と重ね合わせ、重ね合わせた画データを前記メモリに格
納し、この格納した重ね合わせた画データを装置外部に
合成画データとして出力する画像処理方式がある（特願
平２−47046）。
［発明が解決しようとする問題点］ 上述した画像処理方式においては、それ以前のコンピ
ュータによる画像合成より処理時間が短くて済むという
利点はあるが、合成する２つの画データが同じ解像度で
なければ成らず、解像度が異なっているときは使用でき
ないという欠点があった。
ュータによる画像合成より処理時間が短くて済むという
利点はあるが、合成する２つの画データが同じ解像度で
なければ成らず、解像度が異なっているときは使用でき
ないという欠点があった。
従って本発明は、画像合成時間が短くてすみ、しかも
解像度が異なっていても処理可能な画像処理方法および
その為の装置を提供しようとするものである。
解像度が異なっていても処理可能な画像処理方法および
その為の装置を提供しようとするものである。
［課題を解決するための手段］ 本発明によれば、外部装置からの2m（ｍは２より大き
い整数）ビットパラレルの入力画データを重ね合わせ回
路に入力し、該入力画データが１回目の入力画データで
あるときはデータの重ね合わせを受けること無くメモリ
に格納し、この格納された１回目の画データを選択的に
前記重ね合わせ回路に送り戻し、この重ね合わせ回路に
おいて前記１回目の画データを２回目の入力画データと
重ね合わせ、重ね合わせた画データを前記メモリに格納
し、この格納した重ね合わせた画データを装置外部に合
成画データとして出力する画像処理方法において、 １回目の入力画データの解像度と２回目の入力画デー
タの解像度が相違する画データを重ね合わせる場合、１
回目の入力画データ及び２回目の入力画データとして粗
い解像度の画データ及び細かい解像度の画データ（但
し、細かい解像度は粗い解像度の2n（ｎは１以上の整数
でｍ以下の整数）倍である）をそれぞれ前記重ね合わせ
回路に入力し、前記メモリから送り戻される前記１回目
の画データを、その各ビットを2nビットづつ有するビッ
ト倍率が変換されたパラレル画データに変換し、このビ
ット倍率が変換されたパラレル画データと、前記２回目
の入力画データとをビット対応に前記重ね合わせ回路で
重ね合わせて前記合成画データを得るようにしたことを
特徴とする画像処理方法が得られる。
い整数）ビットパラレルの入力画データを重ね合わせ回
路に入力し、該入力画データが１回目の入力画データで
あるときはデータの重ね合わせを受けること無くメモリ
に格納し、この格納された１回目の画データを選択的に
前記重ね合わせ回路に送り戻し、この重ね合わせ回路に
おいて前記１回目の画データを２回目の入力画データと
重ね合わせ、重ね合わせた画データを前記メモリに格納
し、この格納した重ね合わせた画データを装置外部に合
成画データとして出力する画像処理方法において、 １回目の入力画データの解像度と２回目の入力画デー
タの解像度が相違する画データを重ね合わせる場合、１
回目の入力画データ及び２回目の入力画データとして粗
い解像度の画データ及び細かい解像度の画データ（但
し、細かい解像度は粗い解像度の2n（ｎは１以上の整数
でｍ以下の整数）倍である）をそれぞれ前記重ね合わせ
回路に入力し、前記メモリから送り戻される前記１回目
の画データを、その各ビットを2nビットづつ有するビッ
ト倍率が変換されたパラレル画データに変換し、このビ
ット倍率が変換されたパラレル画データと、前記２回目
の入力画データとをビット対応に前記重ね合わせ回路で
重ね合わせて前記合成画データを得るようにしたことを
特徴とする画像処理方法が得られる。
更に本発明によれば、外部装置からの2m（ｍは２より
大きい整数）ビットパラレルの入力画データを重ね合わ
せ回路に入力し、該入力画データが１回目の入力画デー
タであるときはデータの重ね合わせを受けること無くメ
モリに格納し、この格納された１回目の画データをセレ
クト手段により選択的に前記重ね合わせ回路に送り戻
し、この重ね合わせ回路において前記１回目の画データ
を２回目の入力画データと重ね合わせ、重ね合わせた画
データを前記メモリに格納し、この格納した重ね合わせ
た画データを前記セレクト手段により装置外部に合成画
データとして出力する画像処理装置において、 前記重ね合わせ回路は、１回目の入力画データの解像
度と２回目の入力画データの解像度が相違する画データ
を重ね合わせる場合、１回目の入力画データ及び２回目
の入力画データとして粗い解像度の画データ及び細かい
解像度の画データ（但し、細かい解像度は粗い解像度の
2n（ｎは１以上の整数でｍ以下の整数）倍である）をそ
れぞれ入力され、 前記メモリから送り戻される前記１回目の画データ
を、その各ビットを2nビットづつ有するビット倍率が変
換されたパラレル画データに変換するビット倍率変換手
段を有し、 このビット倍率が変換されたパラレル画データと、前
記２回目の入力画データとをビット対応に前記重ね合わ
せ回路で重ね合わせて前記合成画データを得るようにし
たことを特徴とする画像処理装置が得られる。
大きい整数）ビットパラレルの入力画データを重ね合わ
せ回路に入力し、該入力画データが１回目の入力画デー
タであるときはデータの重ね合わせを受けること無くメ
モリに格納し、この格納された１回目の画データをセレ
クト手段により選択的に前記重ね合わせ回路に送り戻
し、この重ね合わせ回路において前記１回目の画データ
を２回目の入力画データと重ね合わせ、重ね合わせた画
データを前記メモリに格納し、この格納した重ね合わせ
た画データを前記セレクト手段により装置外部に合成画
データとして出力する画像処理装置において、 前記重ね合わせ回路は、１回目の入力画データの解像
度と２回目の入力画データの解像度が相違する画データ
を重ね合わせる場合、１回目の入力画データ及び２回目
の入力画データとして粗い解像度の画データ及び細かい
解像度の画データ（但し、細かい解像度は粗い解像度の
2n（ｎは１以上の整数でｍ以下の整数）倍である）をそ
れぞれ入力され、 前記メモリから送り戻される前記１回目の画データ
を、その各ビットを2nビットづつ有するビット倍率が変
換されたパラレル画データに変換するビット倍率変換手
段を有し、 このビット倍率が変換されたパラレル画データと、前
記２回目の入力画データとをビット対応に前記重ね合わ
せ回路で重ね合わせて前記合成画データを得るようにし
たことを特徴とする画像処理装置が得られる。
［実施例］ 第１図は、本発明の一実施例を示すブロック図であ
る。
る。
はじめに基本的な構成および動作を説明すると、入力
端子10からは2m（ｍは２より大きい整数）ビットパラレ
ルのパラレル画データが入力される。ここでは簡単のた
め、パラレル画データが８ビット（ｍ＝３）パラレルの
場合を説明する。この入力した画像データは、入力バッ
ファ11を介して重ね合わせ回路12へ入力される。この入
力画データが１回目のものとすると、重ね合わせ回路12
のもう１つの入力には画データが入力されないように設
定されており、入力画データは重ね合わせ回路12によ
り、そのままメモリ13に書き込まれる。入力画データが
２回目のときは、もう１つの入力には、後述するよう
に、先に送った１回目の画像が入力されており、２つの
画像は重ね合わせ回路12の論理和回路により、重ね合わ
されてメモリ13に書き込まれる。
端子10からは2m（ｍは２より大きい整数）ビットパラレ
ルのパラレル画データが入力される。ここでは簡単のた
め、パラレル画データが８ビット（ｍ＝３）パラレルの
場合を説明する。この入力した画像データは、入力バッ
ファ11を介して重ね合わせ回路12へ入力される。この入
力画データが１回目のものとすると、重ね合わせ回路12
のもう１つの入力には画データが入力されないように設
定されており、入力画データは重ね合わせ回路12によ
り、そのままメモリ13に書き込まれる。入力画データが
２回目のときは、もう１つの入力には、後述するよう
に、先に送った１回目の画像が入力されており、２つの
画像は重ね合わせ回路12の論理和回路により、重ね合わ
されてメモリ13に書き込まれる。
メモリ13はライトカウンタ14とリードカウンタ15を介
しコンピュータ（以下CPUと略称する）16により制御さ
れて画データの格納と出力を行う。
しコンピュータ（以下CPUと略称する）16により制御さ
れて画データの格納と出力を行う。
セレクト回路20は、CPU16により制御されて、メモリ1
3に格納されている画データが入力画データのままのも
のであればそれを重ね合わせ回路12に戻して２回目（第
２頁目）の入力画データとの重ね合わせに供し、重ね合
わした画像であれば出力バッファ21を介して出力端子22
に送る。
3に格納されている画データが入力画データのままのも
のであればそれを重ね合わせ回路12に戻して２回目（第
２頁目）の入力画データとの重ね合わせに供し、重ね合
わした画像であれば出力バッファ21を介して出力端子22
に送る。
次に重ね合わせ回路12およびこの制御を行う切替制御
回路24とゲート回路25、26（以上をまとめて重ね処理部
という）について説明する。１回目の画データをメモリ
13に格納するときは、重ね合わせ信号ｄをオフにし、３
つのゲート回路24、25、26からのメモリの画データをス
トップして、入力バッファ11からの画データをそのまま
メモリ13に格納する。ここにセレクト回路20からゲート
回路24〜26への入力画データは、上位ビット（４ビッ
ト）ａと下位ビット（４ビット）ｂに２分されていて、
ゲート回路24には上位ビットａと下位ビットｂの両方が
入力され、ゲート回路25には上位ビットａのみが、ゲー
ト回路26には下位ビットｂのみが入力される。
回路24とゲート回路25、26（以上をまとめて重ね処理部
という）について説明する。１回目の画データをメモリ
13に格納するときは、重ね合わせ信号ｄをオフにし、３
つのゲート回路24、25、26からのメモリの画データをス
トップして、入力バッファ11からの画データをそのまま
メモリ13に格納する。ここにセレクト回路20からゲート
回路24〜26への入力画データは、上位ビット（４ビッ
ト）ａと下位ビット（４ビット）ｂに２分されていて、
ゲート回路24には上位ビットａと下位ビットｂの両方が
入力され、ゲート回路25には上位ビットａのみが、ゲー
ト回路26には下位ビットｂのみが入力される。
次に、２回目の画データをメモリに格納する際に、重
ね合わせ信号ｅをオンにし、３つのゲート回路24〜26か
らのメモリの画データと外部からの２回目の画データと
を重ね合わせ回路12で重ね合わせて再びメモリ13に格納
する。
ね合わせ信号ｅをオンにし、３つのゲート回路24〜26か
らのメモリの画データと外部からの２回目の画データと
を重ね合わせ回路12で重ね合わせて再びメモリ13に格納
する。
この重ね合わせにおいて、１回目の画データと２回目
の画データとが同じ解像度（密度）の場合はそのまま重
ね合わせればよい。しかし、１回目の画データと２回目
の画データとの解像度の比が1:2の関係になった場合
は、先に１回目の粗い解像度の画データをメモリ13に格
納しておき、２回目の細かい画データを受けたときに第
２図のようにメモリ13からの出力データを２画素（２ビ
ット）同じデータにする必要がある。すなわち、第２図
のように、メモリ13からの出力データ（１回目の画デー
タ）を、その各ビットを２ビットづつ有するビット倍率
が変換されたパラレル画データに変換する必要がある。
一般的に言えば、１回目の画データと２回目の画データ
との解像度の比が、1:2n（ｎは１以上の整数でｍ以下の
整数）の関係になった場合は、メモリ13からの出力デー
タ（１回目の画データ）を、その各ビットを2nビットづ
つ有するビット倍率が変換されたパラレル画データに変
換する必要がある。
の画データとが同じ解像度（密度）の場合はそのまま重
ね合わせればよい。しかし、１回目の画データと２回目
の画データとの解像度の比が1:2の関係になった場合
は、先に１回目の粗い解像度の画データをメモリ13に格
納しておき、２回目の細かい画データを受けたときに第
２図のようにメモリ13からの出力データを２画素（２ビ
ット）同じデータにする必要がある。すなわち、第２図
のように、メモリ13からの出力データ（１回目の画デー
タ）を、その各ビットを２ビットづつ有するビット倍率
が変換されたパラレル画データに変換する必要がある。
一般的に言えば、１回目の画データと２回目の画データ
との解像度の比が、1:2n（ｎは１以上の整数でｍ以下の
整数）の関係になった場合は、メモリ13からの出力デー
タ（１回目の画データ）を、その各ビットを2nビットづ
つ有するビット倍率が変換されたパラレル画データに変
換する必要がある。
より具体的にいえば、切替制御回路23により制御され
て、１回目の画データと２回目の画データの解像度の比
が1:1の場合は、ゲート回路24で上位ビットａと下位ビ
ットｂをそのまま続けて入力して元の画データを形成
し、両画データの解像度の比が1:2の場合は、１回目の
入力データとして粗い解像度の画データを用い、２回目
の入力データとして細かい解像度の画データを用い、メ
モリ13から送り戻される上位ビットａと下位ビットｂに
２分された１回目の画データを、ゲート回路25において
パラレルの上位ビット（４ビット）を各ビットを２つず
つ並べて第１の８ビットパラレルの画データに変え、ゲ
ート回路26に於いてパラレルの下位ビット（４ビット）
を各ビットを２つずつ並べて第２の８ビットパラレルの
画データに変える。
て、１回目の画データと２回目の画データの解像度の比
が1:1の場合は、ゲート回路24で上位ビットａと下位ビ
ットｂをそのまま続けて入力して元の画データを形成
し、両画データの解像度の比が1:2の場合は、１回目の
入力データとして粗い解像度の画データを用い、２回目
の入力データとして細かい解像度の画データを用い、メ
モリ13から送り戻される上位ビットａと下位ビットｂに
２分された１回目の画データを、ゲート回路25において
パラレルの上位ビット（４ビット）を各ビットを２つず
つ並べて第１の８ビットパラレルの画データに変え、ゲ
ート回路26に於いてパラレルの下位ビット（４ビット）
を各ビットを２つずつ並べて第２の８ビットパラレルの
画データに変える。
この様なビット倍率変換機能により得られた、ビット
倍率が変換された前記第１及び前記第２の８ビットパラ
レル画データと、前記２回目の入力画データにおける第
１及び第２の８ビットパラレル画データとを、ビット対
応に重ね合わせ回路12で重ね合わせて合成画データを得
ることが出来る。このために、解像度の比が1:1か1:2か
を識別する信号ｄおよび８ビット１パルスのクロックｃ
を入力する。
倍率が変換された前記第１及び前記第２の８ビットパラ
レル画データと、前記２回目の入力画データにおける第
１及び第２の８ビットパラレル画データとを、ビット対
応に重ね合わせ回路12で重ね合わせて合成画データを得
ることが出来る。このために、解像度の比が1:1か1:2か
を識別する信号ｄおよび８ビット１パルスのクロックｃ
を入力する。
なお、ここでは、簡単のため、１回目の画データと２
回目の画データとの解像度の比が1:2の場合について説
明しているが、１回目の画データと２回目の画データと
の解像度の比が1:2n（ｎは１以上の整数でｍ以下の整
数）の関係になった場合は、メモリ13からの出力データ
（１回目の画データ）を、その各ビットを2nビットづつ
有するビット倍率が変換されたパラレル画データに前記
ビット倍率変換機能により変換することにより同様の構
成で実現できる。ここで、１回目の画データと２回目の
画データとの解像度の比が1:2の場合は、上述のよう
に、メモリ13から送り戻される１回目の画データを上位
ビット（４ビット）ａと下位ビット（４ビット）ｂに２
等分したが、１回目の画データと２回目の画データとの
解像度の比が1:4（或いは1:8）の場合は、メモリ13から
送り戻される１回目の画データを４等分（或いは８等
分）する必要がある。
回目の画データとの解像度の比が1:2の場合について説
明しているが、１回目の画データと２回目の画データと
の解像度の比が1:2n（ｎは１以上の整数でｍ以下の整
数）の関係になった場合は、メモリ13からの出力データ
（１回目の画データ）を、その各ビットを2nビットづつ
有するビット倍率が変換されたパラレル画データに前記
ビット倍率変換機能により変換することにより同様の構
成で実現できる。ここで、１回目の画データと２回目の
画データとの解像度の比が1:2の場合は、上述のよう
に、メモリ13から送り戻される１回目の画データを上位
ビット（４ビット）ａと下位ビット（４ビット）ｂに２
等分したが、１回目の画データと２回目の画データとの
解像度の比が1:4（或いは1:8）の場合は、メモリ13から
送り戻される１回目の画データを４等分（或いは８等
分）する必要がある。
次にメモリ13とCPU16とセレクト回路20の間のデータ
の動きについて説明する。
の動きについて説明する。
重ね合わせ回路12の画データが入力されメモリ13に格
納される。また、その格納された画データは、セレクト
回路20に出力されCPU16の命令によって端子Ｘまたは端
子Ｙへ出力される。メモリ13の画データと外部からの画
データとを重ね合わせるときは、端子Ｙから重ね合わせ
回路12へ上位ビットのデータと下位ビットのデータに別
けて送出し、重ね済みの画データを出力するときは端子
Ｘから出力バッファ21へそれぞれ出力する。格納の際
に、CPU16により書き込むアドレスを効率よく指定する
ことでメモリ容量を最小限に抑えることができる。例え
ば、解像度の比率が1:2の画データを重ね合わせる場合
について考えてみる。この場合データの容量としては1:
4の関係になるので、第３図のように細かい解像度のデ
ータ量に対し、粗い解像度のデータ量はその1/4であ
る。従って、重ね書きを行う場合、１回目の画データは
粗い解像度のデータとし、細かい解像度の全容量の3/4
で書き込みアドレスをCPU16でセットしておけば、第３
図に示すところの網がけ部分に格納されることになる。
次に、２回目の細かい解像度のデータを受けたときにそ
の3/4のアドレスから読み出しを開始し、それと上述の
細かい解像度のデータとを重ね合わせた画データを、０
番地から順に書き込めば良い。
納される。また、その格納された画データは、セレクト
回路20に出力されCPU16の命令によって端子Ｘまたは端
子Ｙへ出力される。メモリ13の画データと外部からの画
データとを重ね合わせるときは、端子Ｙから重ね合わせ
回路12へ上位ビットのデータと下位ビットのデータに別
けて送出し、重ね済みの画データを出力するときは端子
Ｘから出力バッファ21へそれぞれ出力する。格納の際
に、CPU16により書き込むアドレスを効率よく指定する
ことでメモリ容量を最小限に抑えることができる。例え
ば、解像度の比率が1:2の画データを重ね合わせる場合
について考えてみる。この場合データの容量としては1:
4の関係になるので、第３図のように細かい解像度のデ
ータ量に対し、粗い解像度のデータ量はその1/4であ
る。従って、重ね書きを行う場合、１回目の画データは
粗い解像度のデータとし、細かい解像度の全容量の3/4
で書き込みアドレスをCPU16でセットしておけば、第３
図に示すところの網がけ部分に格納されることになる。
次に、２回目の細かい解像度のデータを受けたときにそ
の3/4のアドレスから読み出しを開始し、それと上述の
細かい解像度のデータとを重ね合わせた画データを、０
番地から順に書き込めば良い。
メモリ13で必要な制御信号は、発振器17によりカウン
タ18を動作させ、必要なタイミング信号をROM19により
発生させメモリ13に供給する。また、リードアドレスお
よびライトアドレスは、必要なスタート番地をCPU16よ
りセットして動作させる。
タ18を動作させ、必要なタイミング信号をROM19により
発生させメモリ13に供給する。また、リードアドレスお
よびライトアドレスは、必要なスタート番地をCPU16よ
りセットして動作させる。
［発明の効果］ 以上説明したように本発明は、重ね合わす２つの画デ
ータの解像度が相違していても、ビット倍率変換機能を
持たせることにより、少ないメモリで重ね合わせて出力
させることができ、しかも処理時間はコンピュータの場
合より少なくて済む利点を有している。
ータの解像度が相違していても、ビット倍率変換機能を
持たせることにより、少ないメモリで重ね合わせて出力
させることができ、しかも処理時間はコンピュータの場
合より少なくて済む利点を有している。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は重ね合わせの処理方法を説明する図、第３図は解
像度の精粗と画データ量の関係を示す図である。 記号の説明:11……入力バッファ、12……重ね合わせ回
路、13……メモリ、16……CPU、20……セレクト回路、2
1……出力バッファ、23……切替制御回路、24〜26……
ゲート回路。
２図は重ね合わせの処理方法を説明する図、第３図は解
像度の精粗と画データ量の関係を示す図である。 記号の説明:11……入力バッファ、12……重ね合わせ回
路、13……メモリ、16……CPU、20……セレクト回路、2
1……出力バッファ、23……切替制御回路、24〜26……
ゲート回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−252585（ＪＰ，Ａ) 特開 昭60−128572（ＪＰ，Ａ) 特開 平１−189690（ＪＰ，Ａ)
Claims (2)
- 【請求項１】外部装置からの2m（ｍは２より大きい整
数）ビットパラレルの入力画データを重ね合わせ回路に
入力し、該入力画データが１回目の入力画データである
ときはデータの重ね合わせを受けること無くメモリに格
納し、この格納された１回目の画データを選択的に前記
重ね合わせ回路に送り戻し、この重ね合わせ回路におい
て前記１回目の画データを２回目の入力画データと重ね
合わせ、重ね合わせた画データを前記メモリに格納し、
この格納した重ね合わせた画データを装置外部に合成画
データとして出力する画像処理方法において、 １回目の入力画データの解像度と２回目の入力画データ
の解像度が相違する画データを重ね合わせる場合、１回
目の入力画データ及び２回目の入力画データとして粗い
解像度の画データ及び細かい解像度の画データ（但し、
細かい解像度は粗い解像度の2n（ｎは１以上の整数でｍ
以下の整数）倍である）をそれぞれ前記重ね合わせ回路
に入力し、前記メモリから送り戻される前記１回目の画
データを、その各ビットを2nビットづつ有するビット倍
率が変換されたパラレル画データに変換し、このビット
倍率が変換されたパラレル画データと、前記２回目の入
力画データとをビット対応に前記重ね合わせ回路で重ね
合わせて前記合成画データを得るようにしたことを特徴
とする画像処理方法。 - 【請求項２】外部装置からの2m（ｍは２より大きい整
数）ビットパラレルの入力画データを重ね合わせ回路に
入力し、該入力画データが１回目の入力画データである
ときはデータの重ね合わせを受けること無くメモリに格
納し、この格納された１回目の画データをセレクト手段
により選択的に前記重ね合わせ回路に送り戻し、この重
ね合わせ回路において前記１回目の画データを２回目の
入力画データと重ね合わせ、重ね合わせた画データを前
記メモリに格納し、この格納した重ね合わせた画データ
を前記セレクト手段により装置外部に合成画データとし
て出力する画像処理装置において、 前記重ね合わせ回路は、１回目の入力画データの解像度
と２回目の入力画データの解像度が相違する画データを
重ね合わせる場合、１回目の入力画データ及び２回目の
入力画データとして粗い解像度の画データ及び細かい解
像度の画データ（但し、細かい解像度は粗い解像度の2n
（ｎは１以上の整数でｍ以下の整数）倍である）をそれ
ぞれ入力され、 前記メモリから送り戻される前記１回目の画データを、
その各ビットを2nビットづつ有するビット倍率が変換さ
れたパラレル画データに変換するビット倍率変換手段を
有し、 このビット倍率が変換されたパラレル画データと、前記
２回目の入力画データとをビット対応に前記重ね合わせ
回路で重ね合わせて前記合成画データを得るようにした
ことを特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2169981A JP2713313B2 (ja) | 1990-06-29 | 1990-06-29 | 画像処理方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2169981A JP2713313B2 (ja) | 1990-06-29 | 1990-06-29 | 画像処理方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0460777A JPH0460777A (ja) | 1992-02-26 |
| JP2713313B2 true JP2713313B2 (ja) | 1998-02-16 |
Family
ID=15896390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2169981A Expired - Fee Related JP2713313B2 (ja) | 1990-06-29 | 1990-06-29 | 画像処理方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2713313B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004193970A (ja) * | 2002-12-11 | 2004-07-08 | Sanyo Electric Co Ltd | 画像データ処理装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60128572A (ja) * | 1983-12-15 | 1985-07-09 | Fujitsu Ltd | 出力装置 |
| JPS61252585A (ja) * | 1985-05-02 | 1986-11-10 | 三菱電機株式会社 | 画面メモリ制御装置 |
| JP2842590B2 (ja) * | 1988-01-26 | 1999-01-06 | 株式会社 アスキー | 二重画面表示制御装置 |
-
1990
- 1990-06-29 JP JP2169981A patent/JP2713313B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0460777A (ja) | 1992-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0671306B2 (ja) | 画像読み取り装置 | |
| WO2004090860A1 (ja) | 映像合成回路 | |
| JP3133702B2 (ja) | ディジタルスチルカメラ | |
| JP2713313B2 (ja) | 画像処理方法および装置 | |
| JP2806629B2 (ja) | 画像処理方式および装置 | |
| JP2803588B2 (ja) | 画像処理装置 | |
| JPH11341330A (ja) | ディジタルカメラ | |
| JP3515352B2 (ja) | ディジタルカメラ | |
| JPH01293078A (ja) | テレビジョンデジタルビデオエフェクト装置 | |
| JPH02135880A (ja) | 撮像装置 | |
| JP3397165B2 (ja) | 画像合成装置 | |
| JP2894255B2 (ja) | ディジタル特殊効果装置 | |
| JPS62113193A (ja) | 記憶回路 | |
| JP2913738B2 (ja) | 画像処理装置 | |
| JPH0723214A (ja) | 画像処理装置 | |
| JPS61267095A (ja) | デイスプレイ表示方式 | |
| JP2822985B2 (ja) | 予測画像生成回路 | |
| JPH0828843B2 (ja) | 映像合成装置 | |
| JPH06291987A (ja) | 画像出力装置 | |
| JP2948477B2 (ja) | 映像表示装置 | |
| JP2781924B2 (ja) | スーパーインポーズ装置 | |
| JPH04204594A (ja) | 高精細表示装置 | |
| JPH0567185A (ja) | 画像表示処理装置 | |
| JPH09130592A (ja) | 画像処理装置 | |
| JPH07319763A (ja) | アドレス変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |