JPS61252585A - 画面メモリ制御装置 - Google Patents
画面メモリ制御装置Info
- Publication number
- JPS61252585A JPS61252585A JP60094839A JP9483985A JPS61252585A JP S61252585 A JPS61252585 A JP S61252585A JP 60094839 A JP60094839 A JP 60094839A JP 9483985 A JP9483985 A JP 9483985A JP S61252585 A JPS61252585 A JP S61252585A
- Authority
- JP
- Japan
- Prior art keywords
- screen
- data
- memory
- screen memory
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数の画面データを重ね合わせて記憶する画
面メモリに対してデータの書込み、および読出しを行な
う画面メモリ制御装置に関するものである。
面メモリに対してデータの書込み、および読出しを行な
う画面メモリ制御装置に関するものである。
第2図は従来の画面メモリ制御装置を示す図であり1図
において、(1)はデータを書込みおよび読出しができ
、一画面分の古着を有し、複数の画面データを屯ね合わ
せて記憶する画面メモリ、(2)は画面メモリ(1)か
ら読出された画面出力データ、(3)は画面メモリ(1
)へ書込まれる画面人力データ、(4)は複数画面の画
面データを有しその画面データと画面出力データ(2)
の論理和処理ができて画面入力データ(3)を出力する
一タ入出力装置、(5)は画面メモリ(1)にデータの
書込み又は読出しを指示するメモリFIJI御信外、(
6)は画面メモリ(1)にデータの書込みおよび読出し
を行なうごとに出力するクロック、(7)はメモリ制御
信号(5)が書込み指示をしているときにクロッり(6
)を受信すると書込信号(8)とカウント信号(9)と
を出力し、メモリ制御信号(5)が読出し指示をしてい
るときにクロック(6)を受信するとカウント信号(8
)のみを出力するタイミング生成手段、(10)は画面
メモリ°(1)のデータ書込み又は読出し時のアドレス
を出力しカウント信号(9)の受信ごとに1が加算され
画面メモリ(1)の最終アドレスから先頭アドレスを循
環して出力するアドレス・カウンタ、(11)は書込信
号(8)とアドレス・カウンタ(10)の出力情報を入
力とし、書込信号(8)の入力がないときは画面出力デ
ータ(2)にアドレス・カウンタ(10)で指定された
アドレスの画面メモリ(1)のデータを出力させ、書込
信号(8)が入力されると画面入力データ(3)をアド
レス・カウンタ(10)で指定されたアドレスの画面メ
モリ(1)へ書込むメモリ制御手段である。
において、(1)はデータを書込みおよび読出しができ
、一画面分の古着を有し、複数の画面データを屯ね合わ
せて記憶する画面メモリ、(2)は画面メモリ(1)か
ら読出された画面出力データ、(3)は画面メモリ(1
)へ書込まれる画面人力データ、(4)は複数画面の画
面データを有しその画面データと画面出力データ(2)
の論理和処理ができて画面入力データ(3)を出力する
一タ入出力装置、(5)は画面メモリ(1)にデータの
書込み又は読出しを指示するメモリFIJI御信外、(
6)は画面メモリ(1)にデータの書込みおよび読出し
を行なうごとに出力するクロック、(7)はメモリ制御
信号(5)が書込み指示をしているときにクロッり(6
)を受信すると書込信号(8)とカウント信号(9)と
を出力し、メモリ制御信号(5)が読出し指示をしてい
るときにクロック(6)を受信するとカウント信号(8
)のみを出力するタイミング生成手段、(10)は画面
メモリ°(1)のデータ書込み又は読出し時のアドレス
を出力しカウント信号(9)の受信ごとに1が加算され
画面メモリ(1)の最終アドレスから先頭アドレスを循
環して出力するアドレス・カウンタ、(11)は書込信
号(8)とアドレス・カウンタ(10)の出力情報を入
力とし、書込信号(8)の入力がないときは画面出力デ
ータ(2)にアドレス・カウンタ(10)で指定された
アドレスの画面メモリ(1)のデータを出力させ、書込
信号(8)が入力されると画面入力データ(3)をアド
レス・カウンタ(10)で指定されたアドレスの画面メ
モリ(1)へ書込むメモリ制御手段である。
次に動作について説明する。初期状態において、画面メ
モリ(1)は全ての記憶データにOが書込まれたクリア
状態にあり、アドレス・カウンタ(lO)は画面メモリ
(1)の先頭であるθ番地を指している。まず、画面メ
モリ(1)に対して画面データの占込みを行なうデータ
入出力装置(4)は、書込開始前にメモリ制御信号(5
)を書込み指示状態にするとともに画面メモリ(1)よ
りの画面出力データ(2)を読取り、その読取ったデー
タと、該データ入出力装装置(4)に保持され画面メモ
リ(1)へ占込みを開始させる一画面分の先頭画面デー
タとの論理和をとり、その結果を画面メモリ(1)への
画面入力データ(3)としてクロック(6)と共に出力
する。タイミング生成手段(7)は上記データ入出力袋
ri(4)よりのメモリ制御信号(5)およびクロック
(6)信号に基づき、書込み信号(8)を発生し、画面
入力データ(3)の内容が画面メモリ(1)のO番地へ
書込まれる。これと同時に、タイミング生成手段(7)
からカウント信号(9)が発生し、アドレス・カウンタ
(10)の内容は1が加算され1番地となる。これで書
込み動作の1サイクルが終了する。次のサイクルで画面
メモリ(1)の1番地データと、データ入出力装置(4
)の2番目のデータが論理和をとられ画面メモリ(1)
の1番地へ書込まれる。以上の動作を画面メモリ(1)
の最終アドレスまで繰返し実行することによってデータ
入出力装置(4)の一画面分の画面データが画面メモリ
(1)へ書込まれる。一画面分の画面データの書込みが
終了すると、アドレス・カウンタ(10)はO番地を指
している。このようにして、データ入出力装置(4)は
複数画面の画面データを連続して画面メモリ(1)へ上
記書込み動作を繰り返し行ない、画面メモリ(1)上に
複数画面が改ね合わされた一つの画像を記憶させる。
モリ(1)は全ての記憶データにOが書込まれたクリア
状態にあり、アドレス・カウンタ(lO)は画面メモリ
(1)の先頭であるθ番地を指している。まず、画面メ
モリ(1)に対して画面データの占込みを行なうデータ
入出力装置(4)は、書込開始前にメモリ制御信号(5
)を書込み指示状態にするとともに画面メモリ(1)よ
りの画面出力データ(2)を読取り、その読取ったデー
タと、該データ入出力装装置(4)に保持され画面メモ
リ(1)へ占込みを開始させる一画面分の先頭画面デー
タとの論理和をとり、その結果を画面メモリ(1)への
画面入力データ(3)としてクロック(6)と共に出力
する。タイミング生成手段(7)は上記データ入出力袋
ri(4)よりのメモリ制御信号(5)およびクロック
(6)信号に基づき、書込み信号(8)を発生し、画面
入力データ(3)の内容が画面メモリ(1)のO番地へ
書込まれる。これと同時に、タイミング生成手段(7)
からカウント信号(9)が発生し、アドレス・カウンタ
(10)の内容は1が加算され1番地となる。これで書
込み動作の1サイクルが終了する。次のサイクルで画面
メモリ(1)の1番地データと、データ入出力装置(4
)の2番目のデータが論理和をとられ画面メモリ(1)
の1番地へ書込まれる。以上の動作を画面メモリ(1)
の最終アドレスまで繰返し実行することによってデータ
入出力装置(4)の一画面分の画面データが画面メモリ
(1)へ書込まれる。一画面分の画面データの書込みが
終了すると、アドレス・カウンタ(10)はO番地を指
している。このようにして、データ入出力装置(4)は
複数画面の画面データを連続して画面メモリ(1)へ上
記書込み動作を繰り返し行ない、画面メモリ(1)上に
複数画面が改ね合わされた一つの画像を記憶させる。
次に画面メモリ(1)からデータの読出しを行なう場合
、データ入出力装置(4)は読出開始前にメモリ制御信
号(5)を読出し指示状態にするとともに画面出力デー
タ(2)を読取り、クロック(8)を出力する。タイミ
ング生成手段(7)は、上記データ入出力装置(4)よ
りのメモリ制御信号(5)およびクロック(8)信号に
基づき、カウント信号(8)のみを発生し、アドレス・
カウンタ(10)は0から1番地に内容が変化する。こ
れで読出し動作の1サイクルが終了する6以上の動作を
画面メモリ(1)の最終アドレスまで繰り返し実行する
ことによって画面メモリ(1)の全内容を読出すことが
できる。読出し完了でアドレス・カウレンタ(10)は
O番地を指している。
、データ入出力装置(4)は読出開始前にメモリ制御信
号(5)を読出し指示状態にするとともに画面出力デー
タ(2)を読取り、クロック(8)を出力する。タイミ
ング生成手段(7)は、上記データ入出力装置(4)よ
りのメモリ制御信号(5)およびクロック(8)信号に
基づき、カウント信号(8)のみを発生し、アドレス・
カウンタ(10)は0から1番地に内容が変化する。こ
れで読出し動作の1サイクルが終了する6以上の動作を
画面メモリ(1)の最終アドレスまで繰り返し実行する
ことによって画面メモリ(1)の全内容を読出すことが
できる。読出し完了でアドレス・カウレンタ(10)は
O番地を指している。
また、上記状態から新しい画面を画面メモリ(1)上に
作成するため、先に述べた書込み動作を開始すると1画
面メモリ(1)の内容と新画面データとの論理和がとら
れるので、このような場合には書込開始前に画面メモリ
(1)のクリアが必要となる。画面メモリ(1)のクリ
アは、画面入力データ(3)へデータOを出力しておき
、メモリ制御信号(5)を古込み指示にし、クロック(
6)を画面メモリ(1)の容量二分だけ出力することに
よって行なわれる。
作成するため、先に述べた書込み動作を開始すると1画
面メモリ(1)の内容と新画面データとの論理和がとら
れるので、このような場合には書込開始前に画面メモリ
(1)のクリアが必要となる。画面メモリ(1)のクリ
アは、画面入力データ(3)へデータOを出力しておき
、メモリ制御信号(5)を古込み指示にし、クロック(
6)を画面メモリ(1)の容量二分だけ出力することに
よって行なわれる。
従来の画面メモリ制御装置は、以上のように構成されて
いるので、画面メモリ(1)へ複数画面の重ね占きを行
なうに際し、データ入出力装置(4)によって、画面メ
モリ(1)のデータを読出すとともにそのデータと画面
データの論理和をとらせ。
いるので、画面メモリ(1)へ複数画面の重ね占きを行
なうに際し、データ入出力装置(4)によって、画面メ
モリ(1)のデータを読出すとともにそのデータと画面
データの論理和をとらせ。
その出力を画面メモリ(1)へ書込まなければならず、
また画面メモリ(1)へ新画面を作成する前に画面メモ
リ(1)のクリアを必要とするなどの問題点があった。
また画面メモリ(1)へ新画面を作成する前に画面メモ
リ(1)のクリアを必要とするなどの問題点があった。
本発明は上記のような問題点を解消するためになされた
もので、両面メモリへ複数画面の重ね書きを行なう場合
に、データ入出力装置から画面データを画面メモリへ出
力するだけでよく、また画面メモリのクリア処理を独立
して行なう必要のない画面メモリ制御装置を得ることを
目的とする。
もので、両面メモリへ複数画面の重ね書きを行なう場合
に、データ入出力装置から画面データを画面メモリへ出
力するだけでよく、また画面メモリのクリア処理を独立
して行なう必要のない画面メモリ制御装置を得ることを
目的とする。
本発明に係る画面メモリ制御装置は、外部からの制御信
号により画面出力データと画面データを直接演算して演
算処理したデータを画面メモリへ出力する演算手段を設
け、画面メモリからのデータ読出し時に同時に新しいデ
ータの書込みができるようにしたものである。
号により画面出力データと画面データを直接演算して演
算処理したデータを画面メモリへ出力する演算手段を設
け、画面メモリからのデータ読出し時に同時に新しいデ
ータの書込みができるようにしたものである。
本発明においては、演算手段により、外部からは画面デ
ータを出力するだけで画面メモリEに複殻画面を重ね占
きすることができるとともに、画面メモリからデータの
読出し時に同時に画面メモリをクリアできるから、外部
での画面データの重ね、!:き処理や独立した画面メモ
リのクリア処理を行なわなくてよい。
ータを出力するだけで画面メモリEに複殻画面を重ね占
きすることができるとともに、画面メモリからデータの
読出し時に同時に画面メモリをクリアできるから、外部
での画面データの重ね、!:き処理や独立した画面メモ
リのクリア処理を行なわなくてよい。
以下、従来に相当する部分には同一符号を付して示す第
1図の実施例について本発明を説明する。図において、
(12)は演算手段であり、制御信号(13)が画面
データ書込指示のときは画面出力データ(2)と画面入
力データ(3)の論理和を出力し、制御信号(13)が
クリア・データ書込指示のときは常に0データを出力す
るようになっている。
1図の実施例について本発明を説明する。図において、
(12)は演算手段であり、制御信号(13)が画面
データ書込指示のときは画面出力データ(2)と画面入
力データ(3)の論理和を出力し、制御信号(13)が
クリア・データ書込指示のときは常に0データを出力す
るようになっている。
L記以外の構成は従来と同様であるのでその説明を省略
する。
する。
以上のように構成された本発明の画面メモリ制御装置に
おいて、先ず、画面メモリ(1)に対し画面データの書
込みを行なう場合、データ入出力装22(4)は書込開
始前にメモリ制御信号(5)を書込み指示、制御信号(
工3)を画面データ書込み指示状態にする。演算手段(
12)は上記データ入出力装置(4)よりの制御信号(
13)に基づいて画面出力データ(2)とデータ入出力
装置(0から出力される画面入力データ(3)の論理和
を出力する。そして上記データ入出力装置(0からクロ
ック(6)が出力されると、従来と同様にタイミング生
成手段(7)に書込信号(8)が発生し、上記演算手段
(12)よりの論理和出力データが画面メモリ(1)に
書込まれる。このようにして、データ人出力装a(4)
が画面データをクロック(6)と共に出力するだけで画
面メモリ(1)に画面データが重ね書きされて行く 。
おいて、先ず、画面メモリ(1)に対し画面データの書
込みを行なう場合、データ入出力装22(4)は書込開
始前にメモリ制御信号(5)を書込み指示、制御信号(
工3)を画面データ書込み指示状態にする。演算手段(
12)は上記データ入出力装置(4)よりの制御信号(
13)に基づいて画面出力データ(2)とデータ入出力
装置(0から出力される画面入力データ(3)の論理和
を出力する。そして上記データ入出力装置(0からクロ
ック(6)が出力されると、従来と同様にタイミング生
成手段(7)に書込信号(8)が発生し、上記演算手段
(12)よりの論理和出力データが画面メモリ(1)に
書込まれる。このようにして、データ人出力装a(4)
が画面データをクロック(6)と共に出力するだけで画
面メモリ(1)に画面データが重ね書きされて行く 。
次に画面メモリ(1)からデータの読出しを行なう場合
、データ入出力装置(4)は読出開始前にメモリ制御信
号(5)を書込み指示、制、御信号(13)をクリア・
データ書込指示状態にする。その後、データ入出力装置
(4)は画面出力データ(2)を読取り、クロック(6
)を出力する。演算手段(12)は上記データ入出力装
置(0よりのクリア・データ、1;込み指示4X ’i
に基づいて0データを出力し1画面メモリ(1)にOデ
ータが書込まれる。このようにして画面メモリ(1)か
ら最終アドレスまでのデータを読出すと、画面メモリ(
1)は全アドレスにOデータが;It込まれクリアされ
る。
、データ入出力装置(4)は読出開始前にメモリ制御信
号(5)を書込み指示、制、御信号(13)をクリア・
データ書込指示状態にする。その後、データ入出力装置
(4)は画面出力データ(2)を読取り、クロック(6
)を出力する。演算手段(12)は上記データ入出力装
置(0よりのクリア・データ、1;込み指示4X ’i
に基づいて0データを出力し1画面メモリ(1)にOデ
ータが書込まれる。このようにして画面メモリ(1)か
ら最終アドレスまでのデータを読出すと、画面メモリ(
1)は全アドレスにOデータが;It込まれクリアされ
る。
なお、メモリ制御信号(5)を読出し指示状態にしてお
けば、画面メモリの内容をクリアせず読出すことができ
る。
けば、画面メモリの内容をクリアせず読出すことができ
る。
以上述べたように1本発明によれば、画面データを連続
して人力するだけで画面メモリに複数画面が屯ね−2き
され1画面メモリとデータの読出しと同時にクリアする
ようにしたので、画面メモリに対するデータの書込みか
ら読出し完了までに要する時間を短縮することができる
という効果がある。
して人力するだけで画面メモリに複数画面が屯ね−2き
され1画面メモリとデータの読出しと同時にクリアする
ようにしたので、画面メモリに対するデータの書込みか
ら読出し完了までに要する時間を短縮することができる
という効果がある。
第1図は本発明の実施例による画面メモリ制御装置を示
すブロック図、第2図は従来の画面メモリ制御装置を示
すブロック図である。 図において、(1)は画面メモリ、(2)は画面出力デ
ータ、(3)は画面入力データ、(4)はデータ入出力
装置、(5)はメモリ制御信号、(6)はクロック、(
7)はタイミング生成手段、(8)は書込信号、(9)
はカウント信号、(1o)はアドレス・カウンタ、(1
1)はメモリ制御手段、(12)は演′Aト段、(13
)は制御信号である。 なお、図中、同一符号は同−又は相当部分を示す。 代 理 人 大 岩 増 雄C%J (
’)Ln (OCo O’)手続補正書(自発) 昭和0年−月 ′日 持許庁長宮殿 し 1゜事件の表示 特願昭60−94839号2、発
明の名称 画面メモリ制御袋4゜ 3、補正をする者 代表者志岐守哉 5、浦IFの対象 明細占の発明の詳細な説明の欄。 6、補正の内容 (1)明細占第2頁第15行の「出方する一タ」という
記載を「出力するデータ」と補正する。 (2)明細ノア第10頁第12行の「画面メモリとデー
タの」という記載を「画面メモリをデータの」と補正す
る。 以 上
すブロック図、第2図は従来の画面メモリ制御装置を示
すブロック図である。 図において、(1)は画面メモリ、(2)は画面出力デ
ータ、(3)は画面入力データ、(4)はデータ入出力
装置、(5)はメモリ制御信号、(6)はクロック、(
7)はタイミング生成手段、(8)は書込信号、(9)
はカウント信号、(1o)はアドレス・カウンタ、(1
1)はメモリ制御手段、(12)は演′Aト段、(13
)は制御信号である。 なお、図中、同一符号は同−又は相当部分を示す。 代 理 人 大 岩 増 雄C%J (
’)Ln (OCo O’)手続補正書(自発) 昭和0年−月 ′日 持許庁長宮殿 し 1゜事件の表示 特願昭60−94839号2、発
明の名称 画面メモリ制御袋4゜ 3、補正をする者 代表者志岐守哉 5、浦IFの対象 明細占の発明の詳細な説明の欄。 6、補正の内容 (1)明細占第2頁第15行の「出方する一タ」という
記載を「出力するデータ」と補正する。 (2)明細ノア第10頁第12行の「画面メモリとデー
タの」という記載を「画面メモリをデータの」と補正す
る。 以 上
Claims (1)
- データの書込みおよび読出しができかつ複数の画面デー
タを重ね合わせて記憶する画面メモリと、複数画面デー
タを有し上記画面メモリの書込みおよび読出しを指示す
るメモリ制御信号と共にクロックを出力するデータ入出
力装置と、上記メモリ制御信号およびクロックにより書
込信号またはカウント信号を出力するタイミング生成手
段と、上記カウント信号によりインクリメントされるカ
ウンタと、このカウンタの出力と前記書込信号により上
記画面メモリの書込みおよび読出しを制御するメモリ制
御手段とを備えた画面メモリ制御装置において、外部か
らの制御信号により画面入力データと上記画面メモリか
らの画面出力データを演算して画面メモリへ出力する演
算手段を設けたことを特徴とする画面メモリ制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60094839A JPS61252585A (ja) | 1985-05-02 | 1985-05-02 | 画面メモリ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60094839A JPS61252585A (ja) | 1985-05-02 | 1985-05-02 | 画面メモリ制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61252585A true JPS61252585A (ja) | 1986-11-10 |
Family
ID=14121210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60094839A Pending JPS61252585A (ja) | 1985-05-02 | 1985-05-02 | 画面メモリ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61252585A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03250268A (ja) * | 1990-02-27 | 1991-11-08 | Nec Corp | 画像処理装置 |
JPH0460777A (ja) * | 1990-06-29 | 1992-02-26 | Nec Corp | 画像処理方法および装置 |
JP2016019147A (ja) * | 2014-07-08 | 2016-02-01 | ラピスセミコンダクタ株式会社 | 半導体装置、表示システムおよび表示方法 |
-
1985
- 1985-05-02 JP JP60094839A patent/JPS61252585A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03250268A (ja) * | 1990-02-27 | 1991-11-08 | Nec Corp | 画像処理装置 |
JPH0460777A (ja) * | 1990-06-29 | 1992-02-26 | Nec Corp | 画像処理方法および装置 |
JP2016019147A (ja) * | 2014-07-08 | 2016-02-01 | ラピスセミコンダクタ株式会社 | 半導体装置、表示システムおよび表示方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5987569A (ja) | デ−タ自動連続処理回路 | |
JPS61252585A (ja) | 画面メモリ制御装置 | |
JPS61198293A (ja) | 表示信号変換回路 | |
JP2580877B2 (ja) | データフロー計算機のライトモジュール | |
JPH0267665A (ja) | インタフェイス回路 | |
JPH03288241A (ja) | レジスタ装置 | |
JPH046024B2 (ja) | ||
JPH0430052B2 (ja) | ||
JPH082756Y2 (ja) | 画像処理装置 | |
SU1494007A1 (ru) | Устройство адресации пам ти | |
JPS63256991A (ja) | 編集記憶装置 | |
JPS6059385A (ja) | 画像表示装置 | |
JPH0335334A (ja) | 情報処理装置 | |
JPH0478942A (ja) | メモリアクセス回路 | |
JPS6175382A (ja) | 画像表示装置 | |
JPS58154888A (ja) | 表示装置の高速処理装置 | |
JPH01112449A (ja) | 速度変換メモリ装置 | |
JPS61190388A (ja) | 文字表示装置 | |
JPS58207078A (ja) | 表示駆動回路 | |
JPH02105264A (ja) | 図形データ処理用メモリー装置 | |
JPS5921069B2 (ja) | プログラム書込方式 | |
JPS612191A (ja) | 表示画面の部分スクロ−ル回路 | |
JPS6128107A (ja) | デ−タトレ−ス装置 | |
JPS59113583A (ja) | 情報処理装置 | |
JPS61193190A (ja) | 表示制御装置 |