JPS61190388A - 文字表示装置 - Google Patents
文字表示装置Info
- Publication number
- JPS61190388A JPS61190388A JP60030628A JP3062885A JPS61190388A JP S61190388 A JPS61190388 A JP S61190388A JP 60030628 A JP60030628 A JP 60030628A JP 3062885 A JP3062885 A JP 3062885A JP S61190388 A JPS61190388 A JP S61190388A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- circuit
- character
- read
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置の端末機やパーソナルコンピュー
タ等の様なディスプレイ装置に関するもので、特にアト
リビュート制御を行う文字表示装置に関するものである
。
タ等の様なディスプレイ装置に関するもので、特にアト
リビュート制御を行う文字表示装置に関するものである
。
従来、この種のディスプレイ装置は、第３図の様な構成
が公知である。このディスプレイ装置は、ディスプレイ
装置全体のｗｉ御を行う表示ｉ＃Ｊ１回路ｌ、文字コー
ドを格納する画面メモリ２、文字パターンを格納するキ
ャラクタジェネレータメモリ３、アトリビュートコード
を格納する画面メモリ４、キャラクタジェネレータメモ
リ３から読出された文字パターンを表示器のタイミング
に合わせて変換するタイミング変換回路７を有している
。
が公知である。このディスプレイ装置は、ディスプレイ
装置全体のｗｉ御を行う表示ｉ＃Ｊ１回路ｌ、文字コー
ドを格納する画面メモリ２、文字パターンを格納するキ
ャラクタジェネレータメモリ３、アトリビュートコード
を格納する画面メモリ４、キャラクタジェネレータメモ
リ３から読出された文字パターンを表示器のタイミング
に合わせて変換するタイミング変換回路７を有している
。
表示アドレスは制御回路１から発生され、アドレスバス
６を経由して画面メモリ２及び４に入力される６表示ア
ドレスに従って画面メモリ２から読出された文字コード
はレジスタ５でラッチされ、キャラクタジェネレータメ
モリ３のアドレスとなる。キャラクタジェネレータメモ
リから読出された文字パターンは、タイミング変換回路
７によって表示器に通した信号に変換される。この場合
、表示器はＣＲＴ （陰極線管）１１であるので、タイ
ミング変換回路７は複数ビットの並列データを直列の１
ビツトのデータに変換する。変換後のデータはゲート回
路（ＡＮＤ回路、ＯＲ回路、 ＥＯＲ回路）の組合せで
構成されるアトリビュート合成回路１６に入力される。
６を経由して画面メモリ２及び４に入力される６表示ア
ドレスに従って画面メモリ２から読出された文字コード
はレジスタ５でラッチされ、キャラクタジェネレータメ
モリ３のアドレスとなる。キャラクタジェネレータメモ
リから読出された文字パターンは、タイミング変換回路
７によって表示器に通した信号に変換される。この場合
、表示器はＣＲＴ （陰極線管）１１であるので、タイ
ミング変換回路７は複数ビットの並列データを直列の１
ビツトのデータに変換する。変換後のデータはゲート回
路（ＡＮＤ回路、ＯＲ回路、 ＥＯＲ回路）の組合せで
構成されるアトリビュート合成回路１６に入力される。
一方、表示アドレスに従って画面メモリ４から読出され
たアトリビュートコードはレジスタ８゜９で文字パター
ンとのタイミングを調整した後、アトリビュートコード
信号線１４を経てアトリビュート合成回路１６に入力さ
れる。
たアトリビュートコードはレジスタ８゜９で文字パター
ンとのタイミングを調整した後、アトリビュートコード
信号線１４を経てアトリビュート合成回路１６に入力さ
れる。
このディスプレイ装置では、１文字当り８ビツトのコー
ドが割当てられており、アトリビュートの機能はビット
対応に緑、青、赤、オーバーライン、アンダーライン、
リバース、ブリンキング。
ドが割当てられており、アトリビュートの機能はビット
対応に緑、青、赤、オーバーライン、アンダーライン、
リバース、ブリンキング。
シークレットとなっている０表示制御回路１からの制御
信号線１３は、アトリビュート制御に必要な制御信号線
であり、例えば１３ａはオーバーラインを出すべきタイ
ミングを発生する信号線で、アトリビュート中のオーバ
ーラインのビットはＡＮＤ回路１５によってゲートされ
た後、ＯＲ回路１７で文字パターンにオアされる。以下
、制御信号線１３の機能だけを説明すると、１３ｂはア
ンダーラインのタイミング信号線、１３ｃはカーサ−表
示信号線、１３ｄはブリンキング表示の明滅の間隔を示
す信号線である。
信号線１３は、アトリビュート制御に必要な制御信号線
であり、例えば１３ａはオーバーラインを出すべきタイ
ミングを発生する信号線で、アトリビュート中のオーバ
ーラインのビットはＡＮＤ回路１５によってゲートされ
た後、ＯＲ回路１７で文字パターンにオアされる。以下
、制御信号線１３の機能だけを説明すると、１３ｂはア
ンダーラインのタイミング信号線、１３ｃはカーサ−表
示信号線、１３ｄはブリンキング表示の明滅の間隔を示
す信号線である。
アトリビュート合成回路１６から出力される、アトリビ
ュート制御の加えられた緑、赤、青の信号は、駆動回路
１０に送られ、また表示制御回路１から同期信号線１２
を経て送られてくる同期信号とともにＣＲＴＩＩに供給
されてＣＲＴＩＩを駆動する。
ュート制御の加えられた緑、赤、青の信号は、駆動回路
１０に送られ、また表示制御回路１から同期信号線１２
を経て送られてくる同期信号とともにＣＲＴＩＩに供給
されてＣＲＴＩＩを駆動する。
以上、説明した様に、従来の文字表示装置においてアト
リビュート合成回路は簡単なゲート回路の組合わせで実
現できるが、その反面、ゲート回路の組合わせ方で、最
終的に表示される文字のアトリビュートが大きく変わっ
てしまう０例えば、同じゲート回路を使っていても、ゲ
ー′ト回路の順序を変えただけで、表示されるアトリビ
ュートは全く異なったものになる。
リビュート合成回路は簡単なゲート回路の組合わせで実
現できるが、その反面、ゲート回路の組合わせ方で、最
終的に表示される文字のアトリビュートが大きく変わっ
てしまう０例えば、同じゲート回路を使っていても、ゲ
ー′ト回路の順序を変えただけで、表示されるアトリビ
ュートは全く異なったものになる。
上述した従来の文字表示装置はアトリビュート合成回路
がゲート回路の組合わせより成る結線回路であるため、
回路設計時にアトリビュートの仕様が固定となり、その
後の変更は容易でない、また、文字表示装置はユーザー
インタフェース上重要な部分であり、アトリビュートが
少し違っただけでも、ユーザー及びソフトウェアに与え
る影響は大きい。したがって一度出荷された文字表示装
置のアトリビュートを変更するのは非常に困難で、出荷
された文字表示装置が数種有り、アトリビュートが少し
ずつ異なる場合に、文字表示装置の共通化を行う上で大
きな障害となっていた。
がゲート回路の組合わせより成る結線回路であるため、
回路設計時にアトリビュートの仕様が固定となり、その
後の変更は容易でない、また、文字表示装置はユーザー
インタフェース上重要な部分であり、アトリビュートが
少し違っただけでも、ユーザー及びソフトウェアに与え
る影響は大きい。したがって一度出荷された文字表示装
置のアトリビュートを変更するのは非常に困難で、出荷
された文字表示装置が数種有り、アトリビュートが少し
ずつ異なる場合に、文字表示装置の共通化を行う上で大
きな障害となっていた。
本発明の目的は、上述のような欠点を解決した文字表示
装置を提供することにある。
装置を提供することにある。
本発明の文字表示装置は、表示制御回路と、この表示制
御回路よりアドレスが入力される文字コード画面メモリ
と、この文字コード画面メモリから読出された文字コー
ドをアドレスとするキャラクタジェネレータメモリと、
前記表示制御回路よりアドレスが入力されるアトリビュ
ートコード画面メモリと、前記アトリビュートコード画
面メモリから読出されたアトリビュートコードと前記表
示制御回路からの制御信号とをアドレスとするリードオ
ンリメモリと、前記キャラクタジェネレータメモリより
読出された文字パターンを、前記リードオンリメモリよ
り読出されたデータに基づいて１ビット単位で制御する
演算回路と、この演算回路の出力を表示器のタイミング
に合わせて変換するタイミング変換回路と、前記リード
オンリメモリのアトリビュート制御されたデータを前記
タイミング変換回路の出力でゲートし表示器駆動回路に
入力する論理回路とを備えることを特徴としている。
御回路よりアドレスが入力される文字コード画面メモリ
と、この文字コード画面メモリから読出された文字コー
ドをアドレスとするキャラクタジェネレータメモリと、
前記表示制御回路よりアドレスが入力されるアトリビュ
ートコード画面メモリと、前記アトリビュートコード画
面メモリから読出されたアトリビュートコードと前記表
示制御回路からの制御信号とをアドレスとするリードオ
ンリメモリと、前記キャラクタジェネレータメモリより
読出された文字パターンを、前記リードオンリメモリよ
り読出されたデータに基づいて１ビット単位で制御する
演算回路と、この演算回路の出力を表示器のタイミング
に合わせて変換するタイミング変換回路と、前記リード
オンリメモリのアトリビュート制御されたデータを前記
タイミング変換回路の出力でゲートし表示器駆動回路に
入力する論理回路とを備えることを特徴としている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の構成図である。第１図にお
いて、表示制御回路１、文字コードを格納する画面メモ
リ２、キャラクタジェネレータメモリ３、アトリビュー
トコードを格納する画面メモリ４、レジスタ５．８．９
、駆動回路１０．ＣＲＴＩＩ、同期信号線１２、制御信
号線１３、アトリビュートコード信号線１４は、第３図
に示したものと同様であり、同一の番号を付して示して
いる。本実施例の文字表示装置は、キャラクタジェネレ
ータメモリ３から読出された文字パターンをランチする
レジスタ１８と、アトリビュートコード信号線１４とア
トリビュートに必要な表示制御信号線１３とをアドレス
としデータを出力するリードオンリメモリ１９と、この
リードオンリメモリのデータ線２０の状態によって文字
パターンを１ビット単位で制御する演算回路２１ａ、２
１ｂ、・・・、２１ｈと、これら演算回路の出力をＣＲ
ＴＩＩのタイミングに合わせて変換するタイミング変換
回路２２と、リードオンリメモリ１９の緑、赤、青の信
号のデータ線２０のデータをラッチするレジスタ２３と
、このレジスタの出力を、タイミング変換回路２の出力
でゲートし駆動回路１０に供給するＡＮＤ回路より成る
論理回路２４をさらに備えている。
いて、表示制御回路１、文字コードを格納する画面メモ
リ２、キャラクタジェネレータメモリ３、アトリビュー
トコードを格納する画面メモリ４、レジスタ５．８．９
、駆動回路１０．ＣＲＴＩＩ、同期信号線１２、制御信
号線１３、アトリビュートコード信号線１４は、第３図
に示したものと同様であり、同一の番号を付して示して
いる。本実施例の文字表示装置は、キャラクタジェネレ
ータメモリ３から読出された文字パターンをランチする
レジスタ１８と、アトリビュートコード信号線１４とア
トリビュートに必要な表示制御信号線１３とをアドレス
としデータを出力するリードオンリメモリ１９と、この
リードオンリメモリのデータ線２０の状態によって文字
パターンを１ビット単位で制御する演算回路２１ａ、２
１ｂ、・・・、２１ｈと、これら演算回路の出力をＣＲ
ＴＩＩのタイミングに合わせて変換するタイミング変換
回路２２と、リードオンリメモリ１９の緑、赤、青の信
号のデータ線２０のデータをラッチするレジスタ２３と
、このレジスタの出力を、タイミング変換回路２の出力
でゲートし駆動回路１０に供給するＡＮＤ回路より成る
論理回路２４をさらに備えている。
演算回路２１ａ、２１ｂ、−、−−，２１ｈの具体的な
構成を第２図に示す、第２図は各演算回路を４人カマル
チプレクサ２５で構成した例である。
構成を第２図に示す、第２図は各演算回路を４人カマル
チプレクサ２５で構成した例である。
リードオンリメモリ１９からの入力信号線２６゜２７の
値によって出力線２８にはキャラクタジェネレータメモ
リ８からの入カバターンのそのままの値、反転した値、
必ず０あるいは必ず１が出力されるように構成されてい
る。
値によって出力線２８にはキャラクタジェネレータメモ
リ８からの入カバターンのそのままの値、反転した値、
必ず０あるいは必ず１が出力されるように構成されてい
る。
以上のような文字表示装置では、リードオンリ、メモリ
１９にあらかじめ所定のデータを書込んでおくことによ
り、第３図に示した従来の文字表示装置におけるアトリ
ビエート合成回路１６の結線回路と等価な論理を実現す
る。本実施例の場合、アトリビュートコードを８ビツト
、制御信号線を４本とすると、リードオンリメモリ１９
のアドレスは１２本となる。またリードオンリメモリの
データ線２０は、文字パターンが８ビット並列読出しで
あるので文字パターンの変換のために１６本、論理回路
２４の入力に３本で計１９本となり、メモリ１９の容量
は７６Ｋｂｉｔになる。
１９にあらかじめ所定のデータを書込んでおくことによ
り、第３図に示した従来の文字表示装置におけるアトリ
ビエート合成回路１６の結線回路と等価な論理を実現す
る。本実施例の場合、アトリビュートコードを８ビツト
、制御信号線を４本とすると、リードオンリメモリ１９
のアドレスは１２本となる。またリードオンリメモリの
データ線２０は、文字パターンが８ビット並列読出しで
あるので文字パターンの変換のために１６本、論理回路
２４の入力に３本で計１９本となり、メモリ１９の容量
は７６Ｋｂｉｔになる。
以上の文字表示装置において、表示制御回路１から表示
アドレスが発生されると、この表示アドレスは画面メモ
リ２及び４に入力される。表示アドレスに従って画面メ
モリ２から読出された文字コードはレジスタ５でラッチ
され、キャラクタジェネレータメモリ３のアドレスとな
る。キャラクタジェネレータメモリから読出された文字
パターンの各ビットは、レジスタ１８を経て、演算回路
２１ａ、２１ｂ、−・・、２１ｈにそれぞれ送られる。
アドレスが発生されると、この表示アドレスは画面メモ
リ２及び４に入力される。表示アドレスに従って画面メ
モリ２から読出された文字コードはレジスタ５でラッチ
され、キャラクタジェネレータメモリ３のアドレスとな
る。キャラクタジェネレータメモリから読出された文字
パターンの各ビットは、レジスタ１８を経て、演算回路
２１ａ、２１ｂ、−・・、２１ｈにそれぞれ送られる。
一方、表示アドレスに従って画面メモリ４から読出され
たアトリビュートコードはレジスタ８゜９で文字パター
ンとのタイミングを調整した後、アトリビュートコード
信号線１４を経てリードオンリメモリ１９に入力される
。また、制御回路１′からは、表示制御信号線１３を経
てアトリビュート制御に必要な信号がリードオンリメモ
リ１９に入力される。リードオンリメモリはアトリビュ
ートコード信号線１４と表示制御信号線１３とをアドレ
スとして、格納されているデータを読出し、データ線２
０に出力する。これらデータのうち文字パターンの変換
に必要なデータは、演算回路２１ａ、２１ｂ、 ・−
・、２１ｈに入力され、各演算回路においてキャラクタ
ジェネレータメモリ３からの文字パターンを１ビット単
位で制御する。
たアトリビュートコードはレジスタ８゜９で文字パター
ンとのタイミングを調整した後、アトリビュートコード
信号線１４を経てリードオンリメモリ１９に入力される
。また、制御回路１′からは、表示制御信号線１３を経
てアトリビュート制御に必要な信号がリードオンリメモ
リ１９に入力される。リードオンリメモリはアトリビュ
ートコード信号線１４と表示制御信号線１３とをアドレ
スとして、格納されているデータを読出し、データ線２
０に出力する。これらデータのうち文字パターンの変換
に必要なデータは、演算回路２１ａ、２１ｂ、 ・−
・、２１ｈに入力され、各演算回路においてキャラクタ
ジェネレータメモリ３からの文字パターンを１ビット単
位で制御する。
各演算回路の出力はタイミング変換回路２２に入力され
、タイミング変換回路２２において表示器に通した信号
に変換される。この場合、表示器はＣＲＴであるので、
タイミング変換回路２２は、複数ビットの並列データを
直列の１ビツトデータに変換する。変換後のデータは論
理回路２４に入力され、このデータによりリードオンリ
メモリ１９からレジスタ２３を経て入力されるアトリビ
ュート機能の加えられた緑、赤、青の信号をゲートして
駆動回路１０に入力させ、ＣＲＴＩＩを駆動する。
、タイミング変換回路２２において表示器に通した信号
に変換される。この場合、表示器はＣＲＴであるので、
タイミング変換回路２２は、複数ビットの並列データを
直列の１ビツトデータに変換する。変換後のデータは論
理回路２４に入力され、このデータによりリードオンリ
メモリ１９からレジスタ２３を経て入力されるアトリビ
ュート機能の加えられた緑、赤、青の信号をゲートして
駆動回路１０に入力させ、ＣＲＴＩＩを駆動する。
以上の実施例では表示器がＣＲＴの場合について述べた
が、本発明はＣＲＴに限定されることなく、液晶やプラ
ズマ表示器等についても実施可能であることは勿論であ
る。
が、本発明はＣＲＴに限定されることなく、液晶やプラ
ズマ表示器等についても実施可能であることは勿論であ
る。
以上説明したように、本発明は、従来、結線回路によっ
て実現していたアトリビエート合成回路をリードオンリ
メモリを採用したプログラム方式にすることにより、ア
トリビュート機能の変更を容易にし、例えば文字表示装
置の種類が異なりアトリビユートの機能が異なる場合で
も、メモリのみを変更することにより各種のアトリビユ
ートが実現可能、装置設計の効率化が図れるという効果
がある。
て実現していたアトリビエート合成回路をリードオンリ
メモリを採用したプログラム方式にすることにより、ア
トリビュート機能の変更を容易にし、例えば文字表示装
置の種類が異なりアトリビユートの機能が異なる場合で
も、メモリのみを変更することにより各種のアトリビユ
ートが実現可能、装置設計の効率化が図れるという効果
がある。
第１図は本発明の一実施例の構成図、
第２図は第１図の演算回路の一例の構成図、第３図は従
来装置の構成図である。 １・・・・・表示制御回路 ２・・・・・文字コード画面メモリ ３・・・・・キャラクタジェネレータメモリ４・・・・
・アトリビュートコード画面メモリ５．８，９，１８．
２３・・レジスタ ６・・・・・アドレスバス線 ７．２２・・タイミング変換回路 １０・・・・駆動回路 １１・・・・ＣＲＴ １２・・・・同期信号線 １３・・・・制御信号線 １４・・・・アトリビュートコード信号線１５・・・・
ＡＮＤ回路 １６・・・・アトリビエート合成回路 １７・・・・ＯＲ回路 １９・・・・リードオンリメモリ ２０・・・・メモリデータ線 ２１・・・・演算回路 ２４・・・・論理回路 ２５・・・・マルチプレクサ
来装置の構成図である。 １・・・・・表示制御回路 ２・・・・・文字コード画面メモリ ３・・・・・キャラクタジェネレータメモリ４・・・・
・アトリビュートコード画面メモリ５．８，９，１８．
２３・・レジスタ ６・・・・・アドレスバス線 ７．２２・・タイミング変換回路 １０・・・・駆動回路 １１・・・・ＣＲＴ １２・・・・同期信号線 １３・・・・制御信号線 １４・・・・アトリビュートコード信号線１５・・・・
ＡＮＤ回路 １６・・・・アトリビエート合成回路 １７・・・・ＯＲ回路 １９・・・・リードオンリメモリ ２０・・・・メモリデータ線 ２１・・・・演算回路 ２４・・・・論理回路 ２５・・・・マルチプレクサ
Claims (1)
- （１）表示制御回路と、この表示制御回路よりアドレス
が入力される文字コード画面メモリと、この文字コード
画面メモリから読出された文字コードをアドレスとする
キャラクタジェネレータメモリと、前記表示制御回路よ
りアドレスが入力されるアトリビュートコード画面メモ
リと、前記アトリビュートコード画面メモリから読出さ
れたアトリビュートコードと前記表示制御回路からの制
御信号とをアドレスとするリードオンリメモリと、前記
キャラクタジェネレータメモリより読出された文字パタ
ーンを、前記リードオンリメモリより読出されたデータ
に基づいて１ビット単位で制御する演算回路と、この演
算回路の出力を表示器のタイミングに合わせて変換する
タイミング変換回路と、前記リードオンリメモリのアト
リビュート制御されたデータを前記タイミング変換回路
の出力でゲートし表示器駆動回路に入力する論理回路と
を備えることを特徴とする文字表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60030628A JPS61190388A (ja) | 1985-02-20 | 1985-02-20 | 文字表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60030628A JPS61190388A (ja) | 1985-02-20 | 1985-02-20 | 文字表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61190388A true JPS61190388A (ja) | 1986-08-25 |
Family
ID=12309113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60030628A Pending JPS61190388A (ja) | 1985-02-20 | 1985-02-20 | 文字表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61190388A (ja) |
-
1985
- 1985-02-20 JP JP60030628A patent/JPS61190388A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59214079A (ja) | ビデオ表示制御回路 | |
| JPH0560425B2 (ja) | ||
| JPS61190388A (ja) | 文字表示装置 | |
| JPS61190389A (ja) | 文字表示装置 | |
| JP3345912B2 (ja) | 漢字パターン格納メモリ読み出し制御回路 | |
| JPH0798644A (ja) | キャラクタ表示データ書込み装置 | |
| KR950005229B1 (ko) | 그래픽 모드의 택스트 생성을 위한 실제 어드레스 발생기 | |
| JP3443229B2 (ja) | 文字表示装置の書き込み制御回路 | |
| JP3335821B2 (ja) | 領域指定回路 | |
| JPS5945567A (ja) | メモリ書き込み制御回路 | |
| JPS5961873A (ja) | 文字拡大回路 | |
| JPH0432592B2 (ja) | ||
| JPS5925226B2 (ja) | 文字図形表示装置 | |
| KR880002072A (ko) | 씨알티(crt) 제어회로 | |
| JPH02296293A (ja) | 画面表示装置 | |
| JPS617769A (ja) | イメ−ジメモリ書き込み制御方式 | |
| JPS58187989A (ja) | 表示メモリ回路 | |
| JPS61140986A (ja) | 文字回転装置 | |
| JPS6353590A (ja) | キヤラクタジエネレ−タのアクセス回路 | |
| JPS60244995A (ja) | シフト回路 | |
| JPS60107694A (ja) | 文字図形表示装置 | |
| JPS59111686A (ja) | Ｃｒｔカラ−デイスプレイ装置 | |
| JPS63269192A (ja) | 表示装置 | |
| JPS59151373A (ja) | アドレス自動制御装置 | |
| JPS62206651A (ja) | レジスタアドレスの自動インクリメント回路 |