JPS60107694A - 文字図形表示装置 - Google Patents

文字図形表示装置

Info

Publication number
JPS60107694A
JPS60107694A JP58214001A JP21400183A JPS60107694A JP S60107694 A JPS60107694 A JP S60107694A JP 58214001 A JP58214001 A JP 58214001A JP 21400183 A JP21400183 A JP 21400183A JP S60107694 A JPS60107694 A JP S60107694A
Authority
JP
Japan
Prior art keywords
input
output
display
character
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58214001A
Other languages
English (en)
Inventor
一秀 西山
小山 卓夫
舘内 嗣治
清和 西岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58214001A priority Critical patent/JPS60107694A/ja
Publication of JPS60107694A publication Critical patent/JPS60107694A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)
  • Image Generation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野] 本発明は複数のブロック分けされた表示用メモリを有す
る文字図形表示装置に係り、特に複数ブロックの表示メ
モリに画像情報を記録、処理するに好適な文字図形表示
装置に関するものである。
〔発明の背景〕
パソコンがOA機器として企業に導入されるようになる
と、文字1図形の高密度表示や多色化そして文字1図形
に下線をっけたり、色を反転させたり、点滅させる機能
が要求されるようになった。しかしこれらの高機能化に
伴ない、扱う情報量が増え、又、ソフトウェアの処理も
複雑化するため従来に比べ処理速度が低下するという欠
点がある。
この欠点を解決するため、複数のブロック分けされた表
示メモリに対し入出力レジスタを各々設け、表示メモリ
を高速アクセスする方式などが提案されていて、表示メ
モリ内での高速データ転送や、同一データの連続書き込
みを行うものである。第1図、第2図を用いて従来技術
とその欠点を説明する。
第1図は、従来の表示回路のブロック図であり、1は中
央演算処理装置、(以下、MPUと称す)、2はアドレ
スバス、6はデータノ(ス、4は表示のための各種タイ
ミング信号を発生するCR1r制m回路(以下、CR:
1゛Cト称ス)、5&ICRTC4から出力される表示
アドレス信号線、6ft’!。
MPUアドレスバス2と表示アドレス信号線4とを、C
RTCから出力される表示タイミング信号線7で与えら
れる信号によって切り換えるマルチプレクサである。8
はアスキーコード等、文字コードを記憶する表示用メモ
リ、9は文字につけるにアンダーライン、オーツく一ラ
イン、点戒等の属性の有無の情報を記憶する表示用メモ
リ10は文字とその背景の色情報を記憶する表示用メモ
リ、11は表示メモリ8から読み出された文字コードに
従って文字パターンを発生する文字ハI −ン発生! 
(以下、Cんaractgr Generator:C
Gと称す)12は並列の文字ノ(ターンを直列に変換す
る並列直列変換回路、15は直列に変換された文字パタ
ーンに、表示用メモIJ 9,10より読み出された属
性や、色情報を付加する属性付加回路、14は属性付加
回路の出力を表示部15が入力できる信号に変換する映
像信号発生回路、1617.18は表示用メモリ入出力
回路、19は表示用メモリ入出力回路16,17.18
の制御信号を発生する入出力制御回路、20〜27は上
記回路間を接続する信号路である。
また、第2図は第1図の表示用メモリ入出力回路16の
より詳細な回路の一例である。
第1図において、表示用メモlJ8,9,10はC肌4
から発生する各種タイミング信号によってその記憶内容
が表示情報として周期的に読み出され、読み出された表
示情報はCG11.並列直列変換回路12.属性付加回
路13.映像信号発生回路14を経て、表示部15で表
示される。また、MPU1はこれら表示メモリ8,9.
10へ表示情報の書き込み又は更新を行なうもので、ア
ドレスバス2を介して指定された番地とデータバス6に
よってデータの入出力を行なう。
マルチプレクサ6は表示タイミング信号線7で供給され
る信号で切り換えられ、表示用メモリ8,9.10を駆
動するための複合アドレス信号を複合アドレスバス28
に出力する。
表示メモリ8,9.10はある定められたビット即位の
メモリブロックであり、例えばMPU1がバイト(8ビ
ツト)単位を扱う場合にはバイト単位のメモリブロック
となる。
表示用メモリ入出力回路16は、第2図にその例を示す
ように、データバス5と表示用メモリ8のデータ入出力
線20と間に介在する双方向バッファ161と情報設定
回路としての入出力レジスタ162からなる。この入出
力レジスタ162が従来技術の大きな特徴である。つま
り、入出力レジスタ162とMPth間のデータの授受
や、MPL+1と表示メモリ8間のデータ授受以外に、
入出力レジスタ162と表示メモリ8間のデータ授受を
可能とし、例えば、第1図の表示用メモリ入出力回路1
6が、MPU1と表示メモリ8間のデータ授受を行なう
と同時に、他の同一構成の表示用メモリ入出力回路17
.18が入出力レジスタと表示用メモリ間のデータ授受
を行なうように構成する。すると、画面の情報を順次、
上方に移動させるスクロールのように表示用メモリ内の
データ転送や、画面消去のように同一デー′夕の連続書
き込みでは、1つのメ% IJずつ処理するのに比べ、
3つの表示用メモリ8,9.10を同時に処理するので
3倍の高速処理が可能である。ところが、一般の文章等
、1つずつ異なった文字を出力する場合にはなんら改良
されていないという欠点がある。例えば、一般的な全画
面、同じ文字色、同じ背景色、同じ属性の場合、属性と
色の情報を表示用メモリ入出力回路17.18内の人出
力レジスタに一担セットすれば、後は、文字コードを表
示用メモリ8に書き込むだけで良いと考えられる。とこ
ろが、これらの入出力レジスタはスクロール等、種々の
場合に用いられるのでその値が保証されていない諧局、
−文字を表示する度にセットし直す必要があるので入出
力レジスタは文字表示に関しては役に立たず、表示処理
速度は従来のままである。
〔発明の目的〕
本発明の目的は、上述の従来技術の欠点をなくし、1文
字表示の場合の表示メモリへの高速it込みを可能とし
、MP[Jの処理速度を低下させない文字図形表示装置
を提供することにある。
〔発明の概要〕
上記目的を達成するために、従来技術の入出力レジスタ
に加え、スクロール等に影響されず値が保証されたデフ
ォルト値を設定できるレジスタを設け、どちらかのレジ
スタの出力を選択して表示するようにしたことを特徴と
するものである。
〔発明の実施例〕
以下、本発明を図面を用いて詳細に説明する。
第6図は本発明の一実施例を示したもので、第1図と同
一機能を有するブロックには第1図と同一記号を付けで
ある。第5図において、29゜50.51は本発明によ
る表示用メモリ入出力回路62は表示用メモリ入出力回
路29,50,51の制御信号を発生する入出力制御回
路である。
また、第4図は、表示用メモリ入出力回路29のより詳
細な回路の一例であって、データバス3と表示用メモリ
8のデータ入出力線20と、その間に介在する双方向バ
ッファ290と情報設定回路としてデフォルト値設定レ
ジスタ291と、第2図の入出力レジスタ162と同じ
機能である入出力レジスタ292と、前記デフォルト値
設定。
レジスタ291の出力と、前記入出力レジスタ29イの
出力を選択し、データ入出力線2oに出力するマルチプ
レクサ293からなる。さらに表示用メモリ入出力回路
50.51は表示用メモリ入出力回路29と同じ構成で
ある。この図において、従来例で述べたスクロールや同
一データの連続書き込みは入出力レジスタ292を用い
て同様に行なうことができる。
次に文字出力を例にとって、本発明の詳細な説明する。
画面に文字を表示する場合、一般的に文字色背景色が他
と違ったり、又、下線をっげたり、点滅させることは、
その文字を強調するという本来の目的から考えれば、頻
繁にはない。
そこで、入出力回路29のデフォルト値設定レジスタ2
91に対応する。入出力回路30のデフォルト値設定レ
ジスタに通常の用件、例えば、下線なし、点滅なしの情
報を、そして、同じく入出力回路51のデフォルト値設
定レジスタに通常の色、例えば文字色が白、背景色が黒
の情報なMPUデータバス3を通じてセットする。そし
てMPtJlは表示用メモリ入出力回路29においては
、MPL+ データバス6の内容がデータ入出力線20
へ出力され、表示用メモリ入出力回路1.31ではデフ
ォルト値設定レジスタの内容が各々のデータ入出力線2
5.24 K出力されるように、入出力制御回路62を
通じて各々の入出力回路29,50゜31の双方向パス
バッファ、マルチプレクサを制御する。
次に、MPU1が、出力したい文字の文字コードをデー
タバス5、入出力線20を通じて表示用メモリ8に書き
込むと、それと同時に、入出力回路50.51中のデフ
ォルト値設定レジスタの値が表示用メモリ9,10に書
き込まれる。
ここで、例えば違う文字色の文字を表示するとすれば、
表示メモリ用入出力回路310入出力レジスタに個有の
色情報をセットし、入出力回路31のみ、デフォルト値
設定レジスタの代わりに入出力レジスタの値がデータ入
出力線24に出力されるようπ、入出力制御回路52に
より制御する。そして、MPU1が、上述の通り出力し
たい文字のコードを表示用メモリ8に書き込むと、属性
情報はデフォルト値、色情報はその文字個有の色が表示
用メモリ9,10に香き込まれる。
再び、デフォルト色の文字を表示するには、入出力回路
31のデータ線24に出力されるのがデフォルト値設定
レジスタの値であるように入出力制御回路32によって
制御し、新たな文字コードの書き込み動作を行なうのみ
でよい。
又、スクロールを行なう際には、まず、5つの入出力回
路29,50.51の入出力レジスタの値が各々のデー
タ入出力線20,25.24に出方されるように、MP
UIは入出力制御回路32を通じて、各双方向パスバッ
ファ、マルチプレクサを制御する。
こうすることにより、デフォルト値を破壊することなく
、従来通りの高速スクロールが可能である。スクロール
終了後には、再び、入出力制御回路62を通じて、属性
と色情報は入出力回路50.51のデフォルト値設定レ
ジスタの値が表示用メモリ9.10に書かれ、文字コー
ドはMPUデータバス3の値が表示用メモリ8に書き込
まれるようにすればよい。
すなわち、最もよ(使用する属性と色情報をデフォルト
値として設定して、これを用いて通常の文字表示を行な
い、スクロールしたり、違う属性や色を持った文字を表
示する場合に久出力レジスタを用いて処理する。このよ
うにデフォルト値を保存することで通常の文字表示は文
字コードを書き込むだけで行なえることになり、従来に
比べ、3倍の高速化が可能である。
尚、上述の実施例においては、デフォルトの属性として
下線なし、点滅なし、デフォルトの色として文字色白、
背景色黒の例を述べたが、他の値、例えば下線付で文字
色黄色をデフォルト値として設定することも勿論可能で
ある。
さらに、上述の実施例では情報設定回路としてデフォル
ト値設定レジスタと入出力レジスタの2つの場合につい
て述べたが、更に数を増やし、入出力制御回路から制御
することで目的に応じて使い分けることも可能である。
〔発明の効果〕
以上、述べたように、本発明によれば、従来の同一デー
タの連続書き込みや、スクロール等の高速化に加え、通
常の文字表示でも各メモリブロックに対し、スクロール
等に影響されないデフォルト値を設定できるため、従来
技術に比較して、3倍の高速処理が実現できる。
【図面の簡単な説明】
第1図は文字図形表示装置の従来例を示すブロック図、
第2図は第1図の表示メモリ入出力回路のより詳細な構
成の1例を示すブロック図、第3図は本発明の一実施例
を示すブロック図、第4図は第3図の表示メモリ入出力
回路のより詳細な構成の一例を示すブロック図である。 1・・・MPU 8・・・表示メモリ 9・・・表示メモリ 10・・・表示メモリ 15・・・表示部 29・・・入出力回路 291・・・デフォルト値設定レジスタ292・・・入
出力レジスタ 52・・・入出力制御回路 躬2図 /A 冗4図 2り

Claims (1)

  1. 【特許請求の範囲】 中央演算処理装置と、記憶情報が画像として。 表示される複数系列の表示用メモリと、前記中。 央演算処理装置と前記表示用メモリとの情報入出力が行
    なわれる複数のメモリ入出力回路と、前記メモリ入出力
    回路の動作を制御する入出力制御回路とを備えた文字図
    形表示装置において、・前記メモリ入出力回路に複数の
    情報設定回路な〇設け、前記入出力制御回路の制御によ
    って、記憶情報の読み出し時には対応する表示用メモリ
    から読み出された記憶情報が前記複数の情報膜、足回路
    の少なくとも1つに設定され、書き込み。 時には、前記複数の情報設定回路に設定された情報のう
    ちいずれか1つか又は中央演算処理装置から送られる情
    報が、前記表示用メモリに書き込まれることを特徴とし
    た文字図形表示装置。
JP58214001A 1983-11-16 1983-11-16 文字図形表示装置 Pending JPS60107694A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58214001A JPS60107694A (ja) 1983-11-16 1983-11-16 文字図形表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58214001A JPS60107694A (ja) 1983-11-16 1983-11-16 文字図形表示装置

Publications (1)

Publication Number Publication Date
JPS60107694A true JPS60107694A (ja) 1985-06-13

Family

ID=16648615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58214001A Pending JPS60107694A (ja) 1983-11-16 1983-11-16 文字図形表示装置

Country Status (1)

Country Link
JP (1) JPS60107694A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61266691A (ja) * 1985-05-20 1986-11-26 三菱化成ポリテック株式会社 抄紙方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61266691A (ja) * 1985-05-20 1986-11-26 三菱化成ポリテック株式会社 抄紙方法

Similar Documents

Publication Publication Date Title
JPS61188582A (ja) マルチウインドウ書込み制御装置
JPS61159686A (ja) 画像表示装置
US4368461A (en) Digital data processing device
KR890004308B1 (ko) 메모리 억세스 시스템
JPS61254983A (ja) 表示文字属性制御方式
US4591845A (en) Character and graphic signal generating apparatus
JPS60107694A (ja) 文字図形表示装置
US4988985A (en) Method and apparatus for a self-clearing copy mode in a frame-buffer memory
JPS58125284A (ja) メモリのアクセス方法
JPS6055389A (ja) 文字図形表示装置
JP3874781B2 (ja) イメージデータをモニタへ供給する方法及び図形メモリ制御装置
JPS5897083A (ja) 縦横変換回路
JPS607676A (ja) メモリ書込み回路
KR870001230B1 (ko) 하드웨어 문자발생에 의한 한글, 영문자 크기의 가변장치
KR950005823Y1 (ko) Ibm 퍼스널 컴퓨터에서의 다개국어 제어장치
JPS61278886A (ja) メモリアクセス装置
JPS6213690B2 (ja)
JPH01270176A (ja) 部分イメージの切出しが可能なグラフイツク表示システム
JPS61264384A (ja) 画像処理回路
JPH02105264A (ja) 図形データ処理用メモリー装置
JPS63231548A (ja) デ−タの書き込み方式
JPS62229347A (ja) 記憶回路アクセス装置
JPS61264382A (ja) 文字表示装置
JPS58192139A (ja) イメ−ジ・メモリ・コントロ−ル装置
JPS62245376A (ja) 表示メモリ回路