JPS61254983A

JPS61254983A - 表示文字属性制御方式

Info

Publication number: JPS61254983A
Application number: JP60096436A
Authority: JP
Inventors: 伸二小川; 土屋　治彦; 務荒木; 裕青木; 洋史山本
Original assignee: Panafacom Ltd
Current assignee: Panafacom Ltd
Priority date: 1985-05-07
Filing date: 1985-05-07
Publication date: 1986-11-12
Also published as: JPH0545039B2; US4837564A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕アングライン、オーバライン等の文字属性に関する情報
を、ビデオ用メモリ　（ＶＲＡＭ）に転送する文字フォ
ントのライン単位に、　＋め任意に設定できるライン制
御メモリを設け、ＤＭＡ転送シーケンスにおいて、１ラ
イン転送毎に、ライン制御メモリから読み出した属性情
報に従って２文字属性制御を行い、ビデオ用メモリへの
文字フォントの展開と、アングライン、オーバライン等
の文字属性の処理とを同時に行い得るようにした表示文
字属性制御方式を開示している。

〔産業上の利用分野〕

本発明は、ビットマツプ方式を採用するディスプレイ表
示制御方式に係り、特に主記憶またはパターンＲＯＭか
らビデオ用メモリ　（Ｖ　ＲＡＭ）へ文字フォントを転
送するＤＭＡ転送シーケンスにおいて、アングライン、
オーバライン等の文字属性に従った転送データの加工を
可能とした表示文字属性制御方式に関するものである。

〔従来の技術〕

例えば、ＣＲＴディスプレイに文字やグラフインクのパ
ターンを表示させる手段として１表示画面に対応するビ
デオ用メモリ　（ＶＲＡＭ）を設け。

表示画面の情報を一度ＶＲＡＭに配置してから。

それをビデオ信号として読み出して表示するビットマツ
プ方式が知られている。このビットマツプ方式では２文
字コードから、直接キャラクタジェネレータを通して、
ビデオ信号を生成する方式に比べ９例えば１文字が２４
Ｘ２４ドツトで表されるとすると、７２バイトのパター
ン展開が必要となるため２文字画面をＶＲＡＭに展開す
る処理速度が遅くなる。この処理速度を向上させるため
。

従来、主記憶またはパターンＲＯＭからＶＲＡＭへ、　
　ＤＭＡ　（Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃｅｓ
ｓ）転送により。

文字フォントを転送することが行われている。

また従来１表示する文字に対して、アングライン、オー
バラインまたはカーソル等の文字属性の処理を行うため
、線描画処理を行う専用のグラフインク・コントローラ
を用意して、属性処理を実現することが行われている。

〔発明が解決しようとする問題点〕

上記従来の方式によれば１文字フォントのＤＭＡ転送制
御と、アンダライン、オーバライン等の文字属性処理に
関する制御とが、別々に行われているため、その制御が
複雑化し、その制御のためのハードウェア量が多くなる
と共に、ＶＲＡＭへ表示データを展開する処理が遅（な
るという問題があった。

〔問題点を解決するための手段〕

本発明は上記問題点の解決を図り、ＤＭＡ転送シーケン
スの中で、アングライン、オーバライン等の文字属性処
理を実現する表示文字属性制御方式を提供する。

第１図は本発明の原理ブロック図を示す。

第１図において、ＣＰＵｌ０は、逐次命令をフェッチし
て実行し、処理結果等をディスプレイに表示するプロセ
ッサである。ＤＭＡ転送制御部１１は、ＣＰＵｌ０が指
定した文字フォントを、ＤＭＡにより、ＶＲＡＭ１２へ
転送すると共に、所定のパターン形式で展開する制御を
行うものである。ディスプレイ１３は、ＶＲＡＭ１２上
の画面情報を、ビデオ信号に変換して表示する装置であ
る。

ライン制御メモリ１４は２例えば主記憶上の所定の領域
に設けられるメモリであって２文字フォントの転送ライ
ン毎に９文字フォントの転送データを加工するための文
字属性情報が設定されるメモリである。ラインカウンタ
１５は、ＤＭＡ転送制御部１１によって制御され、ライ
ン制御メモリ１４の読出しアドレスを与えるカウンタで
ある。

メモリアドレスレジスタ（ＭＡＲ）１６は、ＣＰＵｌ０
によって２表示する文字フォントの格納アドレスが指定
されるレジスタである。文字フォント記憶領域１７は、
主記憶または漢字ＲＯＭ等における各文字に対応する文
字フォントを記憶する領域である。

属性ランチ回路１８は、ライン制御メモリ１４から読み
出された文字属性情報がランチされる回路である。デー
タラッチ回路１９は１文字フォント記憶領域１７から読
み出したデータをラッチする回路である。

文字属性制御回路２０は、属性ラッチ回路１８にラッチ
された属性情報に従って８デ一タランチ回路１９にラッ
チされたデータを転送するか、またはデータに属性処理
を施して転送するかを決定し、ＤＭＡ転送シーケンスに
おいて２文字属性の制御を行う回路である。

〔作用〕

ＣＰＵｌ０が、予めライン制御メモリ１４にアンダライ
ン、オーバライン等の属性情報を設定し。

表示させたい文字フォントの先頭アドレスをメモリアド
レスレジスタ１６に格納して、ＤＭＡ転送制御部１１を
起動すると、ＤＭＡ転送制御部１１により、ラインカウ
ンタ１５が更新されて２　ライン制御メモリ１４から属
性情報が読み出され１文字属性制御回路２０によって１
文字属性の処理が施される。属性情報としては２例えば
アングライン、オーバライン等の色を指定することがで
き。

予め任意にライン制御メモリ１４に属性情報を設定して
おくことにより、ＶＲＡＭ１２へのＤＭＡ転送シーケン
スの中で、所望する文字属性によるデータの加工を実現
することができる。

〔実施例〕

第２図は文字属性制御回路の例、第３図はライン制御メ
モリへの設定データ説明図、第４図は文字属性制御態様
を説明する図、第５図は本発明の一実施例ブロック図、
第６図は縦拡大制御を伴う文字属性制御の説明図、第７
図は本実施例に係る文字フォントＤＭＡ転送シーケンス
図である。

第１図に示した文字属性制御回路２０は９例えば第２図
図示のように構成される。

第２図において、２２は属性ラッチ回路１８にラッチさ
れた文字属性情報ＡＴＣＬ＃ｎが、オール・ゼロである
か否かをチェックするゼロ検出回路、２３は表示する文
字の色を制御するキャラクタカラー制御回路、２４ない
し２６はマルチプレクサ回路である。

本実施例の場合、キャラクタおよびアングライン等の属
性は、それぞれ８色で表示できるようになっている。文
字属性情報ＡＴＣＬ＃ｎは、そのため３ビツトで構成さ
れ、それぞれカラー因子であるＲ、Ｇ、Ｂに対応して、
アングライン等の属性カラーを示す。また９文字フォン
ト記憶領域１７から読み出された文字フォントは、キャ
ラクタカラー制御回路２３により、カラー因子Ｒ，Ｇ。

Ｂデータに変換される。

各転送ライン毎に、ゼロ検出回路２２によって。

属性情報ＡＴＣＬ＃ｎの３ビツトがオール・ゼロである
か否かが判定される。オール・ゼロであれば９文字デー
タ（Ｒ）、（ｃ）、（Ｂ）をマルチプレクサ回路２４〜
２６で選択して、ＶＲＡＭ１２へ転送する。また、属性
情報ＡＴＣＬ＃ｎが、オール・ゼロでない場合には、Ａ
ＴＣＬ＃ｎで指定されたカラー因子に従って１文字デー
タに関係なく。

ＶＲＡＭ１２への転送ラインを１′にして書き込む。

この制御により、以下に説明するように、オーバライン
やアングライン等の指定が可能となる。

例えば標準文字フォントが８ラインのドラ１−で構成さ
れるとする。

マゼンタの色によるオーバラインを指定するとき、第３
図（ＯＬ）に示すように、ライン制御メモリ１４にデー
タ設定を行う。これにより、第１ライン目については、
属性情報ＡＴＣＬ＃１が１０１″であるため、ＶＲＡＭ
１２のＲプレーンとＢプレーンとに１”が書き込まれ、
第４図に示すように、オーバラインが描かれる。第２ラ
イン目以降については、ＡＴＣＬ＃２〜Ａ　Ｔ　Ｃ，Ｌ
　＃８がオール・ゼロであるため、予め指定されたキャ
ラクタカラーにより、主記憶上の文字フォントがＶＲＡ
Ｍ１２へ書き込まれる。

同様に２アングラインを指定する場合には、第３図（Ｕ
Ｌ）に示すように、ＡＴＣＬ＃８の位置に　１０１”を
書き込めばよい。これにより、第４図に示すように、第
８ライン目だけに、属性カラーによる“１″が書き込ま
れる。

図示省略するが、同様に複数ラインについて。

属性情報を指定し、ラインカーソルとして利用すること
もできる。また所定の色による塗り潰しも同様に可能で
ある。文字属性情報ＡＴＣＬ＃ｎとして、属性カラーを
指定するようになっているので、オーバライン、アング
ライン等のカラーを。

文字フォントのカラーとは独立に、指定することができ
る。

この例では、ＡＴＣＬ＃ｎを３ビツトとしているが、そ
れ以上のビット構成により、多色表示に対応させること
も可能である。

第５図は本発明の一実施例を示している。第５図におい
て、第１図と同符号のものは第１図図示のものに対応し
、２８はＲＣラッ千回路、２９は加算器、３０はＣＰＵ
バス、３１は制御線、３２はデータ線、３３はアドレス
線、３４はアドレスマルチプレクサ回路、３５はＶＲＡ
Ｍアドレス制御線、３６は表示画面データを表す。

ＶＲＡＭ１２は、カラー表示のため、赤（Ｒ）。

緑（Ｇ）、青（Ｂ）の３枚のブレーンを持っている。Ｄ
ＭＡ転送制御部１１は、転送先のＶＲＡＭ１２のアドレ
スを示すＶＲＡＭアドレスレジスタ。

文字フォントのラインの横幅を指定するレジスタ。

転送ライン数を指定するレジスタ、カラー指示およびラ
スクオペレーション（ＲＯＰ）を指定するレジスタ等を
持っている。

ラインの横幅は２例えば４ビツトの倍数が指定できるよ
うになっている。ライン数は、ライン制御メモリ１４に
設定する転送ラインの数に対応する。ＣＰＵｌ０は、ラ
インの横幅およびライン数により９文字フォントのサイ
ズを自由に指定できる。カラー指示は、キャラクタカラ
ー用で、Ｒ・Ｇ−Ｂの３ビツトで行われる。ＲＯＰ指定
は、ＶＲＡＭ１２へ文字フォントを書き込むときの論理
演算の種別を示すものであり２例えばデータを上書きす
る「ストア」、ソースデータを反転させてセットする「
ノントスドア」、書込みデータがある個所だけデータを
記入し、データが“０”の部分の背景を残す「スーパイ
ンポーズ」等の指定ができるようになっている。

ＣＰＵｌ０は、ＤＭＡ転送制御部１１を起動するにあた
って、予め上記制御レジスタに、ＣＰＵバス３０．制御
線３１を介して上記ＶＲＡＭアドレスやカラー指定等の
制御情報を設定する。

本実施例では５文字属性制御の他に２文字の縦拡大制御
や、縦罫線の接続のための引き伸ばし制御が可能になっ
ている。縦拡大制御や罫線接続制御の指定は、ライン制
御メモリ１４に、属性情報ＡＴＣＬ＃ｎと共に、転送ラ
インに対応してラスフカラント（ＲＣ）情報を設定する
ことにより行われる。

ＲＣ情報は、主記憶等の文字フォント記憶領域１７にお
ける文字フォントのアドレスを、ライン単位に修飾する
情報であって、１ライン転送毎に文字フォントの先頭ア
ドレスに加算され９文字フォントの転送ラインが決定さ
れるようになっているものである。

第６図は２本発明に係るラインカーソルの文字属性制御
と、２倍の縦拡大制御の例を示している。

文字フォントの先頭アドレスは、Ａ番地であり。

８ラインで構成されている。ライン制御メモリ１４には
、縦拡大制御のため、１６ライン分の情報を設定する。

この例では、属性情報ＡＴＣＬ＃１５、ＡＴＣＬ＃１６
が“１１０”とされ、属性カラーとして黄色が指定され
ている。ライン＃１〜＃１４は、属性情報がオール・ゼ
ロであり、この部分に対応するラインは２文字フォント
のデータを選択すべきことを示している。

ＲＣ情報は、ライン＃１と＃２が「Ｏ」、ライン＃３と
＃４が「１」、ライン＃５と＃６が「２」、・・・とい
うように、２回ずつ同じ値が繰り返されている。このＲ
Ｃ情報は２文字フォントから転送するラインのアドレス
を決めるインデックス値として用いられるので、第６図
に示すように２文字フォントの各ラインが２回ずつ転送
され、　　ＤＭＡ転送シーケンスにおいて５文字属性制
御と共に。

縦拡大制御が同時になされることになる。

同様にライン制御メモリ１４に、ＲＣ情報として、同じ
値を持つものを連続して設定することにより、縦罫線を
引き伸ばして接続することなどもできる。また、横幅、
ライン数が可変であるため。

いわゆるマルチフォント制御も可能である。

第５図図示ＲＣランチ回路２８は、ライン制御メモリ１
４から読み出したＲＣ情報をラッチする回路であり、加
算器２９は、メモリアドレスレジスタ１６の内容と、ラ
ッチされたＲＣ情報とを加算し、転送ラインのアドレス
を生成する回路である。アドレスマルチプレクサ回路３
４は、ライン制御メモリ１４からの読出しと２文字フォ
ント記憶領域１７からの読出しとを切換える。

以下、第７図に従って２本実施例におけるＤＭＡ転送シ
ーケンスを説明する。

■　ＣＰＵｌ０は、転送したい文字フォントが格納され
ている主記憶の先頭アドレスを、メモリアドレスレジス
タ１６に格納する。

■　また、ライン制御メモリ１４に対して１文字属性情
報ＡＴＣＬ＃ｎと、ＲＣ情報ＲＣ＃ｎとを、必要ライン
数分設定する。

■　ＣＰＵＩ　Ｏは、必要に応じてＤＭＡ転送制御部１
１の制御レジスタに、ＶＲＡＭ１２の転送先アドレス等
の情報を設定し、ＤＭＡ転送制御部１１を起動する。

■　これにより、第７図に示すように、ライン制御メモ
リ読出しサイクルが開始される。即ち。

主記憶上の文字フォントを読み込む前に、ラインストロ
ーブ信号ＬＳＴＢが送出され、その間にラインカウンタ
１５の値に従って、ライン制御メモリ１４から、属性情
報およびＲＣ情報の読出しが行われる。ＬＳＴＢの立下
がりで、そのラインに該当する属性情報は、属性ラッチ
回路１８にラッチされ、ＲＣ情報は、ＲＣラッチ回路２
８にラッチされる。

■　次にＤＭＡ転送制御部１１からキャラクタストロー
ブ信号Ｃ３ＴＢが送出され２文字フォント読出しサイク
ルとなる。このサイクルでは。

メモリアドレスレジスタ１６で指定された値と。

ＲＣラッチ回路２８にラッチされたＲＣ情報との加算が
行われ、加算結果を主記憶のアドレスとして２文字フォ
ントが１ライン分読み出される。そのデータは、Ｃ３Ｔ
Ｂの立下がりで、データラッチ回路１９にラッチされる
。

■　次にＤＭＡ転送制御部１１からＶＲＡＭストローブ
信号ＶＳＴＢが送出され、ＶＲＡＭ書込みサイクルとな
る。このサイクルでは２文字属性制御回路２０により、
属性ランチ回路１８にラッチされた属性情報の判定が行
われ、データラッチ回路１９にラッチされた文字パター
ンが。

属性情報に従って加工されて、ＶＲＡＭ１２の所定のエ
リアに書き込まれる。

■　上記シーケンス■〜■によるＤＭＡ転送サイクルが
、各ライン単位に繰り返し実行され、指定されたライン
数だけ繰り返されるとＤＭＡ転送シーケンスが完了する
。これにより、主記憶上の文字フォントに属性処理が施
され、所定のパターン形式でもって２表示データがＶＲ
ＡＭ１２に展開されることとなる。

以上のように、ライン制御メモリ１４に、転送する文字
フォントのラインに対応して１文字属性情報をセットし
、また、転送すべきラインを指定するＲＣ情報を適宜セ
ントしてお（だけで、所望する属性処理および種々のパ
ターン展開を、　ＤＭＡ転送シーケンスの中で、高速に
実現できることとなる。

〔発明の効果〕

以上説明したように９本発明によれば２文字フォントの
ＤＭＡ転送シーケンスにおいて、主記憶や漢字ＲＯＭ等
に格納された文字フォントに、アングライン、オーバラ
イン等の属性処理を施して。

ＶＲＡＭへ転送することができるようになり９文字属性
処理の効率化が可能となる。例えば、属性情報として、
属性カラーの情報を用いることなどにより、キャラクタ
カラーと異なる色の属性に関するパターンを表示させる
こともできるようになる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は文字属性制
御回路の例、第３図はライン制御メモリへの設定データ
説明図、第４図は文字属性制御態様を説明する図、第５
図は本発明の一実施例ブロック図、第６図は縦拡大制御
を伴う文字属性制御の説明図、第７図は本実施例に係る
文字フォントＤＭＡ転送シーケンス図を示す。図中、１１はＤＭＡ転送制御部、１２はＶＲＡＭ、１３
はディスプレイ、１４はライン制御メモリ、１７は文字
フォント記憶領域、２０は文字属性制御回路１表す。特許出願人　　パナファコム株式会社代理人弁理士　　森１）寛（外１名）箔　２　肥ち４国

Claims

【特許請求の範囲】ディスプレイ（１３）に対する表示データが格納される
ビデオ用メモリ（１２）を備え、該ビデオ用メモリへ表
示データをＤＭＡ転送する制御方式であつて、各文字対応にその文字フォントを記憶する文字フォント
記憶領域（１７）と、上記文字フォントの転送ライン単位に文字属性情報を記
憶するライン制御メモリ（１４）と、１ライン転送毎に
上記ライン制御メモリから読み出された文字属性情報に
基づいて、文字フォントの転送データを加工する文字属
性制御手段（２０）と、上記ライン制御メモリからの読出しおよび上記文字属性
制御手段を制御し、ＤＭＡ転送シーケンスにおいて、少
なくともアンダライン、オーバラインを含む文字属性処
理がなされた転送データを上記ビデオ用メモリに展開す
る制御を行うＤＭＡ転送制御手段（１１）とを備えたこ
とを特徴とする表示文字属性制御方式。