JPS61278886A - メモリアクセス装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、メモリアクセス装置に係シ、特にキャラクタ
ジェネレータ（以下、ＣＧと略す）とグラフィックイメ
ージのメモリと中央演算処理装置とから成るシステムに
おいて、該演算処理装置から与えられる文字コード情報
に従ってＣＧから文字パターンデータを読み出し、かつ
該パターンデータを、前記中央演算処理装置から与えら
れる文字表示位置情報に従って前記グラフィックメモリ
へ書き込む際に用いるメモリアクセス装置に関するもの
である。

〔発明の背景〕

近年、パーソナルコンビエータの表示系が高機能化を要
求され、１チッグ化さｎた中央演算処理装置（マイクロ
プロセッサ、以下ＭＰＵと略す）の限られ九機能全うま
く利用する事によシ、高速処理及び高精細表示が実現し
ている。この様な高機能なパンコンの表示系において、
はとんどのものが文字フォント１６Ｘ１６ドツトのキャ
ラクタジェネレータ（以下ＣＧと略す）ｔ−採用してい
る。

１次、文字をグラフィック画面に表示する際ＫＣＧから
読み出し次文字パターンデータをグラフィックメモリへ
書き込む処理は、その一部をノ・−ドウエアがサポート
している（ビットシフト、ビットマスク回路等）ものの
基本的にはソフトウェアに頼るところが大きい０例えば
、ＮＥＣ社から発売されているパンコンＰＣ−１００に
おいては、そのテクニカルマニ瓢アル（１１−１）ペー
ジから（１１−Ｓ）ページに記載している様に、ＣＧ忙
与えるアドレスを１ワードととＫＭＰＵが指定し一旦Ｍ
ＰＵか文字パターンデータを取り込んだ後、グラフィッ
クメモリへ書き込んでいる。この場合のハードウェア構
成と具体的な処理に関して、第５図から第７図を用いて
説明する。

第５図はパンコンの表示系回路を示したブロック図で委
る。同図において、１はＭＰＵ、２はデータバス、３は
アドレスバス、４は読み書き制御信号線（以下Ｒ／Ｗ線
と称丁ン、５は表示の九めの各徨タイミング信号を出力
する表示制御用コントローラ（以下ＣＲＴＣと称す）、
６は表示アドレス、７は表示期間中であることを示す表
示タイミング信号線、８は表示タイミング信号線７によ
って切シ換わる選択回路、９は文字パターンデータを収
納し次ＲＯＭ　（Ｒｅ絋−１ｙ　Ｍｅ園η）であるキャ
ラクタジェネレータ（以下ＣＧと称丁）、１０はＣＯ２
のアドレス情報をラッチする出力ボート、１１はＣＧ９
０文字パターンデータをラッチする入力ボート、１２は
グラフィックイメージで表示データを記憶する表示メモ
リ、１５は表示アドレス６に従って読み出し次データを
可視情報に変換する並直変換器、１４は表示メそす１２
の内容を表示するＣａｔｈｏｄｅ　Ｒａｙ　Ｔｕｂｅ　
（以下ＣＲ’ｌ’と略記する）である〇 次に第５図の動作を説明する。同図において、先ずＣＲ
ＴＣ５はＭＰＵ　１からアドレスバス３とデータバス２
を介して動作情報を受は取シ表示に必要な動作を開始す
る。ＣＲ’Ｉ’１４の表示期間中は表示タイミング信号
７がＨ′状態であシ図の如く選択回路８は表示アドレス
６を選択している。こｎに対して、ＣＲＴ１４の帰線期
間に表示タイミング信号７は＋Ｌ＋状態となり、ＭＰＵ
ＩＦｘ、アドレスバス３を介して表示メモリ１２をアク
セス可能となる。従って、ＣＲＴ１４に祈念に文字表示
するには、帰線期間中に、ＭＰＵ１が表示メモ１月２の
内容を更新する〇 具体的には、ＭＰＵ１がＣＯ２から読み出した文字パタ
ーンデータをＣＲ’ｌ’　１４で表示し九い位置に対応
した表示メモリ１２のアドレスへ書き込む。この時、例
えばＭＰＵ１がワード（２バイト）単位でデータ転送可
能とすると、１６Ｘ１６ドツトの文字表示を行うには１
６回の書き込み動作と書き込みアドレスの算出をソフト
ウェアで行っている。次に、ＭＰＵ１がＣＯ２から文字
パターンデータを読み出す際の動作を第６図、第７図を
用いて説明する。

第６図はＣＯ２において文字パターンデータを収納して
いる様子を示したものである。同図は、各文字の固有な
情報である文字コード情報が示すＣＯ２のアドレス空間
を示している０つまり、陶という文字の文字コード情報
が示すアドレス空間には同図に示し几１６ワードの文字
パターンデータが収納されている。実際に第５図のＭＰ
Ｕ１が文字パターンデータを読み出す際には％例うイン
、目かを示すＲＯＷアドレス情報を上記文字コード５・
情報と同時にＣＯ２へ与えることにより、文字パターン
データを１ワードずつ指定する。具体的には、「亜」と
いう文字コード情報とＲＯＷアドレス情報［４Ｊｔ−ｃ
Ｇ９に与えた時１６進数の１ワードテータ［ＩＦＦＢＪ
を読み出す拳ができる。

この様な読み出し動作をサポートするハードウェアが第
５図の出力ボート１０と入力ボート１１である。つまり
、　　ＭＰＵ１ｉ出力ホート１０へ文字コード情報とＲ
ＯＷアドレス情報を設定し、入力ボート１１から文字パ
ターンデータを読み出す。

こｎはＭＰＵ１のメモリ空間の節約を図ったものである
。つまり、ＣＧ９を直接メモリ空間に配置した場合１文
字当り１６ワードの空間が必要となるが、この方式では
入力ボート１１と出力ポート１０の２ワードをメモリ空
間に配置丁ｎば全ての文字パターンデータを読み出すこ
とが可能となっている。

次に１第７図は以上説明し次文字パターンデータの読み
出しに関する処理のフローチャートである。同図に示し
た様に、ＭＰＵ１が１文字パターンデータを読み出すた
めには、１ワ一ド単位でＣＧ９のアドレス情報を更新し
この情報を出力ボート１０へ出力する動作が必要となる
。要するに、ＣＧ９に与えるアドレス情報の算出と設定
及び文字パターンデータの読み出し動作は、ソフトウェ
アによりＭＰＵ　１か行っている。

以上説明し比様に従来技術においてな、１文字表示の際
、ＭＰＵ１は１ワ一ド単位でＣＧ９のアドレス情報の算
出と設定及びデータの読み出しを行ない、さらに表示メ
モリのアドレス算出とデータの書き込みを行なっている
。この様なソフトウェア°処理にかかる時間は、４０Ｘ
４０ドツトの文字データの場合、ある測定結果によると
約５ｍ秒である。

〔発明の目的〕

本発明の目的に、この様な従来技術の欠点をなくすべく
、グラフィック画面に文字表示する表示装置において、
高速な文字表示を実現するメモリアクセス装置全提供す
ることにある。

〔発明の概要〕

上記目的を達成するために５本発明は、文字データのＲ
ＯＷアドレス情報を発生するカウンタ回路と、文字コー
ド情報及び表示メモリのアドレス情報を保持する回路を
設け、ＣＧから任意の文字パターンデータを読み出しつ
つ、読み出し次文字パターンデータを直接表示メモリの
定めら−ｎ次位置へ書き込むことによシ、高速な文字表
示が可能となる様に構成し几ものである。

〔発明の実施例〕

本実施例は、グラフィック画面に文字表示する処理を高
速化すべく考案したものであシ、ＣＧから文字パターン
データを読み出すと同時に％表示メモリの文字表示領域
へ上記文字パターンデータを書込む処理を制御する装置
を、パンコン表示系回路に適用したものである。

以下、本発明を図面を用いて詳細に説明する。

第８図は、本発明によるメモリアクセス装置の適用対象
となるシステムを示し次もので、第５図と同一機能を有
する回路ブロック及び同一信号線には第５図と同一符号
を付しである。第８図において、１５は本発明の主要な
回路ブロックであるメモリアクセス装置、１６はＣＧア
ドレスバス、１７はメモリアクセス装置１５が出力する
書き込み信号線（以下ＷＥ信号線と称する）、１８はメ
モリアクセス装置１５が有効な信号を出力していること
を示すイネーブル信号線（以下ＭＡＥＮ信号線と称する
）２４は複合アドレスバス、１９は文字表示アドレスバ
ス、２３は文字パターンデータバス、２０は論理積回路
、２１と２２はＭＡＦｔＮ信号１ｓ１８により切シ換わ
る選択回路でおる。先ず、上記メそリアクセス装置１５
を中心に第８図の動作説明を行ない。次に、第１図から
第４図を用いてメモリアクセス装置１５の詳細説明を行
う。

第８図において、ＭＰＵ１はアドレスバス３どデータバ
ス２を介してメモリアクセス装置１５を制御する。本例
において、ＭＰＵ１は次の４つの制御が可能である。そ
ｎは、（１）文字コード情報の設定、（２）表示位置情
報の設定、（３）文字表示処理の開始命令、（４）メモ
リアクセス装置１５の動作ステータスの読み込み、であ
る。メモリアクセス装置１５は、上記（６）の開始命令
を受は取るとＭＡＥＮ信号線１８を“Ｈ“状態とし、同
図に示す様に選択回路２１はデータバス２から文字パタ
ーンデータバス２３へ、選択回路２２は文字表示アドレ
スバス１９へ切シ換わる。続いて、メモリアクセス装置
１５は、上記（１）で設定した文字コード情報と内部で
制御するＲＯＷアドレス情報を合わせて、ＣＧアドレス
バス１６へ出力する。同時に、（２）で設定しｆｃ情報
と上記ＲｏＷアドレス情報から算出し次表示メモリ１２
のアドレス情報を文字表示アドレスバス１９に出力する
。さらに、Ｗ百信号線１７に書き込み信号を出力すると
論理積回路２０を介して、書き込み信号が表示メモリ１
２へ出力さｎる次め、上記ＣＧアドレスバス１６のアド
レス情報に従って読み出した文字パターンデータを、上
記文字表示アドレスバス１９の情報が示す表示メモリ１
２のアドレスへ、書き込む。書き込みが終了した時点で
、内部のＲＯＷアドレス情報を自動的に更新し、そのＲ
ＯＷアドレス情報に対応した文字ハターンデータを表示
メモリ１２のアドレスに書き込む。この様な動作は、例
えｆｉ１６Ｘ１６ドツトフオントの場合ワード単位でデ
ータを扱うとして、１６回行うことになる。最後に１６
番目の文字バタンデータの書き込みが完了すると、ＭＡ
ＥＮ信号線１８が＋Ｌ＋状態になり、選択回路２１はデ
ータバス２へ、選択回路２２は複合アドレスバス２４へ
、各々切り換わる。従って、ＭＰＵ１はこのＭＡＩＮ信
号線１Ｂの状態を読み込むことによシ、メモリアクセス
装置１５が動作中か否かを判断できる。こｎが前記（４
）の制御である。要するに１本発明を適用することによ
ジ、文字コード情報と文字表示位置情報を設定し文字表
示処理の開始命令を発行するだけで、ＭＰＵ　１が文字
パターンデータを意識することなく、文字表示が可能に
なるのである。次に、本発明の一実施例としてのメモリ
アクセス装置１５の詳細動作を第１図を用いて説明する
。

第１図は本発明の一実施例としてのメモリアクセス装置
１５の詳細ブロック図であシ、第８図と同一機能を有す
る回路ブロック及び同一信号線には同一符号を付しであ
る。第１図において、１００はアドレスデコーダ、１０
１〜１０４はテコード信号線、ｔＯＳはタイミング制御
回路、１０６はアドレスクロック線、１０７はアドレス
クリア線、１０９は書き込みのタイミングを示す信号線
（以下ＷＥ信号線と称す）、１１０は発振器、１１１は
ＲＯＷアドレス情報を生成するＲＯＷアドレスカクンタ
、１１２はＲＯＷアドレスバス、ｉｏａは１文字分のＲ
ＯＷアドレス情報を送出したことを示す終了信号線、１
１３と１１５はデータを保持するラッチ回路、１１４は
文字コード情報バス、１１６は文字表示垂直位置情報バ
ス、１１７は文字表示水平位置情報バス、１１８は加算
器、１１９は実表示垂直位置情報バス、１２ｏはＮＡＮ
Ｄ回路、１２１はトライステートバッファ回路である。

同図において、表示処理の開始命令がアドレスバス３を
介して送らｎると、アドレスデコーダ１００においてテ
コード信号１０１が生成さｎる。このテコード信号１０
１はタイミング制御回路１０５へ送らｎ、文字表示処理
が開始する。ここで、タイミング制御回路１０５は、ア
ドレスクロック線−１０６の信号に同期し友クリア信号
を、アドレスクリア信号線１０７を介して、ＲＯＷカウ
ンタ１１１へ送出し、ＲＯＷアドレス情報を初期化する
。同時ＫＭ　Ａ　Ｅ　Ｎ信号Ｈ１ＢがＩ　ｎ　＋状態と
なる０従って、ＮＡＮＤ回路１２０はＷＥ信号線１０９
の信号を■信悟線１７へ出力開始する。

一方、ＲＯＷカウンタ１１１にアドレスクロック線１０
６の信号に同期してカウント動作を行っている。実際に
、１６Ｘ１６ドツトの文字表示をする場合にな、５ビツ
トカウンタとなっておシ。

下位４ビツトがＲＯＷアドレス情報、上位１ビツトが終
了信号線１０８へ送出する信号となる。具体的には、Ｔ
ＴＬＨＤ７４Ｉ、Ｓｌ　６５を２個用いて、このＲＯＷ
カウンタ１１１を構成することができる。要するに、Ｒ
ＯＷカウンタ１１１は、文字表示開始時にＲＯＷアドレ
ス情報を初期化し、アドレスクロック線１０６の信号に
同期してＲＯＷアドレス情報を更新する。さらに、文字
表示処理の終了を終了信号線１０８を介してタイミング
制御回路１０５に伝える◇この信号を受けてアドレス制
御回路１０５はＭＡＥＮ（！号線１８１ｒ：再びＩＬ１
状態とする。

また、このＭＡＥＮ信号線１８の状態は、トライステー
トバスバッフ７１２１’ｉ介して、ＭＰＵ１か読み込み
可能となっている。つま、！１１、ＭＰＵ１が読み込み
次い時には、アドレスバス３へ特定の情報を出力しアド
レスクリア線−１００がテコード線１０４へ読み込み信
号を出力する。すると、トライステートバスバッファ１
２１がイネーブル状態となり、ＭＡＥｉＮ信号線１８の
状態をデータバス２へ出力し、ＭＰＵ１がその情報を読
み込むのである。

さらに％　ＭＰＵ１が、特定のアドレス情報を出力する
と、アドレスデコーダ１００はテコード信号線１０２及
び１０３へ書き込み信号を出力する〇こｎらの書き込み
信号によシ、ラッチ回路１１５は文字コード情報を、ラ
ッチ回路１１５は文字表示位置情報を、各々設定する。

先ず、文字コード情報は文字コード情報バス１１４へ出
力し、ＲＯＷカウンタ１１１か出力するＲＯＷアドレス
情報と組み合わす。その結果を、ＣＧアドレス情報とし
てＣＧアドレスバス１６へ出力する。従って、ＲＯＷア
ドレス情報が更新さｎるとＣＧアドレス情報も自動的に
更新さｎる。

次に、文字表示位置情報は文字表示垂直位置情報バス１
１６と文字表示水平位置情報バス１１７へ分けて出力さ
ｎる。このうち文字表示垂直位置情報は、加算器１１８
において、ＲＯＷアドレス情報との加算演算を行い表示
メモリ１２の実際のアドレス情報の一部に変換さｎる。

この情報は実文字表示垂直位置情報バス１１９へ出力し
、上記文字表示水平位置情報と組み合わす。その結果を
、文字表示アドレス情報として文字表示アドレス情報バ
スへ出力する。従って、ＲＯＷアドレス情報が更新さｎ
ると文字表示アドレス情報も自動的に更新さｎる。

要するに、ＣＧアドレス情報及び文字表示アドレス情報
も、アドレスクロック線１０６の信号に同期して更新さ
ｎ、ＷＥ信号線の畳き込み信号により、ＣＧアドレス情
報に対応した文字パターンデータの書き込み動作が行な
わｎる。次に、こｎら一連の動作タイミングを第２図を
用いて説明するＯ 第２図は、メモリアクセス回路１５の主な信号のタイム
チャーＩｆ示した図である。同図に示し皮様に、テコー
ド信号が出力さｎると、アドレスクリア信号は次のアド
レスクロックの立下りから１クロック幅だけ＋　１．　
Ｉとなる。この時アドレスクロックの立上りでＲＯＷア
ドレス情報が初期化さｎ’０’になる０こｎと同じタイ
ミングでＭＡＥＮ信号が立上る。するとＷＥ倍信号情報
が■信号へ出力さｎる。−万、ＲＯＷアドレス情報はア
ドレスクロックの立上夛で更新さｎる０この情報か１６
回更新されるとＲＯＷアドレスカウンタの上位５ビツト
目である終了信号が立上る。この信号の立上りを利用し
て、ＭＡＥＮ信号を°Ｌ”にし、１６ワードのメモリア
クセスつまｐ１文字表示処理が終了したことを示す。

次に、この様な動作を制御しているタイミング制御回路
１０５を第３図と第４図を用いて詳細に説明する。

第３図はタイミング制御回路１０５の詳細図である。同
図において、第１図と同一機能を有する回路でロック及
び同一信号線には同一符号を付しである。

第３図において、２００は２５分周器、２０１は発振器
１１０のクロック線、２ａ２はシフトレジスタ、２０３
と２０４にシフトレジスタ２０２の各々ＱＢ及びＱＤ比
出力ある。２０５は論理和回路、２０６は反転回路、２
０７〜２１０はエッヂトリガタイプの７リツプフロツプ
回路（以下ＦＦと称す）、２１１ＨＦＦ２０８の負論理
の出力信号線、２１２はＦＦ２０９の正論理の出力信号
線。

２１６はＮＡＮＤ回路、２１４は論理和回路であるＯ 同図の分局器２００は発振器のフロラクラ２５分周した
信号をシフトレジスタ２０２へ送出している。シフトレ
ジスタ２０２は、この信号を発振器クロック線２０１の
クロックに同期させ之各種位相を持つ信号を生成する０
具体的にＱ真信号つまクアドレスクロック信号に対して
、１クロツク遅延し交信号がＱＢ倍信号５クロツク遅延
した信号がＱＤ倍信号ある。この様な分局器２００とシ
フトレジスタ２０２は各々ＴＴＬＨＤ７４ＬＳ３９３及
びＨＤ７４ＬＳ１６４で容易に実現可能である。

論理和回路２０５はこのＱｍ信号線２０３とＱ。

信号線２０４全入力としてＷＥ倍信号出力している。こ
ｎら一連のタイミングは第４図の上半分に示した。

第６図０ＦＦ２０７〜Ｆ’Ｆ２１０は全て同一機能であ
シ、ＴＴＬＨＤ７４ＬＳ７４と全く同じ動作をするもの
である。従って、テコード信号線則にテコード信号が入
るとＦ’Ｆ’２０７のＱ出力はＬＬ＋になる。さらにＦ
Ｆ２０７のＱ出力信号は、　　ＦＦ２０８において反転
回路２０６がアドレスクロックを反転した信号の立上シ
でラッチされる。さらに、ＦＦ２０８のＱ出力信号は、
ＦＦ’２０９においてＦＦ２０８と同一クロックの立上
シでラツさｎる０ここで、ＮＡＮＤ回路２１３はＦＦ２
０８の１出力信号線２１１とＦＦ２０９のＱ出力信号線
２１２を入力とし、アドレスクリア信号を出力する。

また、論理和回路２１４は、アドレスクロック線１０６
がｌＨ′でかつアドレスクリア線１０７が＋Ｌ＋状態の
時、ＦＦ２１ＱのＰＲ端子へ信号を送出する。この信号
によυＦ’Ｆ２１０のＱ出力であるＭＡＥＮ信号線１８
は゛ｕｌ状態となる。最後に。

終了信号線１０８の信号の立上りでＦＦ１１０のＱ出力
であるＭＡＥＮ信号線１８がＩＬ１状態となる。こｎら
一連のタイミングは第４図の下半分に示し次。以上がタ
イミング制御回路１０５の詳細構成と詳細タイミングで
ある。

以上、本発明の実施例としてメモリアクセス装置１５の
説明を行っ次が、本発明は伺もこの例に限ったわけでは
ない。例えは、５２Ｘ５２ドツトの文字表示処理への対
応を考え次場合、第１図において、ＲＯＷカウンタ１１
１のビット１１７ビツトとし、下位５ビツトの情報と文
字表示垂直位置情報の加算演算を行うだけでなく、ＲＯ
Ｗカウンタ１１１の上位から２番目の°１ビット情報と
文字表示水平位置情報の加算演算全行う必要が生じるた
め、加算器を追加した構成となる。

１７ｊ％　ＣＧとグラフィックイメージのメモリを備工
几し−ザーヒームプリンタ等の印字装置におけるコント
ロール回路においても、本実施例と同様のハードウェア
構成で本実施例の適用が可能である。

最後に、本発明をパンコン表示系回路に適用した場合、
従来ＭＰＵが文字パターンデータを１ワードずつ読み出
しと書き込みの処理を行ってい几のに対して、本発明は
ＭＰＵが文字コード情報と文字表示位置情報を設定する
だけでハードウェアにより処理する次めＭＰＵの負荷が
少なくなる。

と同時に文字パターンデータの読み出しと書き込みを同
時処理することによ、！ｌ）ＣＧＲＯＭ或いは、グラフ
ィックメモリのどちらか長い方のサイクル時間と１文字
データのワード数の積で表わさｎる時間が、１文字表示
の処理時間となり高速化を実現できる。具体的には、サ
イクル時間５００ｎ秒として４０Ｘ４０ドツトの文字表
示処理時間ｆ１５０μ秒となる。

〔発明の効果〕

以上述べ友様に、本発明によｎは、１文字表示処理を行
う場合、その処理速度ｔ７．。はＣＧ或いは表示メモリ
のどちらか長い方のサイクル時ｉＪ］　ｔ、、。

に依存し、１文字データ幅がＭバイト、処理するデータ
幅がＮバイトとすると、ｔｐｒｏ”ｔｏｙｏ×ｉ　　と
なり高速処理が実現する。具体的には４０Ｘ４０ドツト
の文字表示の際にＭＰＵ　（８０８６）が約２ｍ秒程度
かかってい友が、本発明を適用するとサイクル時間を５
００ｎ秒としワード処理の場合５０μ秒、バイト処理の
場合１００μ秒の処理時間となる。さらに、従来ＭＰＵ
が文字パターンデータを１バイト或いは１ワードずつ処
理していたのに対して、文字コード情報と文字表示アド
レス情報を設定するだけで１文字表示処理が可能になる
ため、ＭＰＵの負荷が軽くなり文字表示処理と同時ＫＭ
ＰＵが他の処理全行うことができる。という効果がある
。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図のタイムチャート、第６図は第１図におけるタイ
ミング制御回路の詳細金示すブロック図、第４図は第３
図のタイムチャート、第５図はパンコン表示系回路の従
来例を示すフロック図、第６図は文字パターンデータの
収納し友様子を示した説明図、第７図は１文字データの
読み出し処理フロ」娼第８図は本発明の適用対象となる
システムを示すブロック図である。 １・・・ＭＰＵ、５・・・ＣＲＴＣｌ　９・・・００％
　１２・・・表示メモリ、１５・・・メモリアクセス装
置、１０５・・・タイミング制御回路、１１１・・・Ｒ
ＯＷアドレスカウンタ〇 オ　１　回 ）Ｘ　３　囚 才　Ｓ　　ｒ：Ａ 才　６　面 才　７　図

Claims (1)

1. 【特許請求の範囲】 １）中央演算処理装置から文字コード情報と文字表示位
   置情報とを与えられ、前記文字コード情報に従ってキャ
   ラクタジェネレータから文字パターンデータを読み出し
   、該文字パターンデータを、前記文字表示位置情報に従
   って表示メモリに書き込むメモリアクセス装置であって
   、 中央演算処理装置から与えられる前記文字コード情報と
   文字位置情報を保持する保持手段と、ＲＯＷアドレス情
   報を生成する手段と、生成された該ＲＯＷアドレス情報
   と前記保持手段に保持されている文字コード情報とから
   前記キャラクタジェネレータの読み出すべき文字パター
   ンデータのアドレスを作成する手段と、生成された前記
   ＲＯＷアドレスと前記保持手段に保持されている文字位
   置情報とから前記表示メモリの前記文字パターンデータ
   を書き込むべきアドレスを作成する手段と、前記各手段
   の動作タイミングを制御するタイミング制御回路と、か
   ら成り、 前記タイミング制御回路は、前記キャラクタジェネレー
   タから前記文字パターンデータを読み出す処理と該文字
   パターンデータを前記表示メモリに書き込む処理とが並
   行してなされるように、前記各手段の動作タイミングを
   制御するようにしたことを特徴とするメモリアクセス装
   置。