JPS63309989A - 画面制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画面制御装置に関し、特に画面メモリを具え
た画面制御装置において、入力文字を右側または左側に
９０°回転させた斜体文字を表示または印刷し得る画面
制御装置に関するものである。

【従来の技術〕

従来この種の画面制御装置における、画面メモリのデー
タ制御回路の構成としては、第５図に示すようなものが
知られている。

いま、説明の便宜上第５図の画面メモリ１２において、
１回のデータ書き込み、読み出しを１６ビツトを１ワー
ドとしてワード単位に行うものとする。

プロセッサｌは、画面メモリにおける１６ビツトの領域
の、どの位置からデータを書き込むべきかを示す情報を
、信号ａを介してレジスタ２に保持させる。パターン発
生器３はレジスタ２からの信号すに応じて、１６ビツト
からなる特定のパターン（マスクパターン）を信号Ｃに
発生する。このパターンは、信号Ｃによって論理積回路
８に入力されるとともに、論理否定回路４によって反転
され、信号ｄとして論理積回路５に入力される。

一方、レジスタ６には、画面メモリ１２に書き込むべき
１６ビツトのデータが、プロセッサ１から信号ａを介し
て与えられる。レジスタ６に保持された書き込みデータ
は信号ｅによってシフト回路７に加えられ、レジスタ２
からの信号すに応じてシフトされることによって、１６
ビツトの書き込みデータの最上位ビット（ＭＳＢｊが、
レジスタ２に保持されている情報によって示されるビッ
ト位置に配置された信号ｆとして、論理積回路８に加え
られる。

ここで画面メモリ１２に対して、画面メモリ１２から読
み出したデータの一部を変更して再び書き込む操作を１
シーケンスで行う、いわゆるリード・モディファイ・ラ
イトを行うと、そのリード時に、まず画面メモリ１２か
ら読み出されたデータが信号ｇを経てレジスタ９に保持
される。このレジスタ９の出力信号りは論理積回路５に
与えられることによって、論理否定回路４からの信号ｄ
として与えられている、反転されたパターンとの論理積
の演算が行われる。論理積回路５における演算結果は、
信号ｊを経て論理和回路１０に加えられる。

一方、論理積回路８の出力信号ｉには、信号ｆを介して
与えられた書き込むべきデータのシフト結果ｆと、信号
Ｃによって与えられているパターンとの論理積演算結果
が出力されているので、論理和回路１０では画面メモリ
１２に書き込むべきデータの一部と、画面メモリ１２か
ら読み出されたデータの一部との論理和演算が行われて
信号にとして出力される。

そしてリード・モディファイ・ライトのライト時にバッ
ファ回路１１をオンにすると、信号ｋがバッファ回路１
１を経て信号ｇに出力されて画面メモリ１２に書き込ま
れる。これによって画面メモリ１２に保持されているデ
ータが更新されるが、この際、その指定された位置の一
部がプロセッサからのデータによって書き替えられる。

次に画面メモリのワード・アドレスを＋１し、パターン
発生器３から再びパターンを発生して同様の操作を行う
と、書き込むべきデータの残りの一部が画面メモリ１２
に書き込まれる。

このようにすることによって、プロセッサ１は画面メモ
リ１２におけるデータの書き込み位置と、データの書き
込み、読み出しのビット単位との関係を意識することな
く、データの書き込みを行うことができる。

〔発明が解決しようとする問題点〕

第５図に示された従来の画面制御装置における画面メモ
リのデータ制御回路においては、通常、画面メモリにお
ける１回の書き込み、読み出し単位のデータが画面のラ
スクスキャンの主走査方向に配置されるように構成され
ている。そのため一般には、副走査方向へのデータの書
き込み、読み出しに適した構造にはなっていない。

このため、例えば入力文字を通常の画面表示方向に対し
て９０″回転して表示するような場合には、マトリクス
状の文字パターン並べ換え手段を設けるか、または既に
並べ換えられている文字パターンを用意する必要がある
。

前者の方法による場合は、回路量の増大が許されないと
きはプロセッサが文字パターンの並べ換えを行うことに
なって、画面への高速表示が要求される場合には不適当
である。また９０°回転させた上にさらに斜体として表
示させる場合には、表示性能が低下し実用的でなくなる
。

そのため、高速表示を必要とする表示装置や印刷装置で
は後者の方法を採用する場合が多いが、この場合は通常
の字体の他に斜体の表示をも行おうとすると、キャラク
タ・ジェネレータの規模が増大するという問題がある。

（発明の目的〕 本発明は、このような従来技術の問題点を解決しようと
するものであって、画面メモリを具えた画面制御装置に
おいて、入力文字を通常の表示方向に対して９０”回転
させた上で斜体として表示しまたは印字する際に、処理
速度を低下させることがなく、かつキャラクタ・ジェネ
レータの容量を増大させる必要のない画面制御装置を提
供することを、その目的としている。

〔問題点を解決するための手段〕

本発明の画面制御装置においては、印字用の画面メモリ
とその制御用マイクロプロセッサとを具えている。ｍＸ
ｙｌ　（ｍ、ｎは自然数）ビットからなるプロセッサの
データは、そのＭＳＢが画面メモリの主走査線上におけ
る各ｍ×ｎビットの領域の指定された位置から書き込ま
れるようにシフト回路においてシフトされ、第１の論理
積回路において特定のパターンが乗算される。画面メモ
リから読み出されたデータに対し第２の論理積回路にお
いて上述のパターンの反転パターンが乗算され、この乗
算結果に第１の論理積回路の乗算結果を加算して画面メ
モリに書き込むことによって、リード・モディファイ・
ライトの動作を行ってデータを書き替えるというラスタ
・スキャン方式を採用している。ｎ個のｍビットのレジ
スタをそれぞれ遅延回路を交互に介して縦続に接続した
第１のレジスタ列から始めて、順次１個ずつレジスタ数
を減少させたｎ列のレジスタ列からなり、プロセッサか
らのｍ×ｎビットのデータ信号ｍビットずつ分割してそ
れぞれのレジスタ列に入力し主走査ごとに順次遅延させ
て出力するレジスタ群と、プロセッサからのデータと、
レジスタ群を構成する各レジスタ列の同一タイミングの
出力信号とを選択的に前記シフト回路に入力するセレク
タとを具えている。これによって、入力文字をそのまま
の字体と斜体文字とに切り替えて画面メモリに書き込み
得るようにしたものである。

〔発明の実施例〕

以下、本発明の一実施例を第１図ないし第４図に基づい
て説明する。

第１図は、本発明の画面制御装置における特徴をなす、
レジスタ群１３の回路構成の一例を示したものである。

第１図において、レジスタ１６〜１９はそれぞれ４ビツ
トのレジスタであって、レジスタ１７〜１９の出力信号
は遅延回路２６〜２８を経てそれぞれ４ビツトのレジス
タ２０〜２２の入力端子に接続され、レジスタ２１．２
２の出力端子は遅延回路２９．３０を経てそれぞれ４ビ
ツトのレジスタ２３．２４の入力端子に接続され、レジ
スタ２４の出力端子は遅延回路３１を経て４ビツトのレ
ジスタ２５の入力端子に接続されている。

レジスタ１６〜１９は、それぞれ信号０．ｐ。

ｑ、ｒに与えられる信号を、信号Ｗに与えられる書き込
みパルスによって保持する。信号Ｗはそれぞれレジスタ
２０〜２５にも与えられており、書き込みパルスが信号
Ｗに発生するまでには、遅延回路２６〜３１を介して前
段のレジスタの出力信号が次段のレジスタの入力端子に
達しているので、書き込みパルスが信号Ｗに発生すると
、レジスタ２０〜２５には書き替えられる以前の前段の
データが保持される。

すなわち、例えば１回目の書き込みパルスでレジスタ１
９に保持されたデータは、２回目の書き込みパルスでレ
ジスタ２２に保持され、３回目の書き込みパルスでレジ
スタ２４に保持され、４回目の書き込みパルスでレジス
タ２５に保持されて、出力信号Ｖを生じる。同様に１回
目の書き込みパルスでレジスタ１８に保持されたデータ
は、２回目の書き込みパルスでレジスタ２１に保持され
、３回目の書き込みパルスでレジスタ２３に保持されて
、出力信号Ｕを生じる。また１回目の書き込みパルスで
レジスタ１７に保持されたデータは、２回目の書き込み
パルスでレジスタ２０に保持されて出力信号ｔを生じる
。１回目の書き込みパルスでレジスタ１６に保持された
データは、出力信号Ｓを生じる。この場合遅延回路２６
〜３１は、単に後段のレジスタにおけるデータの書き込
みタイミングを確保するために用いられている。

このように第１図のレジスタ群１３は、入力信号ｏ、　
　ｐ、　　ｑ、　　ｒからそれぞれ出力信号ｓ、　　ｔ
。

Ｕ、Ｖに至る４列のレジスタ列からなり、各レジスタ列
は同一タイミングにおいて入力された１６ビツトのデー
タを、４ビツトずつに分割してそれぞれ順次異なるタイ
ーミングにおいて出力する機能を行うようになっている
。

第２図は第１図に示されたレジスタ群の動作を説明する
ものであって、レジスタ１３群は第１図に示されたもの
と同じである。

第２図において、レジスタ群１３に入力される１６ビツ
トのデータＡｔ、Ｂｉ、Ｃｉ、Ｄｉは、それぞれデータ
ａｌ　〜ａａ　、ｂ＋　〜ｂｎ　＋　　Ｃ＋　〜Ｃ４、
ｄｊ　〜ｌに分割され、データａｌ＋ｂｌ＋　　ＣＩ＋
　　ｄｊ　は信号０に入力され、データａｚ。

ｂ、、ｃよ、ｄｉは信号ｐに入力され、データａ３　＋
　　ｂ３　＋　　Ｃ３、ｄ２は信号ｑに入力され、デー
タａｍ＋　　ｂａ、Ｃ４１ｄａは信号ｒに入力されてい
て、時間的にはＡｉ、Ｂｉ、Ｃｉ、Ｄｉの順に１回目、
２回目、３回目、４回目の書き込みパルスに同期して、
入力されるものとする。

レジスタ群１３は第１図に示されたように構成されてい
るので、１回目の書き込みパルスを与えられたときのレ
ジスタ群１３の出力は第２図において八〇に示すように
なり、同様に２回目、３回目、４回目の書き込みパルス
に対しては、Ｂｏ。

Ｃｏ、ＤＯに示すようになって、例えばデータａ、〜ａ
、に着目すると、それぞれの４ビツトのデータは、信号
ｓ、ｔ、ｕ、ｖにおいて、順次書き込みパルス周期ごと
に遅れている。他のデータｂ＋　〜ｂｎ　＋　　ＣＩ’
＝Ｃａ　ｒ　　ｄｊ　〜ｄｉについても、同様の関係に
なっている。

第３図は本発明による画面制御装置の一実施例の構成を
示したものであって、第５図におけると同じ部分を同じ
番号で示し、レジスタ群１３．セレクタ１４．レジスタ
１５が追加されている。

第３図において、レジスタ１５はプロセッサ１から信号
線ａを介して、通常の印字と斜体印字との区別を示す情
報を与えられる。通常印字の場合には、レジスタ１５は
信号ｎに例えば“０”を出力し、これによってセレクタ
１４はレジスタ６の信号ｅを選択して、信号ｍをシフト
回路７に出力する。この状態における第３図の回路の動
作は、第５図に示された従来の場合と異なるところはな
い。

斜体印字の場合には、レジスタ１５は“１″を出”力し
、これによってセレクタ１４はレジスタ群１３の信号！
を選択し、信号ｍをシフト回路７に出力する。

いま信号ａを１６ビツトとして、レジスタ群１３が第１
図に示された構成を有し、レジスタ群１３を構成するレ
ジスタ１６〜２５がすべて４ビツト構成とする。

第２図において説明された１６ビツトの入力データＡｉ
、Ｂｉ、Ｃｉ、Ｄｉは、原信号における主走査ごとに順
次入力されるが、レジスタ群１３に対しては、信号線ｏ
、Ｐ、　　ｑ、ｒを経て４ビツトごとに分割して入力さ
れ、レジスタ群１３の出力における信号線ｓ、ｔ、ｕ、
ｖにおいては、それぞれ４ビツトごとに順次書き込みパ
ルスＷごとに遅れたデータとして出力される。

そこで書き込みパルスＷを主走査に同期して与えること
によって、信号線ｓ、ｔ、ｕ、ｖにおける同一タイミン
グのそれぞれの１６ビツトのデータＡｏ　、Ｂｏ　、Ｃ
ｏ　、ＤＯがリード・モディファイ・ライトのライト時
、主走査ごとに順次シフト回路７を経て第５図の場合と
同様にして画面メモリ１２に書き込まれる。

従って入力データＡｉにおいて、同一主走査周期のデー
タａ、％ａｎは、画面メモリ１２上の書き込みデータに
おいては、４ビツトずつ分割されて順次後続の主走査線
上に位置している。

第４図は第３図に示された本発明の画面制御装置によっ
て、画面メモリ１２に書き込まれた文字パターンの表示
例を示したものであって、（ａ）は通常印字の場合を示
し、アフファベッドＮ”を９０°右に回転した通常の書
体の文字が示されている。また（ｂ）は斜体印字の場合
を示し、（ａ）に示された通常書体の文字を本発明の画
面制御装置によって、斜体文字に変換して表示した場合
を例示している。

第４図において、通常印字の場合には同図（ａ）に示す
ごとく同一主走査線上に表示されている各ドツトが、斜
体印字の場合は同図（ｂ）に示すように、主走査方向に
４ドツトごとに順次、次の主走査線上に位置するように
位置を替えて表示されていて、全体として斜体文字が表
示されることが示されている。

〔発明の効果〕

以上説明したように本発明によれば、従来の画面制御装
置に対してレジスタとセレクタからなる簡単な回路を追
加するだけで、右側または左側に９０°回転した文字を
入力して、これを斜体文字に変換して表示または印刷す
ることができる。

この際、プロセッサが右側または左側に９０＠回転した
文字から斜体文字への並べ換えの処理を行う必要がない
ので、処理速度が低下することがなく、従って画面への
表示速度１紙面への印字速度が低下することがない。ま
た右側または左側に９０°回転してさらに斜体化した文
字パターンを持つ必要がないので、キャラクタ・ジェネ
レータの容量が増大することもない。

【図面の簡単な説明】

第１図は本発明の画像制御装置におけるレジスタ群の回
路構成例を示す図、第２図は第１図に示されたレジスタ
群の動作を説明する図、第３図は本発明による画面制御
装置の一実施例の構成を示す図、第４図は本発明の画面
制御装置によって画面メモリに書き込まれた文字パター
ンの表示例を示す図、第５図は従来の画面制御装置の構
成を示す図である。 １・・・・・・プロセッサ、２．６，９，１５．１６〜
２５・・・・・・レジスタ、３・・・・・・パターン発
生器、４・・・・・・論理否定回路、５．８・・・・・
・論理積回路、７・・・・・・シフト回路、１０・・・
・・・論理和回路、１１・・・・・・バッファ回路、１
２・・・・・・画面メモリ、１３・・・・・・レジスタ
群、１４・・・・・・セレクタ、２６〜３１・・・・・
・遅延回路。

Claims (1)

【特許請求の範囲】
1. （１）、画面メモリを具え、ｍ×ｎ（ｍ、ｎは自然数）
   ビットからなるプロセッサのデータをそのＭＳＢが画面
   メモリの主走査線上における各ｍ×ｎビットの領域の指
   定された位置から書き込まれるようにシフト回路におい
   てシフトして第１の論理積回路において特定のパターン
   を乗算するとともに、画面メモリから読み出されたデー
   タに第２の論理積回路において前記パターンの反転パタ
   ーンを乗算して該乗算結果に前記第１の論理積回路の乗
   算結果を加算して画面メモリに書き込むことによって、
   リード・モディファイ・ライトの動作を行ってデータを
   書き替えるラスタ・スキャン方式の表示または印字装置
   において、 ｎ個のｍビットのレジスタをそれぞれ遅延回路を交互に
   介して縦続に接続した第１のレジスタ列から始めて、順
   次１個ずつレジスタ数を減少させたｎ列のレジスタ列か
   らなり、プロセッサからのｍ×ｎビットのデータ信号を
   ｍビットづつ分割してそれぞれのレジスタ列に入力して
   、主走査ごとに順次遅延させて出力するレジスタ群と、 前記プロセッサからのデータと、前記レジスタ群を構成
   する各レジスタ列の同一タイミングの出力信号とを選択
   的に前記シフト回路に入力するセレクタと、 を具え、入力文字をそのままの字体と斜体文字とに切り
   替えて画面メモリに書き込み得ることを特徴とした画面
   制御装置。