JPS6139091A

JPS6139091A - 表示装置

Info

Publication number: JPS6139091A
Application number: JP16046784A
Authority: JP
Inventors: 香園　一郎
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1984-07-31
Filing date: 1984-07-31
Publication date: 1986-02-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（技術分野）本発明は、表示用＊器に文字や図形等パターン表示を行
なう表示製置に関する。

（従来技術〕ラスク走ｉ盤陰極線ブラウン管（以下、ＣＲＴという）
を表示用機器に使用して、リフレッシュメモリ（例えば
、ダイナミックメモリを用いたビデオＲＡＭ）に格納さ
れた文字、図形情報をこれに表示する機能は、画像処理
装置の重要な１機能の一つでちる。現在では、文字、固
形、写真など多くの情報が様々な形態で表示されている
。

従来の表示装置では、リフレッシュメモリに格納されて
いる情報の形態によって二連シの表示方法が考えられて
いる。第１の方法はす７レツシスメモリに格納されてい
る情報がＣＲＴに供給されるデータに直接的に対応して
いる形態である。これはピッ）−ｒツブ方式と呼ばれ、
表示パターンそのものをビット展開してリフレッシュメ
モリに格納したものである。第２の方法はり７レッシニ
メモリ内の情報がＣＲＴに供給される固定データの格納
されているメモリ（パターン発生メモリ）のアドレスを
示す情報である場合の光示方法である。

この方法は、主に文字や記号等予めパターンが確定され
たものの表示に適用されるもので、本発明も、主にこの
方法を用いた表示装置に関するものである。従来の表示
装置について、制御方法および基本的な動作を図面を用
いて説明する。

第１図はアドレス発生回路とリフレッシュメモリとその
周辺回路からなる表示装置のブロック図である。リフレ
ッシュメモリｌｌは最低１画面分の情報を持つＲＡＭで
構成され、表示データがコード化されて記憶されている
。リフレッシュメモリ１１へのデータの書き込みおよび
変更は、データバス２０を通して、中央処理装置（以下
、ＣＰＵという）または、書き換え専用の制御回路によ
って行なわれる。パターン発生用として用いられるメモ
リ、例えば文字発生用メモリ１２は文字コードと１文字
中の何番目の走査線上のデータ表示かを示すライン情報
とをアドレスとして文字ノくターンを発生する。表示を
開始する前にあらかじめＣＰＵからリフレッシュメモリ
１１の表示開始アドレスがアドレス発生回路１５の、デ
ィスプレイ・アドレス・カウンタ１６に初期値として設
定される。アドレス発生回路１５は、ディスプレイ・ア
ドレス・カウンタ１６の内容をアドレスとしてリフレッ
シュメモリ１１に供給する。リフレッシュメモリ１１の
文字コード出力は、文字発生用メモＩＪ　１２に入力さ
れる。文字発生用メモリ１２は文字コードと、ラインカ
ウンタ１７からのライン情報出力とを基にして指定文字
の指定ラインのドツトパターンを並列に読み出し、並直
列変換シフトレジスタ１３に出力し、シリアルなドツト
パターンに変換して、ＣＲＴに供給する。アドレス発生
回路１５では、ディスプレイ・アドレス・カウンタ１６
のインクリメントを行ない、次の文字コードを読み出す
べくアドレスを発生し、上記動作を繰ル返す。

このように、リフレッシュメモリ１１に記憶された文字
コードを繰シ返し読み出し、ＣＲＴ上で水平方向に表示
すべき文字列（Ｎ個とする）のＮ番目の文字データをア
クセスし表示するとディスプレイ・アドレス・カウンタ
１６の値は表示開始アドレスに再び設定され、ＣＲＴ上
水平方向に表示すべき文字列の１番目の文字コードを再
びアクセスし同時にラインカウンタ１７の値は＋１され
同文字列の次ラインの表示を開始する。このようにして
水平方向文字列の指定されたライン数分の表示が終了す
るとラインカウンタ１７の内容はリセットされディスプ
レイ・アドレス・カウンタ１６の値も水平方向に表示す
べき次の文字列の、１番目の文字データをアクセスすべ
き内容に変化するというようにして表示を行なう。かか
る従来の表示装置では、リフレッシュメモリに与える水
平方向表示に対するアドレスの変化は、１文字データの
表示タイミングに同期したインクリメントが主流である
。このため、水平方向表示期間中にアクセスされる文字
コードは画面上の表示位置と１対１に対応した所定の位
置に記憶されていなければならない。この事は、主記憶
に生成され、記憶されている情報を表示しようとする場
合、リフレッシュメそりの表示画面位置に対応するアド
レスに文字コードを第２図の如く展開しなければならな
いという制約をもたらす。従って、例えば、文字の並び
がＩＩ　Ａ　＃　、　　Ｉｔ　Ｂ″、′Ｃ”、”ＣＲ（
改行を意味する）＃あるいは、文字と文字の間に多数の
ブランクが挿入される場合には４％　ＣＲｆｉｒあるい
ｔｄフランク数市指定応じて多数のブランクコードをリ
フレッシュメモリに書き込む必要があシ、時間的損失が
太き（ＣＰＵの稼働率も低下する。

また、最低１画面分の文字コードを記憶するリフレッシ
ュメモリが必要となっている。前述した多くの欠点は、
従来の表示装置では、１行表示中にアドレス発生回路か
ら出力されるアドレスが、同一サイクルで連続して変化
することに起因している。

（発明の目的）本発明の目的は、実用的で簡単な構成で上記欠点を除去
した表示装置を提供することにある。

（発明の構成）本発明では、す７レツシエメモリよシ読み出されたデー
タが文字コードか特殊制御コードかの判別を行ない、特
殊制御コードであった場合には、アドレス発生回路のデ
ィスプレイ・アドレス・カウンタのカウントタイミング
の制御信号とカウント停止期間を示す情報とを出力し、
リフレッシュメモリ内の文字コードを読み出すタイミン
グを変化させることによシ、前述のメモリの節約や従来
容易には実現できなかった文字単位の横方向拡大表示な
ど多彩な表示機能を容易に実現している。

本発明の表示装置は、リフレッシュメモリとこのリフレ
ッシュメモリに格納されたデータを順次読み出すために
アドレスを発生するアドレス発生回路とを有し、ラスタ
走査によシ前記リフレッシュメモリに格納されたデータ
を表示する表示装置であって、前記リフレッシュメモリ
から読み出されたデータの一部によって前記アドレス発
生回路のアドレス演算を制御する信号と前記アドレス発
生回路で生成されるアドレスの変化が停止している期間
を表わす情報とを生成する手段と、この手段によって生
成された制御信号によって前記アドレス発生回路のアド
レス演算を制御する手段とを有することを特徴とする。

（実施例の説明）本発明の実施例を図面に基いて詳細に説明する。

第３図は本発明の一実施例を前述のメモリ節約に応用し
た例を示すブロック図で、リフレッシュメモリ１０１に
は文字コードと文字コード以外に割）当てられ、第２図
の”ＣＲ”、”ＴｉＢ２”に相当する特殊制御コードが
第４図（ａ）のような配置で記憶されている。特殊制御
コードは、文字コードと特殊制御コードの識別のために
使用される部分と、繰り返し回数を指示する部分とから
構成される。繰シ返し回数とは、アドレス発生回路１０
５から同一アドレスが連続して出力される期間の表示す
イクル数を表わす。表示期間中には、アドレス発生回路
１０５によって、水平方向文字列を表示すべくアドレス
をリフレッシュメモリ１０１に供給スる。リフレッシュ
メモリ１０１から読み出されたデータ（コード）は、識
別制御回路１１６とレジスタ１１７とに取シ込まれる。

リフレッシュメモリ１０１から読み出されたデータが文
字コードの場合には制御信号１２０は活性化されず、レ
ジスタ１１７の内容すなわち、リフレッシュメモリ１０
１から読み出された文字コードがマルチプレクサ１１９
の出力となる。マルチプレクサ１１９から出力された文
字コードは文字発生用メモリ１０２に与えられ、従来の
表示装置と同様にして文字パターンを発生する。

一方、リフレッシュメモリ１０１から読み出されたデー
タが特殊制御コードである場合には、制御信号１２０が
活性化され、同時にマルチプレクサ１１９の出力をレジ
スタ１１ｇの内容とする。

レジスタ１１８には文字コードの一種、例えばブランク
コードなどをあらかじめ設定しておく。マルチプレクサ
１１９の出力は同様にして文字発生用メモリ１０２に取
シ込まれ文字パターンを発生する。また、活性化された
制御信号１２０によってディスプレイ・アドレス・カウ
ンタ１０６０カウントクロツク１２２は非活性化されカ
ウント動作が停止する。従って、以後特殊制御コードに
よって指定された繰シ返し回数だけアドレス発生回路１
０５では同一のアドレスが生成され、す７レツシエメモ
リ１０１に供給される。

第４図（ｂ）にリフレッシュメモｌｊ　１０１に供給さ
れるアドレスと、表示データのタイミングの関係を示す
。このように、リフレッシュメモリから読み出されたデ
ータを基にして、表示アドレスを制御することによって
リフレッシュメモリから文字コードを読み出すタイミン
グを制御しているので、文字コードが記憶されているリ
フレッシュメモリの位置と、Ｃ！ＢＴ上の表示位置が対
応していなくてもよい。従って、ブランク、ハイフォン
などの文字（記号）を多数続けて表示する場合には、特
殊制御コードを用いて省略してメモリに記憶することが
できる。

次に本発明の実施例の＾体的な回路例を図面に基いて説
明する。第５図（ａ）は識別制御回路の回路例である。

リフレッシュメモリ内の文字コードは１アドレス８ビツ
トのデータとし、特殊制御コードとして第５図（ｂ）の
ような上位３ビツトが全て′ｌ＃のデータを割り当てる
。特殊制御コードの下位５ビツトは繰シ返し回数を指定
する領域で、第５図（ｂ）の例では１から３２までの回
数を指定できる。

リフレッシュメモリから読み出されたデータ３０１−１
〜８は１文字表示すイクル毎にラッチタイミング信号３
１０によってラッチ３０２にセットされる。データ３０
１−１〜８の下位５ビット３０１−１〜５は繰ｐ返し回
数情報３０３−１〜５として出力される。

また、ＡＮＤゲート３０４の出力の立ち上がシ時には、
ダウンカラ／り３０５にロードされ、１文字表示すイク
ルのカウントクロック３０６によってディクリメントさ
れる。リフレッシュメモリから読み出されたデータの上
位３ピツ）３０１−６〜８は文字コードと特殊制御コー
ドの判別を行’）ｆ−ｐで、ＡＮＤゲート３０４０入力
となる。

データの上位３ビット３０１−６〜８が全てｌ＃、即ち
ＡＮＤゲート３０４の出力が′１″の時、読み出された
データ３０１−１〜８は特殊制御コードとなる。ＡＮＤ
ゲート３０４の出力は、ダウンカウンタ３０５のボロー
出力３０７と共にＡＮＤゲート３０８の入力となる。こ
のＡＮＤゲート３０８の出力はディスプレイ・アドレス
・カウンタのカウント動作の制御を行ない、アドレスの
インクリメント停止を制御する信号３０９として識別制
御回路から出力される。制御信号３０９は、第３図にお
ける制御信号１２０と同一である。

直前の表示すイクル時に読み出されたデータが文字コー
ドであって、現表示すイクルに読み出されたデータが特
殊制御コード、すなわち、上位３ピツ）３０１−６〜Ｂ
が全て”１＃のデータの場合、ＡＮＤゲート３０４の出
力は０″から′ｌ＃に変化し、ダウンカウンタ３０５に
ラッチ出力３０３−１〜５が初期値としてロードされる
。この時ボロー出力３０７は１１＃とする。ＡＮＤゲ−
）３０４の出力は１１＃なので制御信号３０９が活性化
される。１文字表示すイクル毎にダウンカウンタ３０５
の内容はディクリメントされ続け。

ボロー出力３０７が１０１となるとＡＮＤゲート３０８
の出力は再び１０１走なる。即ち、制御信号３０９は非
活性化される。このようにボロー出力３０７は制御信号
３０９の非活性化タイミングの制御に用いられる。

制御信号３０９によってディスプレイ・アドレス・カウ
ンタのカウント動作を制御するには、第３図におけるデ
ィスプレイ・アドレス・カウンタ１０５のカウントタイ
ミング・クロック１２２を供給されたタイミングクロッ
ク１１５と制御信号１２０のＮＯＲゲート出力等に選べ
ばよい。アドレスのインクリメントが停止し同一アドレ
スが出力されている期間は、同一の特殊制御コードがリ
フレッシュメモリから読み出されるが、ラッチ出力３０
３−１〜５と制御信号３０９の状態に変化はなく、ダウ
ンカウンタ３０５の初期化も起ζらない。

（発明の効果）このように本実施例によれば、表示アドレスの変化する
時期を１文字表示すイクルを単位として引き延はすよう
に制御できるので、ブランクや同一文字が続いている場
合には、省略した形でリフレッシュメモリ内のデータ形
成が可能である。このことは、主記憶に生成、記憶され
た表示データを、”ＣＲ”、”ＴｉＢ２”など一部のコ
ードを特殊制御コードに変換する僅かな処理だけで、最
低でも１画面分のデータをリフレッシュメモリへ展開す
るという煩雑な処理を必要とせずに表示することが可能
となることを意味する。

また、繰シ返し回数情報３０３−１〜５を第６図の実施
例のように並直列変換シフトレジスタ２０３のシ７トク
、ロック２１２の間引き制御に使用すれば、繰フ返し回
数に応じた文字パターンの引き延ばしを行ない、拡大表
示を容易に行なうことも可能である。

前述の実施例ではいずれも特殊制御コードとして文字コ
ードデータ以外に割シ当てられたデータを設定したが、
リフレッシュメモリに表示すべき文字のコードと属性情
報とを１組として記憶する場合には、属性情報の一部を
特殊制御コードの代シに使用してもよい。

【図面の簡単な説明】

第１図は文字表示装置の従来例を示すブロック図、第２
図は主記憶内データと表示用リフレッシュメモリ内デー
タの関係を示す相関図、第３図は本発明の一実施例にお
ける表示装置のブロック図、第４図（ａ）は本発明の一
実施例におけるリフレッシュメモリ内データの配置図、
第４図（ｂ）はアドレスと表示データの関係を示すタイ
ミング図、第５図（ａ）は識別制御回路例を示す回路図
、第５図（ｂ）Ｕ　％殊制御コードの構成例を示すフォ
ーマット図、第６図は本発明の実施例で拡大表示を行う
表示装置のブロック図である。１１．１０１，２０１・・・・・・リフレッシュメモリ
、１２．１０２．２０２・・・・・・文字発生用メモリ
、１３゜１０３．２０３・・・・・・並直列変換シフト
レジスタ、１４．１０４，２０４・・・・・・映像信号
制御回路、１５゜１０５．２０５・・・・・・アドレス
発生回路、１６．１０６．２０６・・・・・・ディスプ
レイ・アドレス・カクンタ、１７．１０７．２０７・・
曲ラインカウンタ、１８．１０８．１１９，２０８・曲
・マルチ・プレクサ、１９．１０９．２０９−・−バス
・ドライバ、２０，１１０゜２１０・・曲データ・バス
、２１，１１１，２１１・・・・・・アドレス・バス、
２２．１１２，２１２・・間シフトクロック、２３．１
１３．２１３・・面表示タイミング信号群、２４，１１
４，２１４・・・・・・映像信号、２５．１１５．２１
５・・間ディスプレイ・アドレス・カウントクロック、
１１６，２１６・・・・・・識別制御回路、１１７，１
１８．２１７・・曲レジスタ、１２０．２１８・・曲制
御信号、１２１．２１９・・・・・・ゲート、２２ｏ・
・曲シフトクロック間引き回路、３０１−１〜８・・川
・ラッチ入力、３ｏ２・・・・・・ラッチ、３０３−１
〜５・・・・・・ラッチ出力の下位５ビツト、３０４．
３ｏ８・・曲ＡＮＤゲート、３０５・・・・・・ダウン
カウンタ、３０６・・・・・・カウントクロック、３０
７・・曲ボロー出力信号、３１ｏ・・・・・・ラッチタ
イミング信号、３１１・・・・・・ＡＮＤゲート３０４
の出力信号。ＣＢ・・・・・・改行、ＴｉＢ２・・・・
・・３文字分間隔をあける、Δ・・・・・・ブランクを
意味する。慶１図第３図（Ｉ））第５図

Claims

【特許請求の範囲】

リフレッシュメモリと、該リフレッシュメモリに格納さ
れた情報を順次読み出すべくアドレスを発生するアドレ
ス発生回路とを有し、ラスタ走査により前記リフレッシ
ュメモリに格納された情報を表示する表示装置において
、前記リフレッシュメモリから読み出された情報の少な
くとも一部により前記アドレス発生回路のアドレス演算
を制御する信号と、前記アドレス発生回路で生成される
アドレスの変化が停止している期間を表わす情報とを生
成する第１の手段と、該第１の手段によって生成された
前記制御信号によって前記アドレス発生回路のアドレス
演算を制御する第２の手段とを有することを特徴とする
表示装置。