JPS61193194A - Ｃｒｔ表示方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、ＣＲＴ表示方式に関し、特にラスタスキャ
ン方式のＣＲＴ表示方式を対象とする。

なお、ラスタスキャン方式のディスプレイ装置について
は、例えば特開昭５２−１４７０２６号に示されている
。

この発明は、ＣＲＴディスプレイ装置における文字パタ
ーン発生のためのメモリ容量の削減が図られる画素デー
タ発生回路を提供するためなされた。また、この発明は
、この文字表示の他、図形を表示す場合において１両者
の切り換えが容易に行なえる画素データ発生回路を提供
するためになされた。

この発明は、文字表示における行間スペース。

又は文字間スペースを形成する画素データを所定のタイ
ミングパルスを用いて規則的に形成しようとするもので
ある。また、この発明は、文字表示の他１図形表示を行
なうにあたり１両者のコード情報のうち、特定の桁のビ
ット情報な相補的に構成するととも罠、この情報で上記
両者の画素データの切り換えを行なｇうとするものであ
る。

以下、実施例により、この発明を具体的に説明するＯ 第１図は、この発明の一実施例を示すＣＲＴディスプレ
イ装置のブロック図である。

この実施例におけるＣＲＴディスプレイ装置の概は１次
の通りである。

キーボードやＣＰＵ（マイクロブロセ、す）等の入力源
により、リフレッシュメモリ（２）に表示すべき情報が
書き込まれている。この情報は。

一般にアスキ（ＡＳＣＩ　Ｉ　）コードが用いられ。

上記す７レツシエメモリ（２）のアドレスは、ＣＲＴ表
示画面のアドレスと対応している。したがって、リフレ
ッシュメモリ（２）は、ＣＲＴ画面に表示される１画面
分のコード情報を記憶できるメモリ容量を有するもので
ある。

このリフレッシュメモリ（２）の読み出しは。

ＣＲＴのラスタタイミングに同期して、１文字ごとに順
次行なわれる。この読み出されたコード情報は、パター
ン発生回路（４，５）により、１文字ごとにドツト構成
されたパターン信号に変換される。

このパターン発生回路（４，５）は１文字、記号あるい
は図形等の画素を記憶しているリードオンリーメモリ（
ＲＯＭ）により構成された。したかって１表示される文
字等がリフレッシュメモリ（２）からパターン発生回路
（４，５）に与えられること、すなわち、パターン発生
回路（４，５）のアドレスを指定することにより、その
出力はラスタスキャンタイミングに同期した文字等のパ
ターン信号となる。

このパターン出力は、パラレル／シリアル変換回路（以
下、Ｐ／Ｓ回路という：６）により、シリアルな画素デ
ータに変換される。すなわち、ラスタごとの映像信号に
変換されるのである。

この映像信号は、ビディオコントロール回路（７）によ
り、同期パルス（ＳＹＮＣ）と合成されて、ＣＲＴｉｉ
ｊ面上に文字等を表示することとなる。

タイミングコントローラ（８）は、これらのリフレッシ
ュメモリ（２）のアドレスタイばングパルス（ＭＡ）、
パターン発生回路（４，５）のラスタアドレスタイミン
グパルス（ＲＡ）の基本となるキラフタクロックパルス
（ＣＬＫ）、文字パターン等のシリアルな画素データを
得るためのビディオクロックパルス（ＶＣＬＫ）等を形
成するものである。

ＣＲＴ制御回路（以下、ＣＲＴＣと称す：ｌ）は、水平
表示文字レジスタ、垂直表示文字レジスタ等の各種制御
レジスタと、リフレッシ息メモリ（２）の、換言すれば
、ＣＲＴ画面上の番地指定を行なう、文字９行カウンタ
と、ＣＲＴの水平及び垂直同期信号発生回路と、ラスタ
制御回路と。

カーソル制御回路等により構成され、ＣＲＴのラスタに
同期したりフレッシェメモリ（２）のアドレス指定（Ｍ
Ａ）、パターン発生回路（４，５）のラスタ指定（ＲＡ
）をして、上述のような画素データを形成するものとし
、及びＣＲＴの同期パルスを形成するものである。

このＣＲＴＣ（１）として、例えば「商品名、ＨＤ４６
５０５Ｊのモノリシック半導体集積回路を用いることが
できる。

上述のようなＣＲＴディスプレイ装置において、文字パ
ターン発生回路（４）は１次のように構成する。

例えば、第２図に示すよう和、ＣＲＴの表示画面（ｌＯ
）の中に、横３２文字、縦１６文字（行）を構成して、
この１文字表示画面（１１）のドツト構成を、第３図に
示すように、横７ドツト、縦１２ドツト（ラスタ）とす
る。そして、実際に文字を表示するために用いるドツト
は、横５ドツト。

縦７ドツトのドツトマトリックス（２７）を使用するも
のとする。上記ドツトマトリックス（２７）の上下、左
右にスペース部を設けたのは表示された文字が接近し１
ぎると見にくくなることより、これを防止するためのも
のである。

この場合において、１文字を表現するには、５に７ドツ
トしか用いていないが、上記ＣＲＴ画面上に１文字表示
画面（１１）を形成するためには。

スペース用の画素データも必要となるので、７×１２ド
ツトのドツトパターンをパターン発生回路に書き込む必
要がある。

この実施例においては、上記スペースを形成する画素デ
ータは、規則的な信号であることに着目し、行間を形成
するスペースをラスタアドレス信号で形成することとし
、パターン発生回路（４）を構成するＲＯＭの１文字・
当りのビット数を削減しようとするものである。

すなわち、第３図に示すように、５に７ドツトマトリツ
クス（１３）の上部及び左右Ｋｌドツトづつのスペース
を形成する画素を含む７に８ドツトマトリ・・ラス（１
２）をＲＯＭＫ書き込むものとし、下部のスペース用の
画素データは、ラスタアドレス情報で形成するものとす
る。

このパターン発生回路（４）の動作は１次のように説明
できる。

例えば１表示画面のｎ行、ｎ文字目にアルファベットの
ｒＡＪを表示する場合、上記ｎ行、ｎ文字目を示すＣＲ
ＴＣ（ｌ）の行カウンタ出力と、文字カウンタ出力とで
リフレッシエメモリ（２）の上記アドレスに書き込まれ
たアスキーコードで示された”４１″の情報が読み出さ
れる。パターン発生回路（４）は、このリフレッシュメ
モリ（１）からのコード情報″′４１”とＣＲ’ｒＣ（
１）で形成されたラスタカウンタの出力（ＲＡ）でラス
タ（ＲＡｏ〜ＲＡ＋ｔ　）に同期した画素データを７ビ
ツト並列に出力する。Ｐ／Ｓ回路（６）は、これをシリ
アルな画素データ（映像信号）に変換するためのもので
ある。これにより、第３図において、ラスタ（ＲＡ、〜
ＲＡｕ　）と、ビディオクロック＜ＶＣＬＫ、〜ＶＣＬ
Ｋ＊　）とで表示画面上にドラ）−ｆ）リックスを構成
して、斜線を付したドツトを１例えば白と表示すること
により、アルファベットのｒＡＪの文字を得る。アルフ
ァベットのｒＢＪを表示する場合には上記コードな４２
”と丁れば、同図に示すようなドツト構成による「Ｂ」
が表示できる。

この実施例において、ラスタ（ＲＡＩ〜ＲＡｔｔ）は、
行間を構成するスペース部であり、かつ、アドレスカウ
ンタ出力に着目ずれは、２進数の４桁目の情報（人、）
が′０″のときは、上記文字を表示するアドレス（ＲＡ
Ｇ〜ＲＡ？　）であり、１１”のときはスペース（ＲＡ
−〜ＲＡＩＩ　）である。したがり″Ｃ％第５図に示す
ように、このラスタアドレス出力（ＡＳ）で、ゲート回
路（Ｇ１）を介して。

Ｐ／Ｓ回路（６）の出力に設けたゲート回路（Ｇ、）の
入力をＮ　Ｏ″として、Ｐ／Ｓ回路（６）の出力に無関
係に規則的にスペース部を形成する画素データを得るも
のである。

この場合、クリップフロップ（Ｆ／Ｆ　）の出力（Ｑ）
は、１１”となっている。このことは後述するものであ
る。

上述のように１文字の行間は、ラスタアドレス（Ａ、〜
Ａ、　）の組合で形成でき、必要であれば第１本のラス
タ（ＲＡ、）も、Ａｏ　−ＡＩ　　−Ａｔ　−Ａｓの論
理条件で形成する画素データとしてもよい。

また、文字間については、Ｐ／Ｓ回路（６）を構成する
シフトレジスタに入力する場合に、最上位桁と最下位桁
を常に′０”入力するように丁ればよい。このように丁
れば、パターン発生回路（４）として、１文字を表示す
る記憶ビット数が５に７ビツトとなって、大幅な容量の
削減が図られる。

この実施例において、パターン発生回路（５）は１例え
ば、第２図に示すような棒グラフを表示する場合等のよ
うに、上記アスキーコードで表示できる６４文字、記号
の他、任意の図形を描く場合に必要な図形の全部又は１
部を構成する画素データを形成するものである。

したがって、このパターン発生回路は、同図に示すよう
（１表示画面の全体を使用して１つの図形を描（ことの
必要から、前記文字等の表示のように１行間スペース、
文字間スペースを設けることができない。これらのスペ
ースがあると、不連続な図形パターンが描かれることと
なるからである。

したがって、第４図に示すように、これらの図形を構成
する場合は、１文字表示画面を構成する７に１２ビツト
（ドツト）について、すべてを用いてＲＯＭに書き込ん
でおくものである。このメモリビットは、第２図におけ
るグラフを描（場合のＸＹ線の交点（１１’）を表示す
ることとなる。

これを前記同様にアドレス指定して読み出し。

ラスタビディオクロツクに同期した画素データとすると
、前記説明したＣＲＴの表示画面におけるドツトマトリ
ックスにより、第３図に示すような図形を描くことがで
きる。

この実施例において、文字コードは、８ビツトで構成し
、最上位桁（Ａ７　）を”０′″として、０〜６桁の７
ビツトは、アスキーコードとする。一方、上記図形を構
成するコードは、最上位桁をＩＮとする８ビツト構成の
任意のコードとする。

したがってりフレッシュメモリ（２）から読み出された
コード情報の最、上位桁（Ａ、）の０″。

１″により、文字表示か図形表示かが判定できる。すな
わち、パターン発生回路（４）で画素データを形成すべ
きか、パターン発生回路（５）で画素データを形成すべ
きかが判定できる。

したがって、この情報（Ａ、）を、第５図に示すように
、上記パターン発生回路（４，５）のチップセレクト信
号として用いて、上記判定を行なうとともに、規則的な
スペースを形成するものか否かを判定するクリップ７０
ツブ（Ｆ／Ｆ　”）のセット入力として用いる。

これにより、例えば１文字コードである場合はり２レツ
シエメモリ（２）からのコード情報は。

パターン発生回路（４）で画素データに変換するととも
に、フリップフロップ（Ｆ／Ｆ　）のｔｔｉ力（Ｑ）を
１１′として、前述のような規則的スペース画素データ
発生回路を動作させる。一方図形コードであるときは、
リフレッシエメモリ（２）からのコード情報を、パター
ン発生回路（５）で画素データに変換するとともに、フ
リップフロップ（Ｆ／Ｆ）の出力を０”として、ゲート
回路（Ｇ、）の制御入力を′″ｌ″として−Ｐ／Ｓ回路
（６）の出力に基づく画素データ、すなわち、パターン
発生回路（５）の出力をシリアル変換した画素データを
形成するものとする。

この実施例回路によれば、図形コードの構成が容易にな
ることの他１文字０図形の切り換え制御が極めて簡単と
なり、ＣＲＴ表示画面に１図形と文字を空間的に分割し
ながら並列的に表示できることとなり、ＣＲＴディスプ
レイ装置としての表示機能の拡大が図られる。

この発明は前記実施例に限定されず、文字表示におけ・
る行間スペースは、スペースを構成するラスタ情報によ
り、Ｐ／Ｓ回路（６）の入力側にスペースを表示するパ
ラレル画素データを強制的に入力させるものとしてもよ
い。

また、使用するコード情報は、何んであってもよい。た
だ１文字コードと、図形コードとは、対応する桁のビッ
ト情報が相補的に構成する必要がある、

【図面の簡単な説明】

第１図は、この発明の一実施例を示すＣＲＴディスプレ
イ装置のブロック図、第２図は、ＣＲＴの表示画面の構
成例５表示例を示す図、第３図は文字表示動作を示す図
、第４図は１図形表示動作を示す図、第５図は、この発
明の一実施例を示す画素データ発生回路図である。 （１）・・・ＣＲＴＣ回路、（２）・・・リフレッシュ
メモリ、（３）・・・アドレスセレクタ、（４）・・・
文字パターン発生回路、（５）・・・図形パターン発生
回路、（６）・・・Ｐ／８回路。 （７）・・・ビディオコントロール回路、（８）・・・
タイミングコントローラ、（９）・・・パスドライバ、
　ＣＨＩ・・・表示画面、（Ｉｌｌ・・・１文字表示画
面、　（１３・・・７に８ドツト、ａ３・・・５に７ド
ツト。 代理人７ｐＪ！ｉ！ト小Ｉｌ１勝男 第　　　１　　図 デ ７／′ 第　　５　　図 １２’／−１ 硬　ド Ｑ′−Ｉ

Claims (1)

【特許請求の範囲】
1. １、表示されるべき情報に対応したコード情報とＣＲＴ
   のラスタ情報とを受けて、表示されるべき情報を構成す
   る画素データをＣＲＴのラスタ走査に同期して形成する
   画素データ発生手段を有し、ＣＲＴの画面に、画素デー
   タ発生手段により形成された画素データに応じた表示が
   行なわれるＣＲＴ表示方式において、上記画素データ発
   生手段により形成された画素データに行間スペースを構
   成する画素データを加える手段を有し、これによりＣＲ
   Ｔの画面において隣接する行の間にスペース部が表示さ
   れることを特徴とするＣＲＴ表示方式。