KR940003625B1

KR940003625B1 - 퍼스널 컴퓨터의 수평, 수직 2배 표시 회로

Info

Publication number: KR940003625B1
Application number: KR1019880004952A
Authority: KR
Inventors: 이종석
Original assignee: 주식회사 금성사; 최근선
Priority date: 1988-04-29
Filing date: 1988-04-29
Publication date: 1994-04-25
Also published as: KR890016458A

Abstract

내용 없음.

Description

퍼스널 컴퓨터의 수평, 수직 2배 표시 회로

제1도는 종래의 단색 비디오 카드 구성 블록도.

제2도는 기존의 문자 코드 및 어트리뷰트 데이타 구성도.

제3도는 본 발명에 따른 구성 블록도.

제4도는 제3도에 있어서 상세 회로도.

제5도는 제3도에 있어서 신호 흐름도.

제6도는 정상 및 2배 표시에 따른 화면 형태도.

제7a도는 정상 표시 모드에서의 화면상의 도트 구성도, b도는 수평 2배 표시 모드에서의 화면상의 도트 구성도, c도는 수평 2배 표시 모드에서의 메모리상의 데이타 구성도.

제8a도는 정상 표시 모드와 수직 2배 표시 모드의 화면상의 도트 구성 상관도, b도는 정상 표시 모드와 메모리상의 데이타 구성도.

* 도면의 주요부분에 대한 부호의 설명

1 : CRTC 2 : 메모리 어드레스 멀티플렉서

3 : 데이타 버스 게이트 회로 4 : 문자 코드 메모리

5 : 어트리뷰트 메모리 6,7 : 옥탈(Octal) 래치부

8 : 문자 발생기 9 : 어트리뷰트 디코드 회로

10 : 쉬프트 레지스터 11 : 비디오 처리 회로

12 : 수평, 수직 배율 디코드 회로 13 : RA 변환 회로

14 : 도트 클럭 변환 회로 15 : 쉬프트 인에이블 변환 회로

AG₁: 앤드게이트 XG₁: 익스크루시브 오아게이트

I₁: 인버터

본 발명은 퍼스널 컴퓨터의 단색 비디오 카드(Monochrome Video Card)에서의 화상 표시 장치에 관한 것으로 특히, 텍스트(Text)모드에서 특정 문자를 수평 또는 수직으로 2배 확대된 상태로 화면에 표시하고자 할 때 적당하도록 한 화상 2배 표시 장치에 관한 것이다.

종래의 단색 비디오 카드에서는 본 발명과 같은 화상을 2배로 확대시킬 수 있는 장치가 구비되지 않아 정상적인 동작만을 수행할 수 있었으며, 이에 첨부한 도면과 도표를 참조하여 종래의 기술 내용을 설명하면 다음과 같다.

첨부 도면 제2도는 기존의 단색 비디오 카드의 블록도로서, CPU로 부터의 데이타 버스는 데이타 버스 게이팅 회로(3)를 거쳐 칩 선택(Chip Select)신호와 타이밍 신호가 인가되는 CRTC(1)에 연결되고, CRTC(1)의 출력(MA)은 어드레스 버스를 통해 CPU와 연결된 메모리 어드레스 멀티플렉서(2)에 인가되며, 또다른 출력(RA)은 문자 발생기(8)에 인가되고, 상기 메모리 어드레스 멀티플렉서(2)의 출력은 문자 코드 메모리(4)와 어트리뷰트(Attribute) 메모리(5)에 인가되며, 문자 코드 메모리(4)의 출력은 상기 데이타 버스 게이팅 회로(3)와 옥탈(Octal) 래치부(6)에 인가되고, 어트리뷰트 메모리(5)의 출력은 상기 데이타 버스 게이팅 회로(3)와 옥탈 래치부(7)에 인가되며, 문자 클럭(Character CLK)이 인가되는 주 옥탈 래치부(6)(7)의 출력은 상기 문자 발생기(8)와 어트리뷰트 디코드 회로(9)를 각각 거쳐 도트 클럭(Dot CLK)이 인가되는 쉬프트 레지스터(10)와 비디오 프로세스 회로(11)에 각각 인가되고, 쉬프트 레지스터(10)의 출력은 비디오 프로세스 회로(11)에 인가되며, 비디오 프로세스 회로(11)의 출력은 모니터에 인가되며, 또다른 출력은 문자 클럭(Character CLK)신호로서 상기 CRTC(1)에 인가되고, CRTC(1)의 수평 동기(HSYNC)신호와 수직 동기(VSYNC)신호 및 커서(Cursor)신호, Dipen신호는 비디오 프로세스 회로(11)에 인가되도록 구성된다.

상기한 바와 같이 구성된 종래 기술의 동작 및 문제점을 첨부한 도면과 도표에 따라 설명하면 다음과 같다.

첨부 도면 제2도는 기존의 문자 코드와 어트리뷰트 데이타 포맷(Attribute Data Format)를 보인 도면이다. CPU와 CRTC(1)는 메모리 어드레스 멀티플렉서(2)를 통하여 문자 코드 메모리(4)와 어트리뷰트 메모리(5)에 각각 억세스(Access)하게 된다. 만일 CPU가 억세스할 경우에는 문자 코드 메모리(4)와 어트리뷰트 메모리(5)에 기록된 데이타를 읽어내거나, 또는 새로운 데이타를 기록할 때이고, CRTC(1)가 억세스할 경우에는 CPU에 의해 기록된 특정 데이타를 로우 어드레스로 부터 하이 어드레스로 옮겨가면서 모니터로 반복하여 출력하게 된다. 즉, CRTC(1)에 의해 문자 코드 메모리(4)의 데이타가 출력되고, 이 데이타가 옥탈 래치부(6)를 거쳐 문자 발생기(8)의 내부에 있는 특정 문자 폰트(Font)를 출력시킨다. 출력된 문자 폰트는 쉬프트 레지스터(10)를 통하여 비디오 프로세스 회로(11)로 입력되며, 비디오 프로세스 회로(11)에 의해 모니터로 출력된다.

또한 CRTC(1)는 동시에 어트리뷰트 메모리(5)의 데이타로 출력시키는데, 어트리뷰트 메모리(5)의 데이타는 옥탈 래치부(6)를 통하여 어트리뷰트 디코드 로직 회로(9)로 입력된다. 어트리뷰트 디코드 로직 회로(9)는 어트리뷰트 데이타 값에 따라 해당 문자에 대해 아래의 표 1과 같은 상태로 모니터의 화면에 출력될 수 있게 하며,

[표 1]

어트리뷰트(Attribute) 데이타 값에 따른 화면상태

각 문자 코드에 대한 어트리뷰트 데이타 값은 제2도에 보인 바와 같이 문자 코드 어드레스를 짝수 어드레스로, 2에 대한 어트리뷰트 데이타 어드레스를 홀수 어드레스로 하여 인접되어 있음으로 CRTC(1)는 한꺼번에 문자 코드 데이타와 어트리뷰트 데이타를 출력할 수 있게 된다. 그러나 종래의 단색 비디오 카드는 특정 문자를 화면상에 그 크기를 변화시켜 표시할 수는 없었다.

본 발명의 기술 내용을 첨부한 도면과 도표를 참조하여 설명하면 다음과 같다.

첨부 도면 제3도는 본 발명의 구성을 보인 블록도로서, CPU로 부터의 데이타 버스는 데이타 버스 게이팅 회로(3)를 거쳐 칩 선택(Chip Select)신호와 타이밍 신호가 인가되는 CRTC(3)에 연결되고 CRTC(1)의 출력(MA)은 어드레스 버스를 통해 CPU와 연결된 메모리 어드레스 멀티플렉서(2)에 인가되며, 또다른 출력(RA)은 RA 변환 로직 회로(13)를 거쳐 문자 발생기(8)에 인가되고, 상기 메모리 어드레스 멀티플렉서(2)의 출력은 문자 코드 메모리(4)와 어트리뷰트(Attribute) 메모리(5)에 인가되며, 문자 코드 메모리(4)의 출력은 상기 데이타 버스 게이팅 회로(3)와 옥탈(Octal) 래치부(6)에 인가되고, 어트리뷰트 메모리(5)의 출력은 상기 데이타 버스 게이팅 회로(3)와 옥탈 래치부(7)에 인가되며, 문자 클럭(Character CLK)이 인가되는 옥탈 래치부(6)의 출력은 상기 문자 발생기(8)와 쉬프트 레지스터(10)를 순차 거쳐 비디오 프로세스 회로(11)에 인가되고, 옥탈 래치부(7)의 출력은 어트리뷰트 디코드 회로(9)를 거쳐 상기 비디오 처리 회로(11)에 인가됨과 동시에, 수평, 수직 배율 디코드 회로(12)에 인가되며, 수평, 수직 배율 디코드 회로(12)의 각 출력은 상기 RA 변환 회로(13)와 도트 클럭(Dot CLK)이 인가되는 도트 클럭 변환 회로(14) 및 쉬프트 인에이블(Shift EN)신호가 인가되는 쉬프트 인에이블 변환 회로(15)에 각각 인가되고, 도트 클럭 변환 회로(14)의 출력은 상기 쉬프트 레지스터(10)와 비디오 프로세스 회로(11)에 인가되며, 쉬프트 인에이블 변환회로(15)의 출력은 상기 쉬프트 레지스터(10)에 인가되도록 하고, 비디오 프로세스 회로(11)의 출력은 모니터에 인가되며, 또 다른 출력은 문자 클럭(Character CLK)신호로서 상기 CRTC(1)에 인가되고, CRTC(1)의 수평 동기(HSYNC)신호와 수직 동기(VSYNC)신호 및 커서(Cursor)신호, Dispen신호는 비디오 프로세스 회로(11)에 인가되도록 구성된다.

또한 첨부 도면 제4도는 제3도에 있어서, 수평, 수직 배율 디코드 로직 회로(12)의 회로도로서, 어트리뷰트 데이타 8비트중 비트 1은 인버터(I₁)와 익스크루시브 오아게이트(XG₁)에 인가되며, 비트 2는 익스크루시브 오아게이트(XG₁)와 앤드게이트(AG₁)에 인가되고, 상기 인버터(I₁)의 출력은 앤드게이트(AG₁)에 인가되며, 비트 5와 6은 익스크루시브 오아게이트(XG₂)에 인가되고, 익스크루시브 오아게이트(XG₂)의 출력과 비트 5는 앤드게이트(AG₂)에 인가되며 익스크루시브 오아게이트(XG₂)의 출력과 비트 6는 앤드게이트(AG₃)에 인가되도록 구성된다. 상기한 바와 같이 구성된 본 발명의 동작 및 작용 효과를 첨부 도면과 도표를 참조하여 설명하면 다음과 같다.

본 발명은 특정 코드를 수평이나 수직으로 2배 확대 표시하기 위해 그 코드에 해당하는 어트리뷰트 데이타를 사용하였다. 특정 코드를 2배로 화면에 나타내는 원리는 2배로 표시하고자 하는 특정 코드의 어트리뷰트 데이타 값을 아래의 표 2와 같이 설정함으로 가능하였다.

[표 2]

2배 표시에 있어서 어트리뷰트 데이타의 상태

6 5 4 2 1 ø bit

위의 표 2에서 포그라운드(Foreground)의 “ ”부호는 수직, 수평 2배 표시모드 어트리뷰트가 설정되었을 경우 포그라운드 데이타 도트를 “1”일 경우에 화면에 표시하고, “0”일 경우는 표시하지 않는 것을 나타내는 부호이고, 백그라운드의 “ ”부호도 같은 동작을 나타내지만 백그라운드 표시에 대한 부호이다. 첨부 도면 제4도는 제3도의 수평, 수직 배율의 코드 회로(12)의 신호 흐름을 보이고 있다. 표 2에서 수평 2배 표시에 관련된 어트리뷰트 데이타의 비트는 비트 1, 비트 2이므로 두 비트 중 한 비트가 “1”로 되면 익스크루시브 오아게이트(XG₁)의 출력이 “1”로 되어 도트 클럭 변환 회로(14)에 동작 신호가 공급된다. 그러나 두 비트의 값이 같을 경우 익스크루시브 오아게이트(XG₁)의 출력은 “0”으로 되어 도트 클럭 변환 회로(14)에는 아무런 영향을 미치지 않게 된다.

또한 비트 1이 인버터(I₁)를 거쳐 비트 2와 함께 앤드게이트(AG₁)로 인가되므로, 앤드게이트(AG₁)의 출력은 두 비트가 모두 “1”인 경우에만 “1”로 되어 쉬프트 인에이블 회로(15)에 동작 신호가 인가된다.

첨부 도면 제6도는 정상 표시와 2배 표시에 따른 화면의 형태를 보인 도면으로서, 비트 1이 “1”인 경우는 수평 2배 표시의 첫번째 시간 영역(t₁)을 의미하며, 비트 2가 “1”인 경우는 수평 2배 표시의 두번째 시간 영역(t₂)을 의미한다. 이때 그 다음 데이타가 문자 발생기(8)로 부터 쉬프트 레지스터(10)에 입력되어 그 전에 입력된 데이타가 쉬프트중인 상태(2배 표시 상태)가 차단되지 않게 된다.

한편 비트 5와 비트 6은 수직 2배 표시 관련 비트로서, 두 비트 모두 익스크루시브 오아게이트(XG₂)로 인가되고, 다시 이 출력이 각 비트의 신호와 함께 앤드게이트(AG₂)(AG₃)에 인가되어 앤드게이트(AG₂)(AG₃)의 출력이 비트 5', 비트 6'로 되며, 이 출력이 RA 변환 회로(13)에 인가된다. 이때 비트 5와 비트 6이 같은 값을 가지면 비트 5'와 비트 6'는 모두 “0”으로 되어 RA 변환 회로(13)에 아무런 영향을 주지 않고, 비트 5와 비트 6이 서로 다른 값을 갖게 되면 비트 5'와 비트 6'는 비트 5 및 비트 6과 같은 값을 가지며 수직 2배 표시 모드로 되어 RA 변환 회로(13)의 동작을 제어하게 된다.

한편 제3도의 도트 클럭 변환 회로(14)는 수평, 수직 배율 디코드 회로(12)의 출력이 “1”일 때, 기존의 도트 클럭의 주파수를 분주하여 화면상의 도트가 표시되는 기간을 두 배로 하는 회로이며, 또한 도트 클럭이 갑자기 바뀔 때 생기는 마진(Margin)현상을 보상해 준다. 쉬프트 인에이블 변환 회로(15)는 수평, 수직 배율 디코드 회로(12)의 출력이 “1”일 때에는 쉬프트 레지스터(10)에 문자 발생기(8)로 부터의 데이타가 병렬로 로드(load)되지 않게 하고, 이미 병렬로 모드된 2배 표시 데이타가 계속 쉬프트되게 한다.

첨부 도면 제5도는 RA 변환 회로(13)의 신호 흐름을 보인 도면으로서, CRTC(1)로 부터의 RA신호는 문자 발생기(8)로 인가되어 문자 발생기(8) 내의 각 폰트열이 순서적으로 화면에 표시되도록 CRTC(1)가 순서적으로 폰트열을 억세스하게 한다. RA 변환 회로(13)는 비트 5', 비트 6'의 신호에 따라 신호를 RA'신호로 변환시켜 문자 발생기(8)에 인가되도록 하며, 아래의 표 3에 RA신호 및 비트 5', 비트 6'에 따른 RA'신호의 상태를 나타내었다.

[표 3]

RA 변환 회로의 입, 출력 표

여기서 각 폰트는 9×14도트 폰트로 설정하였다.

이상에서 부분적으로 설명한 본 발명의 전체적인 동작은 다음과 같다.

먼저 수평 2배 표시 동작은 CRTC(1)가 다음에 표시할 코드를 문자 코드 메모리(4)에서 그 코드의 어트리뷰트 데이타를 어트리뷰트 메모리(5)에서 동시에 읽어내어 옥탈 래치부(6)(7)에 보낸다. 두 옥탈 래치부(6)(7)가 문자 클럭(Character CLK)에 의해 인에이블되면 문자 발생기(8)로 부터 폰트 데이타를 꺼내게 되며, 어트리뷰트 데이타는 어트리뷰트 디코드 회로(9)와, 수평, 수직 배율 디코드 회로(12)에 같이 인가되는데, 이때 어트리뷰트 데이타의 비트 1, 비트 2가 “1”이면 상기한 바와 같이 도트 클럭(Dot CLK)의 주파수가 ½줄게 되며, 이에 따라 제7도에 보인 바와 같이 문자는 화면상에 2배 확대되어 표시된다. 수평 2배 표시 모드로 들어가기 위해서는 확대하고자 하는 문자 코드 메모리(4)의 어드레스(Address M)와 인접 문자 코드 메모리 어드레스(Address M+2)에 동일 문자 코드를 넣고 어드레스(Address M)의 문자 코드에 대한 어트리뷰트 데이타 어드레스(Address M+1)의 데이타의 비트 1을 “1”로 한다. 그리고 어드레스(Address M+2)의 문자 코드에 대한 어트리뷰트 데이타 어드레스(M+3)의 데이타의 비트 2를 “1”로 한다.

도트 타임을 2배로 해서 기존 도트 타임 기준 1 문자 타임이 지나면 문자 코드 메모리(4)의 다음 어드레스(Address M+2)에 해당하는 폰트 데이타가 문자 발생기로 부터 쉬프트 레지스터(10)로 병렬로 로드되는데 어트리뷰트 데이타의 비트 2가 “1”로 되면 병렬로 로드되지 않고 이미 로드된 어드레스(Address M)에 해당하는 폰트가 계속 쉬프트된다.

다음 수직 2배 동작은 어트리뷰트 데이타의 비트 5, 비트 6의 “1”로 되었을 때 제3도의 수평, 수직 배율 디코드 회로(12)로 부터 동작 신호가 RA 변환 회로(13)에 가해져 상기한 표 3과 같은 RA'신호가 문자 발생기(8)에 가해진다. 수직 2배 표시 모드로 들어가기 위해서는 문자 코드 메모리(4)의 확대하고자 하는 어드레스(Address M)와 화면상의 바로 밑에 위치하는 문자 코드 메모리 어드레스(Address M+160)에 동일 문자 코드를 기록하고, 어드레스(Address M)의 문자 코드에 대한 어트리뷰트 데이타 어드레스(Address M)의 문자 코드에 대한 어트리뷰트 데이타 어드레스(Address M+1)의 데이타의 비트 5를 “1”로 하며, 어드레스(Address M+1)의 문자 코드에 대한 어트리뷰트 데이타 어드레스(Address M+161)의 데이타 비트 6를 “1”로 한다. 어트리뷰트 데이타의 비트 5, 비트 6이 “1”로 되면 상기한 표 3에서와 같이 RA₀∼RA₃가 2 증가할 때마다 RA₀'∼RA₃'가 1 증가되며, 비트 5가 “1”일때에는 초기치가 서로 같다.

따라서, 제8도와 같이 비트 5가 “1”이면 정상 표시 모드에서의 1열 스캔 라인이 수직 2배 표시 모드에서는 2열을 반복해서 스캔하게 된다. 수직 2배 표시 모드에서는 정상 표시 모드에서의 열(row)스캔라인 전체의 ½만큼만 스캔을 하게 된다.

다음, 어드레스(Address M+160)의 문자 코드를 화면에 나타낼 때에는 동일 코드이나 어트리뷰트 데이타의 비트 6이 “1”로 되어 있으므로 RA₀'∼RA₃'의 초기치가 어드레스(Address M)에 해당하는 코드는 열(row)스캔한 바로 다음 부분에 설정되어 화면에 수직 2배 표시되어 나타난다. 수평, 수직 2배 표시 모드는 수평 2배 표시 모드와 수직 2배 표시 모드를 한꺼번에 적용한 것이다. 상기한 바와 같이 본 발명은 특정 문자를 화면상에 수평 또는 수직으로 2배 확대하여 표시할 수 있는 효과를 갖게 된다.

Claims

CRTC(1), 옥탈 래치부(6)(7), 문자 발생기(8), 쉬프트 레지스터(10), 비디오 처리회로(11) 등을 포함하는 퍼스널 컴퓨터와 단색 비디오 카드에 있어서, 옥탈 래치부(7)의 8비트의 어트리뷰트 데이타가 인가되는 수평, 수직 배율 디코드 회로(12)의 출력중 출력 A는 상기 CRTC(1)의 RA신호가 인가되는 RA 변환 회로(13)에, 출력 B는 도트 클럭(Dot CLK)이 인가되는 도트 클럭 변환 회로(14)에, 출력 C는 쉬프트 인에이블 신호가 인가되는 쉬프트 인에이블 변환 회로(15)에 각각 인가되며, RA 변환 회로(13)는 CRTC(1)의 RA신호를 RA'신호로 변환하여 상기 문자 발생기(8)로 인가되도록 하고, 도트 클럭 변환 회로(14)의 출력은 쉬프트 레지스터(10)와 비디오 처리 회로(11)에 인가되며, 쉬프트 인에이블 변환 회로(15)의 출력은 쉬프트 레지스터(10)에 인가되어 특정 문자가 화면상에 수평, 수직으로 2배 확대되어 표시되도록 구성한 것을 특징으로 하는 퍼스널 컴퓨터의 수평, 수직 2배 표시 회로.
제1항에 있어서, 옥탈 래치부(7)로 부터의 8비트 어트리뷰트 데이타중 수평 2배 표시 관련 비트인 비트 1, 비트 2는 수평, 수직 배율 디코드 회로(12)의 익스크루시브 오아게이트(XG₁)에 인가되고, 비트 1은 또한 인버터(I₁)를 거쳐 비트 2와 함께 앤드게이트(AG₁)에 인가되며, 익스크루시브 오아게이트(XG₁)의 출력은 도트 클럭 변환 회로(14)에, 앤드게이트(AG₁)의 출력은 쉬프트 인에이블 변환회로(15)에 각각 인가되는 한편 수직 2배 표시 관련 비트인 비트 5, 비트 6은 익스크루시브 오아게이트(XG₂)에 인가되고, 익스크루시브 오아게이트(XG₂)의 출력은 비트 5와 함께 앤드게이트(AG₂)에, 익스크루시브 오아게이트(XG₂)의 출력은 비트 6과 함께 앤드게이트(AG₂)에 각각 인가되어 앤드게이트(AG₂)(AG₃)의 출력은 비트 5'와 비트 6'로 RA 변환 회로(13)에 인가되도록 구성한 것을 특징으로 하는 퍼스널 컴퓨터의 수평, 수직 2배 표시 회로.