KR890003230Y1 - Crt 표시제어장치 - Google Patents

Crt 표시제어장치 Download PDF

Info

Publication number
KR890003230Y1
KR890003230Y1 KR2019860003605U KR860003605U KR890003230Y1 KR 890003230 Y1 KR890003230 Y1 KR 890003230Y1 KR 2019860003605 U KR2019860003605 U KR 2019860003605U KR 860003605 U KR860003605 U KR 860003605U KR 890003230 Y1 KR890003230 Y1 KR 890003230Y1
Authority
KR
South Korea
Prior art keywords
signal
display
columns
crt
generator
Prior art date
Application number
KR2019860003605U
Other languages
English (en)
Other versions
KR870015277U (ko
Inventor
이상섭
Original Assignee
삼성전자 주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 한형수 filed Critical 삼성전자 주식회사
Priority to KR2019860003605U priority Critical patent/KR890003230Y1/ko
Publication of KR870015277U publication Critical patent/KR870015277U/ko
Application granted granted Critical
Publication of KR890003230Y1 publication Critical patent/KR890003230Y1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G09G5/222Control of the character-code memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0297Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

내용 없음.

Description

CRT 표시제어장치
제1도는 본 고안의 전체블럭도.
제2도 및 제3도는 제1도에 따른 본 고안의 구체적인 회로도, 제4도 및 제5도는 제2도및 제3도에 따른 타이밍챠트이다.
* 도면의 주요부분에 대한 부호의 설명
1 : CRT콘트롤러 2 : 멀티플렉서
3,4 : 디스플레이 램 5,6 : 쌍방향 버퍼
7,8 : 랫치회로 9 : 문자발생기
10 : 쉬프트레지스터 11 : 클록신호 발생기
12 : 메모리선택신호발생부 13 : D플립플롭
21 : 카운터 22 : D형플립플롭
XN21: 익스클루시브노아게이트 INj: 인버터
ADj: 앤드케이트 ORj: 오아게이트
NR21: 노아게이트
본 고안은 컴퓨터본체의 출력에 따라 CRT화면에다 문자 표시를 하도록 하는 CRT표시제어장치에 관한것으로, 특히 CRT의 화면상에다 80열과 132열로 각각 문자를 표시할 수 있도록 제어하는 CRT표시제어장치에 관한 것이다.
근래 점퓨터를 사용한 자동화기기의 발달로 말미암아 일반 서류처리를 컴퓨터에 의존하게 되고, 그에 따라 CRT의 화면상에 표시되는 문자열의 수도 확장하여 사용하게 되므로서 저급 CRT표시장지를 가지고서도 80열이나 132열의 문자열을 표시할 수 있도록 된 CRT표시장치 소개되고 있다.
그런데, 이렇게 저급 CRT표시장치로 80열과 132열의 문자열을 각각 표시하도록 하기 위해서 종래에는 80열에 해당하는 클록신호와 132열에 해당하는 클록신호를 발생시키는 클록 발생회로를 2개로 각각 설치해놓고 이를 절환시켜 CRT표시제어장치에 공급해야만 하였기 때문에 2개의 발진회로를 설치한다음 이를 적절히 절환시켜 필요한 부분에 알맞는 클록신호를 공급하도록 되어 있으므로 회로가 복잡해지게 되는 결점이 있었다.
이에 본 고안은 상기와 같은 문제점을 개선시키기 위해 고안 된 것으로, 1개의 발진회로에다 게이트회로를 추가하게되는 간단한 구성으로 80열과 132열의 문자표시에 필요한 시스템클록과 쉬프트/로드신호 및 캐랙터클록 등을 각각 공급하여 CRT의 화면사에다 각각 80열과 132열의 문자표시를 할수 있도록 제어기능을 수행하게되는 CRT표시제어장치를 제공하고자 함에 그 목적이 있다.
이하 본 고안의 구성및 작용, 효과를 예시도면에 의거하여 상세히 설명하면 다음과 같다.
본 고안은 CRT콘트를러(1)와 멀티플렉서(2), 디스플레이램(3)(4), 쌍방향버퍼(5)(6), 랫치회로(7)(8), 문자발생기(9) 및 쉬프트레지스터(10)로 구성된 CRT표시제어장치에 있어서, 카운터(21)와 익스클루시브노아게이트(XI2), 인버터(IV21-IV23)앤드게이트(AD21)(AD22), 노아게이트(NR21)및 D형플립플롭(22)으로 구성되어 80열과 132열의 문자표시에 따라 각각 상이한 클록신호()()와 쉬프트/로드신호()를 발생시키는 클록신호 발생부(11)와, 인버터(IV31-IV33)와 오아게이트(OR31-OR36) 및 앤드게이트(AD31)(AD32)로 구성되어 중앙처리장치로부터의 제어신호(A0) (PS)(80/132)()에 따라 디스플레이램(3)(4)을 각각 억세스하게 하는 메모리 선택신호 발생부(12)및, 상기 클록신호 발생부(11)의 출력신호와 메모리선택신호 발생부(12)의 출력신호에 따라 상기 랫치회로(7)(8)에 이네이블신호를 공급하는 D플립플롭(13)을 구비하여 구성되어있다.
미설명부호 DCLK은 돗트클록, P0-P3는 메모리선택신호의 발생부(12)의 출력단 OUT 비디오출력단을 나타낸다.
제1도는 상기와 같은 구조로 되어 있는 본 고안의 전체회로도를 나타내는 것으로 도시되지 않은 중앙처리장치로 부터 어드레스버스(CPUAB)와 데이터버스(CPUDB)를 통해 멀티플렉서(2)와 쌍방향버퍼(5)(6)를 마개하여 CRT의 화면과 1:1로 대칭 되어 있는 디스프플레이램(3)(4)에디 문자의 코드데이터를 저장하면 CRT콘트롤러(1)에서 멀티플랙서(2)를 통해 저장된 코드데이터를 출력시켜 랫치회로(7)(8)에 랫치시키고, 그에 따라 문자발생기(9)에서 문자이미지를 발생시켜 쉬프트레지스터(10)를 통해 직렬의 비디오 신호를 CRT표지장치에 공급하므로써 CRT의 화면에 문자를 표시하게 되는 것이다.
이때 디스플레이램(3)(4)은 80열표시인 경우에는 2페이지로, 132열 표시인 경우에는 1페이지로 사용되는데, 이에 따른 클록신호와 제어신호를 발생시키는 클록신호 발생부(11)와 메모리 선택신호 발생부(12)를 제2도 내지 제5도에 의거 설명하면 다음과 같다.
우선 클록신호 발생부(11)에서는 80열과 132열에 따라 입력데이터(D0-D3)를 다르게 하는데, 80열 표시인 경우에는 0110을, 132열 표시인 경우에는 0100을 카운터(21)에 셋팅시킨다.
따라서 돗트클록이 제4도와 제5도의 (a)와 같을때 가운터(21)의 출력단(QA-QE)신호는 제4.5도의 (b)-(e)와 같이 출력된다. 이중 출력단(QE)(QD)신호로써 익스클루시브노아게이트(XN21)를 통하여 제4,5도의 (f)와 같은 캐랙터클록신호()를 발생시키고, 출력단(QD)신호로써 인버터(IV22)를 통하여 시스템클록(QE)를 발생시키며, 인버터(IV21-IV33)와 앤드게이트(AD21)(AD22)및 노아게이트(NR21)의 조합에 의한 신호를 D형 플립플롭(22)으로 지연시켜 제4,5도의 (g)와 같은 쉬프트/로드신호 (S/ ()를 발생시킨다.
한편, 메모리선택신호 발생부(12)에서는 80열과 132열 표시 절환신호 (80/132)와 중앙처리장치의 어드레스(A0), 페이지 선택신호(PS)및 표시 동작신호를 공급받아 D플립플롭(13)과 쌍방향버퍼(5)를 제어하기 위한 신호를 출력한다. 즉 80열 표시인 경우에는 절환신호와(80/132)가 하이레벨로 되어 페이지선택신호(PS)에 따라 출력단(P0)(P1)이 각각 로울레벨로 되므로 D플립플롭(13)이 프리셋 또는 클리어 되어 랫치회로(7)(8)를 이네이블시키므로써 디스플레이램(3)(4)을 각칵 1페이지로써 절환하여 사용하게 된다. 이때 디스플레이램(3)(4)에 공급되는 어드레스는 제4도의 (h)와 같이 되고, 이에 따라 랫치회로(7)(8)와 문자발생기(9)의 출력신호는 제4도의 출력신호는제4도의 (i)(j)와 같이 된다. 그리고 132열 표시인 경우에는 절환 신호(80/132)가 로우레벨이 되어 페이지선택신호(PS)와는 무관하게 출력단(P0)(P1)이 모두 하이레벨이 되므로 D플립플롭(13)의 출력신호는 캐랙터클록()과 쉬프트/로드신호(S/)에
의해 제5도의 (h)(i)와 같이 되고, 이 신호에 의해서 랫치회로(7)(8)가 상호교번적으로 이네이블된다. 이때 디스플레이램(3)(4)은 한 페이지로서 사용되며, CRT콘트롤러(1)로 부터 1번의 어드레스를 받아 코드데이터를 랫치회로(7)(8)에 각각 랫치시킨다음 제5도의 (h)(i)의 신호에 다라 문자발생기(9)에 교번적으로 어드레스를 공급하게 되므로써 CRT콘트롤러(1)의 1주기에 문자발생기(9)를 2번 억세스하게 된다. 따라서 랫치회로(7)(8)에서 제5도의 (k)와 같은 신호가 출력되어 문자발생기(9)에서는 (l)와 같이 문자이미지 데이터가 출력되게 된다.
이와같이 하여 80열표시일때는 클록신호 발생부(11)의 입력 데이터(D0-D3)를 0110으로 함과 더붙어 절환신호 (80/132)를 하이레벨로 공급하므로써 디스플레이램(3) (4)을 2페이지로 사용하는 CRT표시제어장치로 동작하고, 132열표시일 때는 클록신호발생부(11)의 입력데이터 (D0-D3)를 0100으로 함과 더붙어 절환신호(80/132)를 로우레벨로 공급하므로써 디스플레이램(3)(4)을 1페이지로 사용하되 상호 교번적으로 데이터를 출력시켜 캐랙터클록 1주기 동안 2변 문자발생기(9)를 억세스하도록 하여 CRT의 화면상에다 132열의 문자열을 표시하게하는 CRT표시제어장치로 동작하게 돤다.
상기한 바와같이 본 고안은 1개의 클록발진회로에다 카운터와 게이트회로를 추가한 간단한 구성으로 8O열과 132열의 문자표시에 필요한 클록신호를 공급하게 하므로써 CRT의 화면상에 각각 80열과 132열의 문자표시를 할 수 있게 되는 장점이 있다.

Claims (1)

  1. CRT콘트롤러(1)와 멀티플렉서(2), 디스플레이램(3)(4), 쌍방향버퍼(5)(6), 랫치회로(7)(8), 문자발생기(9)및 쉬프트레지스트(10)로 구성된 CRT표시제어장치에 있어서, 카운터(21)와 익스클루시브노아게이트(XN21), 인버터(IV21-IV23), 앤드게이트(AD21)(AD22), 노아게이트(NR21)및 D형 플립플롭(22)으로 구성되어 80열과 132열의 문자표시에 따라 각각 상이한 클록신호() ()와 쉬프트/로드신호(S/)를 발생시켜주는 클록신호발생부(11)와, 인버터(IV31-IV33)와 오아게이트(OR31-OR36) 및 앤드게이트(AD31) (AD32)로 구성되어 중앙처리장치로부터의 제어신호(AO)(PS)() ()에 따라 디스플레이램(3)(4)을 각각 억세스하게하는 메모리선택신호 발생부(12)및 상기 클록신호발생부(11)의 출력신호와 메모리선택신호 발생부(12)의 출력신호에 따라 상기 랫치회로(7)(8)에 이네이블 신호를 공급하는 D플립플롭(13)을 구비하여서된 CRT표시 제어장치.
KR2019860003605U 1986-03-25 1986-03-25 Crt 표시제어장치 KR890003230Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860003605U KR890003230Y1 (ko) 1986-03-25 1986-03-25 Crt 표시제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860003605U KR890003230Y1 (ko) 1986-03-25 1986-03-25 Crt 표시제어장치

Publications (2)

Publication Number Publication Date
KR870015277U KR870015277U (ko) 1987-10-24
KR890003230Y1 true KR890003230Y1 (ko) 1989-05-17

Family

ID=19249858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860003605U KR890003230Y1 (ko) 1986-03-25 1986-03-25 Crt 표시제어장치

Country Status (1)

Country Link
KR (1) KR890003230Y1 (ko)

Also Published As

Publication number Publication date
KR870015277U (ko) 1987-10-24

Similar Documents

Publication Publication Date Title
KR860002872A (ko) 화상메모리 주변장치
KR890007285A (ko) Fifo버퍼 제어기
KR850003600A (ko) 라스터 표시 어드레스 발생기 및 어드레스 발생 방법
KR870002515A (ko) 인터페이스 장치
US4563677A (en) Digital character display
KR890003230Y1 (ko) Crt 표시제어장치
US5233334A (en) Text display apparatus and a method of displaying text
US5774108A (en) Processing system with display screen scrolling
KR930022863A (ko) 문자 표시 장치
KR830000266B1 (ko) 표시제어 장치
US4931958A (en) Display system with fewer display memory chips
JP2903565B2 (ja) 文字表示装置
KR900003231B1 (ko) 씨알티(crt) 제어회로
JPH0950268A (ja) 表示システム
KR930003119Y1 (ko) 한글 표시장치
KR920009762B1 (ko) 단말기의 표시문자 제어장치
JPH02285395A (ja) 文字表示装置
JPH02207297A (ja) 表示メモリアドレス装置
KR890002284B1 (ko) 한글문자 코드변환 장치
KR870001230B1 (ko) 하드웨어 문자발생에 의한 한글, 영문자 크기의 가변장치
SU605224A1 (ru) Устройство дл реактировани алфавитноцифровой информации на экране электронно-лучевой трубки
JPH07281634A (ja) 液晶ディスプレイ
JPS5995586A (ja) キヤラクタ表示回路
JPS63131181A (ja) 文字表示装置
Bell et al. Graphics controller chip does windows, plus a whole lot more

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20000428

Year of fee payment: 12

EXPY Expiration of term