KR910006681Y1 - 고해상도 출력장치 - Google Patents

고해상도 출력장치 Download PDF

Info

Publication number
KR910006681Y1
KR910006681Y1 KR2019880018313U KR880018313U KR910006681Y1 KR 910006681 Y1 KR910006681 Y1 KR 910006681Y1 KR 2019880018313 U KR2019880018313 U KR 2019880018313U KR 880018313 U KR880018313 U KR 880018313U KR 910006681 Y1 KR910006681 Y1 KR 910006681Y1
Authority
KR
South Korea
Prior art keywords
terminal
output
data
address
video ram
Prior art date
Application number
KR2019880018313U
Other languages
English (en)
Other versions
KR900010582U (ko
Inventor
최상순
Original Assignee
최상순
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 최상순 filed Critical 최상순
Priority to KR2019880018313U priority Critical patent/KR910006681Y1/ko
Publication of KR900010582U publication Critical patent/KR900010582U/ko
Application granted granted Critical
Publication of KR910006681Y1 publication Critical patent/KR910006681Y1/ko

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

내용 없음.

Description

고해상도 출력장치
제1도는 본 고안의 전체적인 구성을 보인 회로도.
제2도는 본 고안의 작동을 설명하기 위한 타이밍 차트.
* 도면의 주요부분에 대한 부호의 설명
1 : 데이터단자 2 : R/단자
3 : 인에이블단자 4 : 어드레스단자
5 : 버퍼 5' : 디코더
6 : 비디오램 7 : CRTC
8,8' : 버퍼 9 : 쉬프트레지스터
10,10' : 어드레스래치 11,11' : 데이
12 : 발진기 13 : 분주기
14 : 게이트조합회로 15 : 논리회로
ADO,ADI,ADD : 디코더(5)의 출력단자 O1-O4: 게이트조합회로(14)의 출력단자
QA-QC: 분주기(13)의 출력단자
본 고안은 8비트 퍼스널 컴퓨터의 데이터를 고체상도의 화면으로 출력시킬 수 있게한 래스터스캔(Raster Scan) 방식의 고해상도 출력 제어 장치에 관한 것이다.
일반적으로 8비트 퍼스널 컴퓨터는 그 내부의 CPU에 CRT(Cathode Ray Tube) 제어기능이 내장되어 있으며, 이에 의하여 가로 279개, 세로 189개의 화소를 갖는 CRT로 정보를 출력시키도록 되어 있는 것이어서, 글자체가 비교적 단순한 알바베트를 출력시키는데에는 문제가 없으나, 한글등과 같이 구성이 복잡한 문자를 출력시키거나, 정교한 그래픽(Grapihc)기능이 요구되는 많은 경우에는 사용이 불가능하게 되었던 것이다.
그 결과 시스템 구성이 비교적 간결하여 제작비가 저렴하고 기존의 널리보급완료되어 있는 8비트 퍼스널 컴퓨터를 활용하지 못하게 되는 사례가 빈발하게 되고 기존장비의 폐기와 고가인 신기종의 구입에 따른 경제적인 손실과 부담이 과중하게 되었던 문제점이 있는 것이다.
본 고안은 이상에서 살펴본 바와같은 문제점을 해결하기 위하여, 고해상도의 CRT로 출력시키기 위한 데이터 저장용 비디오램(Video RAM)을 별도로 설치하되 그 용량을 크게 증가시킴은 물론 이려니와 이를 제어하기 위한 CRTC(Cathode Ray Tube Controller)와 8비트 퍼스널 컴퓨터의 CPU가 비디오램의 데이터를 공유할 수 있도록 함으로써 CRTC는 비디오램의 데이터를 지속적으로 출력시켜 안정된 화면을 얻을수 있도록 하고, 이와 동시에 8비트 퍼스널 컴퓨터의 CPU 역시 계속적인 비디오램의 출력을 받아 한글 출력 데이터를 얻기 위하여 겹치게 되도록 OR 연산을 위한 데이터로 활용하거나 흑백을 반전시킨 화면을 얻기 위한 익스크루시브(Exclusive)-OR 연산의 데이타로 활용할 수 있도록 함으로써 8비트 퍼스널 컴퓨터의 출력데이터를 고해상도의 안정된 화면으로 출력시킬수 있도록 하고, 한글등의 복잡한 문자를 자유로이 표현할 수 있도록 한 것으로, 이를 첨부된 도면에 따라 상세히 설명하면 다음과 같다.
8비트 퍼스널 컴퓨터 출력포트(Output Port)의 데이터 단자(1)와, R/단자(2) 인에이블단자(3), 어드레스단자(4)등을 버퍼(5) 및 디코더(5'), 비디오램(6), CRTC(7), 버퍼(8), (8')와 상호 접속하고, CRTC(7)에 의하여 이들을 제어하여 비디오램(6)에서 출력된 데이터가 쉬프트 레지스터(Shift Register)(9)를 거쳐서 직렬로 출력되어 CRT로 문자등을 출력시키되, 이들에 어드레스래치(Address Latch)(10)(10') 및 리드(Read) 또는 라이트(Write)기능을 수행하는 두개의 데이타래치(11),(11')를 추가로 설치하고, 16MHZ 정도의 발진기(12)를 구성하여 그 출력을 쉬프트레지스터(9)의 클럭단자(CLK)와 분주기(13)의 클럭단자(CLK)에 접속하고, 분주기(13)의 출력단자(QA),(QB),(QC)와 게이트 조합회로(14)를 연결하며, 그 출력단자(O1)와 쉬프트레지스터(9)의 SH/(Shift/)단자를 접속하고, 다른 출력단자(O2)는 데이터래치(11)의 클럭단자(CLK)와 연결하며, 또다른 출력단자(O3)는 CRTC (7) 및 버퍼(8),(8'), 어드레스래치(10), (10')의 클럭단자(CLK) 및 인에이블단자(E), 출력콘트롤단자(OC)와 접속하고, 또다른 출력단자(O4)는 다른 논리회로(15)의 OR게이트의 일측 입력단자에 연결하며, R/단자(2)와 디코더(5')의 출력단자(ADD)를 논리회로(15)의 입력부에 접속하고, 논리회로(15)의 AND 게이트 입력에 디코더(5')의 다른 출력단자(ADO), (ADI)을 연결하여서 된 것이다.
이와같이 된 본 고안은 전원의 인가후 CRT로 문자등을 표시하기 위하여 8비트 퍼스널 컴퓨터가 그 데이타를 데이터단자(1)와 R/단자(2), 인에이블단자(3), 어드레스 단자(4)등으로 출력시키게 되는 것이다.
이때의 출력데이타는 데이터단자(1)를 통하여 공급되는 것인데, 먼저 CRT로 출력되어야 할 데이타를 수록할 비디오램(6)의 어드레스를 지정하여야 하는 것이다.
이를 위하여 8비트 퍼스널 컴퓨터의 출력포트 데이터단자(1)로 어드레스가 입력되는 것이며 또한 어드레스단자(4)의 신호에 따라 디코더(5')의 출력 단자(ADO)가 "H"상태에서 "L"상태로 되므로 어드레스 래치(10')의 클럭단자(CLK)에 인가되어 어드레스 래치(10')에는 버퍼(5)의 출력이 입력될 수 있는 것이며, 이때 버퍼(5)는 인에이블단자(3)에 "H"신호가 인가되므로 인가된 출력을 통과시키게 됨은 물론이다.
이어서 어드레스단자(4)의 신호가 변화되어 이번에는 디코더(58)의 출력단자(API)의 출력이 "H" 상태에서 "L" 상태로 천이 되므로 어드레스 래치(10)의 클럭단자(CLK)에 인가되어 버퍼(5)의 출력을 입력시킬 준비가 완료되고 이어서 데이터단자(1)의 출력이 변화되어 변화된 데이터가 어드레스 래치(10)에 입력되는 것이어서, 소위 상위 어드레스와 하위 어드레스가 두 어드레스래치(10),(10')에 입력된 상태로 되는 것이며 이는 분주기(13)에 접속된 게이트조합회로(14)의 출력단자(O3)의 출력이 "L"상태인 동안에 출력콘트롤단자(OC)를 제어하여 어드레스를 비디오램(6)의 어드레스 단자(A0-A14)로 출력시킴으로써 번지 지정을 완료하게 된다.
아울러 이번에는 CRT로 표시되어야 할 변화된 데이타가 데이터단자(1')에 나타나게 되며, 현재 R/W 단자(2)에는 "L"상태로 되어 있으므로, 논리회로(15)의 반전기를 거친 출력은 OR게이트를 지나 "L"신호로 데이터래치(11')의 출력콘트롤단자(OC)에 인가되는 것이어서, 데이타를 출력시키게 되므로 비디오램(6)의 데이터단자(D0-D7)에 인가되는 것이다.
이와 동시에, 현재 R/단자(2)와 변화된 어드레스 단자(4)의 데이타에 의하여 디코더(5')의 출력단자(ADD)가 "L"상태이므로 게이트조합회로(14)의 출력단자(O4)의 출력 역시 "L"인 상태에서 비디오램(6)의단자와 접속된 논리회로(15)중 OR게이트들의 출력을 "L"상태로 하므로 비디오램(6)은 지정된 어드레스에 지정된 데이타를 입력시키게 되는 것이다.
이와같이하여 입력된 데이터는 CRTC(7)의 제어기능에 의하여 쉬프트레지스터(9)로 이송되고 쉬프트레지스터(9)는 병렬 입력된 데이터를 MSB(Most Significant Bit)부터 LSB(Least Significant Bit)까지 출력시키고 이는 공지의 비디오 증폭부를 거쳐 CRT로 출력됨으로써 고해상도의 CRT로 문자등을 정교하게 출력시키게 되는 것이다.
즉, 게이트조합회로(14)의 출력단자(O1),(O2),(O3),(O4)에서 발생되는 펄스의 타이밍챠트는 제2도에 도시된 바와 같으며, 이중에서 출력단자(O3)의 상태는 종전과는 달리 "L"에서 "H"상태로 변화되었으므로 이번에는 버퍼(8),(8')를 활성화시키므로, CRTC(7)의 지정 어드레스 데이타는 어드레스 출력단자(MA0-MA10), (RA0-RA4)를 거쳐 버퍼(8),(8')를 지나 비디오램(6)에 도달하게 되는 것이도, R/단자(2)에 현재 "H"신호가 인가되어 있으므로 비디오램(6)의단자에는 "H"신호가 인가되어 리드 동작을 하게 되며 그 결과 CRTC(7)가 지정하는 어드레스에 있는 데이타는 비디오램(6)의 출력단자(D0-D7)로 출력될수 있는 것이고 이는 쉬프트레지스터(9)의 입력에 전술한 바와같이 CRT로 표시되는 것이다.
뿐만 아니라 주지하는 바와같이 한글은 글자 1자에 여러가지 자, 모음이 겹쳐져 있어 문자의 표현에 있어서 OR 식 연산에 의하여야 하므로, 연산을 위한 데이터를 8비트 퍼스널 컴퓨터로 이송시켜야 하며, 또한 글자등의 흑백반전을 위하여 EX-OR식 연산을 행하는데 얻기 위하여 8비트 퍼스널 컴퓨터 측으로 데이터를 이송시켜야 하므로, 이를 위하여 비디오램(6)의 리드동작이 일어나고 있는 경우 즉 R/단자(2)의 출력이 "H"상태인 경우에는 디코더(4)의 출력단자(ADD)가 "L"상태로 되어 있으므로 어드레스래치(11)의 출력콘트롤단자(OC)에 "L"신호가 인가되어, 비디오램(6)의 데이타는 쉬프트레지스터(9)는 물론이려니와 어드레스래치(11)를 거쳐 버퍼(5)에 도달하며, 리드 동작시에는 CRTC(7)의단자로부터 버퍼(5)의 DIR 단자에 "H" 신호가 인가되어 어드레스래치(11)의 출력데이타를 버퍼(5)를 거쳐 8비트 퍼스널 컴퓨터측으로 이송시킬 수 있게 되는 것이다.
이러한 상태로 일정시간이 경과하여 제2도의 타이밍 챠트에 표현된 바와같이 7비트의 신호가 쉬프트레지스터(9)에서 빠져나간후에는 이에 다시 데이타를 입력시켜야 하며, 이를 위하여 게이트조합회로(14)의 출력단자(O1)에는 "L"상태 전압이 나타나게 되는 것이다.
그러므로 쉬프트레지스터(9)의 SH/단자에는 "L"상태전압이 인가되어 비디오램(9)에서 계속 출력되고 있는 데이타가 로드될수 있는 것이며, 이어서 게이트 조합회로(14)의 출력단자(O1)은 "H"상태로 되고 나머지는 모두 "L"상태로 되므로 전술한 바와같은 과정을 반복함으로써 고해상도의 CRT화면을 얻을 수 있게 되는 것이다.
그리고 본 고안에서는 16MHZ의 발진기(12)를 사용한 예를 도시하였으나, 이는 필요에 따라 가감될 수 있는 것이고, 이 경우에는 분주기(13)에 결합된 게이트조합회로(14)등도 설계변경이 요구됨은 물론이며, 본 고안에서 사용되는 버퍼(5)는 쌍방향성(Bi Directional)이고, 버퍼(8),(8')는 단방향성이며, 비디오램(6)의 용량은 고해상도 화면이 가로 640개, 세로 400개의 화소를 갖고 있음을 감안하여 32K byte의 것이어야 함은 물론이다.
이와 같이하여 본 고안은 기존의 널리 보급되어 있는 8비트 퍼스널 컴퓨터로도 고해상도의 화면을 얻을 수 있으므로, 복잡한 한글등의 문자나 정교한 그래픽 처리를 위하여 기존의 장비를 폐기하고 고가인 16비트 퍼스널 컴퓨터를 구입함에 따른 경제적 낭비나 과중한 부담을 막을 수 있게 되는 유용한 고안이다.

Claims (1)

  1. 8비트 퍼스널컴퓨터 출력포트의 데이터단자(1)와, R/단자(2), 인에이블단자(3), 어드레스단자(4)등을 버퍼(5) 및 디코더(5'), 비디오램(6), CRTC(7), 버퍼(8),(8')와 상호접속하고, CRTC(7)에 의하여 이들을 제어하여 비디오램(6)에 저장된 데이터가 쉬프트 레지스터(9)를 거쳐서 직렬로 출력되어 CRT에 문자등을 출력시키도록 한 것에 있어서, 이들과 어드레스래치(10') 및 리드, 라이트(Write)기능을 수행하는 데이타래치(11),(11')를 추가로 설치하고, 또한 발진기(12)와 접속된 출력단자(QA)-(QC)와 게이트 조합회로(14)를 연결하며, 게이트조합회로(14)의 출력단자(O1)-(O4)와 쉬프트레지스터(9), 데이터래치(11), CRTC(7), 버퍼(8)(8'), 어드레스래치(10),(10') 그리고 R/단자(2) 및 디코더(5')의 출력단자(ADD), (ADO), (ADI)과 연결된 논리회로(15)의 일측을 상호 접속하며, 논리회로(15)의 출력과 데이타래치(11)(11') 그리고 비디오램(6)을 연결하여서 된 고해상도 출력장치.
KR2019880018313U 1988-11-08 1988-11-08 고해상도 출력장치 KR910006681Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880018313U KR910006681Y1 (ko) 1988-11-08 1988-11-08 고해상도 출력장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880018313U KR910006681Y1 (ko) 1988-11-08 1988-11-08 고해상도 출력장치

Publications (2)

Publication Number Publication Date
KR900010582U KR900010582U (ko) 1990-06-02
KR910006681Y1 true KR910006681Y1 (ko) 1991-08-31

Family

ID=19281277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880018313U KR910006681Y1 (ko) 1988-11-08 1988-11-08 고해상도 출력장치

Country Status (1)

Country Link
KR (1) KR910006681Y1 (ko)

Also Published As

Publication number Publication date
KR900010582U (ko) 1990-06-02

Similar Documents

Publication Publication Date Title
US4364037A (en) Transition data image processor
JPH0429069B2 (ko)
JPS60189789A (ja) 表示装置
US5880741A (en) Method and apparatus for transferring video data using mask data
US5678037A (en) Hardware graphics accelerator system and method therefor
KR910006681Y1 (ko) 고해상도 출력장치
EP0123082B1 (en) Logic timing diagram display apparatus
KR900006290B1 (ko) Crt 표시제어장치
JPS6073679A (ja) 画像デ−タの拡大表示制御装置
KR940003625B1 (ko) 퍼스널 컴퓨터의 수평, 수직 2배 표시 회로
JPH06308925A (ja) パレット装置、システム及び方法における多絵素深度のパケットバス選択
KR950002213Y1 (ko) 영상 듀티(Duty) 변환장치
KR930004903Y1 (ko) 한글 제2바이트신호 표시시간 제어회로
KR890003230Y1 (ko) Crt 표시제어장치
JPS61113092A (ja) コンピユ−タ・デイスプレイ・システム
KR930000996B1 (ko) 그래픽 콘트롤러
KR940004741B1 (ko) 칼라 해상도 그래픽장치
SU1672436A1 (ru) Устройство дл вывода информации на экран цветного диспле
JP2775062B2 (ja) 表示制御装置
KR880003605Y1 (ko) 시스템클럭 변환회로
KR930003442B1 (ko) 멀티 포트 비디오램 인터페이싱 회로
JPH046956B2 (ko)
KR940002820Y1 (ko) 그래픽 비트래치에 의한 라인 그래픽 래치회로
JP2700650B2 (ja) ビデオ信号生成回路
KR100250147B1 (ko) 화면 분할 신호 발생기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee