JP2700650B2

JP2700650B2 - ビデオ信号生成回路

Info

Publication number: JP2700650B2
Application number: JP62336530A
Authority: JP
Inventors: 幸夫明上山
Original assignee: 東洋通信機株式会社
Priority date: 1987-12-29
Filing date: 1987-12-29
Publication date: 1998-01-21
Anticipated expiration: 2013-01-21
Also published as: JPH01179080A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、コンピュータや、ワードプロセッサなどに
使用されるビデオ信号生成回路に関する。（従来の技術）コンピュータや、ワードプロセッサなどにおいては、
ディスプレィ上に表示されたキャラクタの輝度を制御し
て、特定のキャラクタを強調することがある。第２図はこのような場合に使用されるキャラクタビデ
オ信号生成装置の一例を示すブロック図である。この図に示す装置は、ビデオメモリ１と、キャラクタ
・ジェネレータ２と、P/S変換回路３と、アトリビュー
ト・メモリ４と、ビデオ信号生成回路５とを備えてお
り、ビデオメモリ１に表示キャラクタ・コードと、この
表示キャラクタ・コードのアトリビュート・コードとが
書き込まれたとき、これらの各コードに対応したビデオ
信号を生成して、これをラスタスキャン型のディスプレ
ィに供給し、指定されたキャラクタを指定された輝度で
表示させる。ビデオメモリ１は、RAM（ランダム・アクセス・メモ
リ）などによって構成されており、CPU（図示略）によ
って表示キャラクタ・コードや、この表示キャラクタ・
コードに対応するアトリビュート・コードが書き込まれ
る。またキャラクタ・ジェネレータ２は、各種キャラクタ
のフォントデータが格納されたROMを備えており、前記
ビデオメモリ１から表示キャラクタ・コードが転送され
たとき、この表示キャラクタ・コードに対応したフォン
トデータ（キャラクタ・データ）を読出して、これをP/
S変換回路（パラレル・シリアル変換回路）３に供給す
る。 P/S変換回路３は、前記キャラクタ・ジェネレータ２
からキャラクタ・データが供給されたき、これをシリア
ルな信号（キャラクタ信号）に変換するように構成され
ており、この変換動作によって得られたキャラクタ信号
をビデオ信号生成回路５に供給する。またアトリビュート・メモリ４は、各種アトリビュー
ト・コードに対応するアトリビュート・データが格納さ
れたROMを備えており、前記ビデオメモリ１からアトリ
ビュート・コードが転送されたとき、このアトリビュー
ト・コードに対応したアトリビュート・データを読出し
て、これをビデオ信号生成回路５に供給する。ビデオ信号生成回路５は、各種のゲート回路を備えて
おり、前記キャラクタ信号と、アトリビュート・データ
に対応したビデオ信号を生成して、これをラスタスキャ
ン型のディスプレィに供給して、このディスプレィ上に
このキャラクタを表示させる。ところでこのような従来のキャラクタビデオ信号生成
装置においては、各種のゲート回路を組み合わせてビデ
オ信号生成回路５を構成していたので、キャラクタ信号
が通過するゲート回路の遅延時間と、アトリビュート・
データが通過するゲート回路の遅延時間とが異なる。そこで、従来のおいては、ビデオ信号生成回路５内に
タイミング調整回路などを設けて、P/S変換回路３から
出力されるキャラクタ信号と、アトリビュート・メモリ
４から出力されるアトリビュート・データとをミックス
するとき、これらがずれないようにしている。しかしながらこのような方法では、クロック周波数を
切り替えたときや、電源電圧が変動したりしたとき、キ
ャラクタ信号と、アトリビュート・データとが対応しな
くなり、指定されたキャラクタではなく、他のキャラク
タが強調されてしまうこととがあった。（発明の目的）本発明は上記の事情に鑑み、キャラクタ信号と、アト
リビュート・データとを完全に対応させることができ、
これによって所望のキャラクタだけを確実に強調させる
ことができるビデオ信号生成回路を提供することを目的
としている。（発明の概要）上記の問題点を解決するために本発明によるビデオ信
号生成回路においては、ゲート回路によってアトリビュ
ート・データと、キャラクタ・データとを最初にミック
スする。そして、電圧生成回路によって前記ゲート回路
の出力に応じた電圧信号を生成して、これをビデオ信号
として出力させる。（実施例）第１図は本発明によるビデオ信号生成回路の一実施例
を用いたキャラクタビデオ信号生成装置を示すブロック
図である。この図に示す装置は、ビデオメモリ11と、キャラクタ
・ジェネレータ12と、P/S変換回路13と、アトリビュー
ト・メモリ14と、ビデオ信号生成回路15とを備えてお
り、ビデオメモリ11に表示キャラクタ・コードと、この
表示キャラクタ・コードのアトリビュート・コードとが
書き込まれたとき、これらの各コードに対応したビデオ
信号を生成して、これをラスタスキャン型のディスプレ
ィに供給し、前記キャラクタ・コードによって指定され
たキャラクタを表示させる。ビデオメモリ11は、RAMなどによって構成されてお
り、CPU（図示略）によって表示キャラクタ・コード
や、この表示キャラクタ・コードに対応するアトリビュ
ート・コードが書き込まれる。またキャラクタ・ジェネレータ12は、各種キャラクタ
のフォントデータが格納されたROMを備えており、前記
ビデオメモリ11から表示キャラクタ・コードが転送され
たとき、この表示キャラクタ・コードに対応したフォン
トデータ（キャラクタ・データ）を読出して、これをP/
S変換回路13に供給する。 P/S変換回路13は、前記キャラクタ・ジェネレータ12
からキャラクタ・データが供給されたとき、これP/S変
換してキャラクタ信号と、この信号の反転信号（反転ラ
クタ信号）とを生成するように構成されており、この生
成動作によって得られたキャラクタ信号と、反転キャラ
クタ信号とをビデオ信号生成回路15に供給する。またアトリビュート・メモリ14は、各種アトリビュー
ト・コードに対応するアトリビュート・データが格納さ
れたROMを備えており、前記ビテオメモリ11からアトリ
ビュート・コードが転送されたとき、このアトリビュー
ト・コードに対応した４ビットのアトリビュート・デー
タを読出して、これをビデオ信号生成回路15に供給す
る。ビデオ信号生成回路15は、ゲート回路16と、電圧生成
回路17とを備えており、アトリビュート・メモリ14から
供給されるアトリビュート・データ、P/S変換回路13か
ら供給されるキャラクタ信号、反転キャラクタ信号とか
らビデオ信号を生成して、これをラスタスキャン型のデ
ィスプレィ（図示略）に供給する。ゲート回路16は、前記アトリビュート・データを構成
する各ビット信号と前記キャラクタ信号、反転キャラク
タ信号との論理和をとる４つのオアゲート18a〜18dと、
これら各オアゲート18a〜18dから出力される信号の論理
積をとるオープンコレクタタイプのアンドゲート19a、1
9bとを備えており、前記アトリビュート・データに基づ
いて、前記キャラクタ信号、反転キャラクタ信号に重み
付け処理を行い、この処理結果に対応させて、各アンド
ゲート19a、19bの出力端子を接地状態にしたり、フロー
状態にしたりする。この場合、前記キャラクタ信号の値が“1"であれば、
反転キャラクタ信号の値が“0"であるから、前記アトリ
ビュート・データの第２ビットと、第４ビットの値によ
って各アンドゲート19a、19bの出力が決定される。ま
た、前記キャラクタ信号の値が“0"であれば、反転キャ
ラクタ信号の値が“1"であるから、前記アトリビュート
・データの第１ビットと、第３ビットの値によって各ア
ンドゲート19a、19bの出力が決定される。また電圧生成回路17は、前記アンドゲート19bの出力
端子に接続された接続点Ｐと電源ライン（電圧は、
V_CC）との間に介挿される抵抗（値はR1）20と、前記接
続点Ｐと前記アンドゲート19aの出力端子との間に介挿
される抵抗（値はR2）21と、前記接続点Ｐと接地点との
間に介挿される抵抗（値はRL）22とを備えており、前記
ゲート回路16の出力に応じて、次に述べるように動作す
る。まず、アンドゲート19a、19bに入力される信号がすべ
て値“1"の場合には、これらアンドゲート19a、19bの出
力端子がフロー状態になるから接続点Ｐの電圧、つまり
ビデオ信号の電圧Ｖは、となる。したがってこの場合には、ディスプレィに表示
される画素の輝度が最大になる。また、一方のアンドゲート19aに入力される信号の少
なくとも一方が値“0"で、他方のアンドゲート19bに入
力される信号すべて値“1"の場合には、アンドゲート19
aの出力端子が接地状態に、またアンドゲート19bの出力
端子がフロー状態になるから前記ビデオ信号の電圧Ｖ
は、となる。したがってこの場合には、上述した場合よりデ
ィスプレィに表示される画素の輝度が少し低下する。また、一方のアンドゲート19aに入力される信号がす
べて値“1"で、他方のアンドゲート19bに入力される信
号の少なくとも一方が値“0"の場合には、アンドゲート
19aの出力端子がフロー状態に、またアンドゲート19bの
出力端子が接地状態になるから前記ビデオ信号の電圧Ｖ
は、Ｖ０ ……（３）となる。したがってこの場合には、ディスプレィに表示
される画素の輝度が最低になる。このようにこの実施例においては、アトリビュート・
データと、キャラクタ信号、反転キャラクタ信号とをゲ
ート回路16によって最初にミキシングするようにしてい
るので、これら各キャラクタ信号と、アトリビュート・
データとを完全に対応させることができ、これによって
所望のキャラクタだけを確実に強調させることができ
る。またこの実施例においては、アトリビュート・データ
の値によってディスプレィ上に表示されるキャラクタの
輝度をコントロールすることができる。この場合、アトリビュート・データの第１、第２ビッ
トをバッグラウンド（背景部分）のアトリビュートとし
て使用し、またこのアトリビュート・データの第３、第
４ビットをフォアグラウンド（キャラクタ部分）のアト
リビュートとして使用すれば良い。（発明の効果）以上説明したように本発明によればキャラクタ信号
と、アトリビュート・データとを完全に対応させること
ができ、これによって所望のキャラクタだけを確実に強
調させることができる。

【図面の簡単な説明】第１図は本発明によるビデオ信号生成回路の一実施例を
用いたキャラクタビデオ信号生成装置を示すブロック
図、第２図は従来のキャラクタビデオ信号生成装置の一
例を示すブロック図である。 13……P/S変換回路、14……アトリビュート・メモリ、1
5……ビデオ信号生成回路、16……ゲート回路、17……
電圧生成回路。

Claims

(57)【特許請求の範囲】１．キャラクタ・データと、このキャラクタ・データに
対応するアトリビュート・データとに基づいてビデオ信
号を生成するビデオ信号生成回路において、前記アトリ
ビュート・データを構成する各ビット信号と、前記キャ
ラクタ信号、反転キャラクタ信号との論理和をとるオア
ゲートと、これら各オアゲートから出力される信号の論
理積をとるオープンコレクタタイプのアンドゲートを備
えるゲート回路と、このゲート回路の出力に応じた電圧
信号を生成して、これをビデオ信号として出力する電圧
生成回路とを備えたことを特徴とするビデオ信号生成回
路。