JPH0357660A - 強調文字発生回路 - Google Patents
強調文字発生回路Info
- Publication number
- JPH0357660A JPH0357660A JP19306489A JP19306489A JPH0357660A JP H0357660 A JPH0357660 A JP H0357660A JP 19306489 A JP19306489 A JP 19306489A JP 19306489 A JP19306489 A JP 19306489A JP H0357660 A JPH0357660 A JP H0357660A
- Authority
- JP
- Japan
- Prior art keywords
- character
- information
- pattern
- dot
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Dot-Matrix Printers And Others (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、文字パターンメモリから文字のドットパター
ンを読み出した際に文字を太らせることにより強調文字
を発生させる強調文字発生回路に関する。
ンを読み出した際に文字を太らせることにより強調文字
を発生させる強調文字発生回路に関する。
従来、この種の文字パターン発生回路を有する装置にお
ける文字の強調方法については、例えばドットマトリク
ス型インパクトプリンタでは、強調印字の時には文字を
一度印字した後印字ヘッドをずらせて同じ文字を打つこ
とによって文字を太らせて強調印字を行なっていた。
ける文字の強調方法については、例えばドットマトリク
ス型インパクトプリンタでは、強調印字の時には文字を
一度印字した後印字ヘッドをずらせて同じ文字を打つこ
とによって文字を太らせて強調印字を行なっていた。
したがってこの場合通常の印字に比べて印字速度が半減
してしまうという欠点があった。
してしまうという欠点があった。
また、電子写真式プリンタにおいては、第４図のように
文字コード情報を文字パターンメモリに与え、出力され
た文字を１ページ分の描画メモリに書き込んだ後、再び
同じ文字コード情報を文字パターンメモリに与え同じ文
字を読み出し今度は前に書き込んだ位置からずらせて文
字を書き込むことによって文字の強調印字を行なってい
た。したがって強調印字時には、１つの文字を描画メモ
リに書き込むために、通常の２倍の時間を要するだけで
なく、描画メモリに対する複雑な書込み用ドット展開回
路を持たねばならないという欠点があった。
文字コード情報を文字パターンメモリに与え、出力され
た文字を１ページ分の描画メモリに書き込んだ後、再び
同じ文字コード情報を文字パターンメモリに与え同じ文
字を読み出し今度は前に書き込んだ位置からずらせて文
字を書き込むことによって文字の強調印字を行なってい
た。したがって強調印字時には、１つの文字を描画メモ
リに書き込むために、通常の２倍の時間を要するだけで
なく、描画メモリに対する複雑な書込み用ドット展開回
路を持たねばならないという欠点があった。
本発明においては、１つの文字のドットパターン情報を
前記文字パターンメモリから読み出す際に、第Ｎ番目に
読み出した１ワードのドット情報を外部に設けたパター
ンレジスタに記憶しておき、第Ｎ＋１番目に読み出した
１ワードのドット情報との論理和を前記論理和回路で求
め、前記論理和回路の出力を実際の第Ｎ＋１番目のドッ
ト情報として与えて１文字を印字することによって上記
欠点を解決し、通常の文字印字と同じ時間で強調印字で
きるようにする。すなわち、本発明の強調文字発生回路
は、上位制御回路から与えらえる文字コード情報に従っ
て文字のドットパターンを出力する文字パターンメモリ
と、１つの文字のドットパターンのうち第Ｎ番目に読み
出した前記文字パターンメモリ１ワード分の情報を蓄え
るパターンレジスタと、前記文字パターンメモリから出
力された第Ｎ千１番目の１ワードのドット情報と前記パ
ターンレジスタに格納されている第Ｎ番目のｌワードの
ドット情報との論理和を求める論理和回路と、前記パタ
ーンレジスタのタイミング制御のためのタイマー回路と
を有することを特徴とする。
前記文字パターンメモリから読み出す際に、第Ｎ番目に
読み出した１ワードのドット情報を外部に設けたパター
ンレジスタに記憶しておき、第Ｎ＋１番目に読み出した
１ワードのドット情報との論理和を前記論理和回路で求
め、前記論理和回路の出力を実際の第Ｎ＋１番目のドッ
ト情報として与えて１文字を印字することによって上記
欠点を解決し、通常の文字印字と同じ時間で強調印字で
きるようにする。すなわち、本発明の強調文字発生回路
は、上位制御回路から与えらえる文字コード情報に従っ
て文字のドットパターンを出力する文字パターンメモリ
と、１つの文字のドットパターンのうち第Ｎ番目に読み
出した前記文字パターンメモリ１ワード分の情報を蓄え
るパターンレジスタと、前記文字パターンメモリから出
力された第Ｎ千１番目の１ワードのドット情報と前記パ
ターンレジスタに格納されている第Ｎ番目のｌワードの
ドット情報との論理和を求める論理和回路と、前記パタ
ーンレジスタのタイミング制御のためのタイマー回路と
を有することを特徴とする。
次に本発明について図面を参照し詳細に説明する。
本発明の実施例を示す第１図において、１は文字パター
ンメモリ，２はパターンレジスタ，３は論理和回路，４
はタイマー回路である。第２図で上位制御回路で文字コ
ード情報から生戊されて与えられるアドレス信号によっ
て、前記文字パターンメモリからは、１文字のドット情
報が出力されるが、前記文字パターンメモリの１ワード
は８ビットで構戒するものとすると、１文字のドットパ
ターン情報のうち第Ｎ番目に読み出した８ビットの情報
は前記論理和回路３の入力となると共に、予め上位制御
回路から与えられた強調印字モードを示す信号が強調印
字モードであれば、前記タイマー回路が発生する制御信
号によって前記パターンレジスタ２に格納される様にし
、次に前記文字パターンメモリから読み出された第Ｎ＋
１番目の８ビットのドットパターン情報と、前記パター
ンレジスタ２に格納しておいた第Ｎ番目のドットパター
ン情報との論理和を論理和回路３で求める様にする。
ンメモリ，２はパターンレジスタ，３は論理和回路，４
はタイマー回路である。第２図で上位制御回路で文字コ
ード情報から生戊されて与えられるアドレス信号によっ
て、前記文字パターンメモリからは、１文字のドット情
報が出力されるが、前記文字パターンメモリの１ワード
は８ビットで構戒するものとすると、１文字のドットパ
ターン情報のうち第Ｎ番目に読み出した８ビットの情報
は前記論理和回路３の入力となると共に、予め上位制御
回路から与えられた強調印字モードを示す信号が強調印
字モードであれば、前記タイマー回路が発生する制御信
号によって前記パターンレジスタ２に格納される様にし
、次に前記文字パターンメモリから読み出された第Ｎ＋
１番目の８ビットのドットパターン情報と、前記パター
ンレジスタ２に格納しておいた第Ｎ番目のドットパター
ン情報との論理和を論理和回路３で求める様にする。
第２図は、前記パターンレジスタ２と論理和回路３０部
分を示す図で、第Ｎ＋１番目に出力される８ビットの文
字パターン情報と前記パターンレジスタ２に格納された
第Ｎ番目の８ビットの文字パターン情報とに対して、そ
れぞれの８゛ビットの情報の同じビット位置どうしの論
理和を前記論理和回路３で求め、前記論理和回路３の出
力を実際に印字する際の第Ｎ＋１番目の印字情報として
１文字を読み出すことにより強調文字を発生させること
ができる。
分を示す図で、第Ｎ＋１番目に出力される８ビットの文
字パターン情報と前記パターンレジスタ２に格納された
第Ｎ番目の８ビットの文字パターン情報とに対して、そ
れぞれの８゛ビットの情報の同じビット位置どうしの論
理和を前記論理和回路３で求め、前記論理和回路３の出
力を実際に印字する際の第Ｎ＋１番目の印字情報として
１文字を読み出すことにより強調文字を発生させること
ができる。
第３図は強調前の文字パターン情報と、強調後の文字パ
ターン情報の文字の太りぐあいの違いを示す図で、ここ
で１文字は２４Ｘ２４ドットで構成し、前記文字パター
ンメモリの１ワードは８ビットで構滅すると、１文字に
ついて前記文字パターンメモリを７２回アクセスするこ
とになるが、前記文字パターンメモリからは第３図（ａ
）において、１，２，・・・，２４，２５，・・・４８
，４９，・・・７２，という順で８ビットのドットパタ
ーン情報を出力する様にすると、第３図（ｂ）に示す様
に強調後は文字に［Ｆ］のドットが付加されて強調され
る。
ターン情報の文字の太りぐあいの違いを示す図で、ここ
で１文字は２４Ｘ２４ドットで構成し、前記文字パター
ンメモリの１ワードは８ビットで構滅すると、１文字に
ついて前記文字パターンメモリを７２回アクセスするこ
とになるが、前記文字パターンメモリからは第３図（ａ
）において、１，２，・・・，２４，２５，・・・４８
，４９，・・・７２，という順で８ビットのドットパタ
ーン情報を出力する様にすると、第３図（ｂ）に示す様
に強調後は文字に［Ｆ］のドットが付加されて強調され
る。
ここで、前記文字パターンメモリの１ワードを８ビット
としたがｋビットについても、前記パターンレジスタを
ｋビット、前記論理和回路のＯＲ回路をＮ個で構戊すれ
ば容易になされることは明白である。
としたがｋビットについても、前記パターンレジスタを
ｋビット、前記論理和回路のＯＲ回路をＮ個で構戊すれ
ば容易になされることは明白である。
本発明には以上説明したように強調文字を印字する際に
第２図の回路を使用することにより、簡易でかつ少ない
回路量で通常の文字印字と同じ時間で強調文字を発生す
ることができるという効果がある。又、前記パターンレ
ジスタ２と論理和回路３を複数段持てばさらに強調され
ることは言うまでもない。
第２図の回路を使用することにより、簡易でかつ少ない
回路量で通常の文字印字と同じ時間で強調文字を発生す
ることができるという効果がある。又、前記パターンレ
ジスタ２と論理和回路３を複数段持てばさらに強調され
ることは言うまでもない。
第１図は本発明の一実施例を示すブロック図、第２図は
パターンレジスタと論理和回路の部分的回路図、第３図
（ａ）および（ｂ）は強調前と強調後との文字のドット
パターンの違いを示す図、第４図は文字パターンメモリ
から文字を読み出して印字或いは描画メモリに書き込ま
れる様子を示す模式図である。
パターンレジスタと論理和回路の部分的回路図、第３図
（ａ）および（ｂ）は強調前と強調後との文字のドット
パターンの違いを示す図、第４図は文字パターンメモリ
から文字を読み出して印字或いは描画メモリに書き込ま
れる様子を示す模式図である。
Claims (1)
- 【特許請求の範囲】 上位制御回路から与えられる文字コード情報に従って文
字パターン用メモリをアクセスすることによって文字の
ドットパターン情報を発生させる文字パターン発生回路
において、 前記上位制御回路において文字コード情報より生成した
アドレスを入力として、文字のドットパターンを出力す
る文字パターンメモリと、１つの文字パターンのうち第
Ｎ番目に読み出した前記文字パターンメモリ１ワード分
のドット情報を蓄えるパターンレジスタと、前記文字パ
ターンメモリから出力された第Ｎ＋１番目の１ワードの
ドット情報と、前記パターンレジスタに格納された第Ｎ
番目の１ワードのドット情報との論理和を求める論理和
回路と、前記パターンレジスタのタイミング制御のため
のタイマー回路とを有することを特徴とする強調文字発
生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19306489A JPH0357660A (ja) | 1989-07-25 | 1989-07-25 | 強調文字発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19306489A JPH0357660A (ja) | 1989-07-25 | 1989-07-25 | 強調文字発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0357660A true JPH0357660A (ja) | 1991-03-13 |
Family
ID=16301601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19306489A Pending JPH0357660A (ja) | 1989-07-25 | 1989-07-25 | 強調文字発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0357660A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101107026B1 (ko) * | 2009-01-15 | 2012-01-30 | 성균관대학교산학협력단 | 슬립 조인트형의 3륜 손수레 |
-
1989
- 1989-07-25 JP JP19306489A patent/JPH0357660A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101107026B1 (ko) * | 2009-01-15 | 2012-01-30 | 성균관대학교산학협력단 | 슬립 조인트형의 3륜 손수레 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4085445A (en) | Text merge with copies and envelopes | |
| JPH0357660A (ja) | 強調文字発生回路 | |
| KR900007140B1 (ko) | 출력장치 | |
| JPS6330256A (ja) | 印字装置 | |
| JPS6230111B2 (ja) | ||
| JP2757986B2 (ja) | シリアルドットプリンタ装置の印字制御装置 | |
| JP2566652B2 (ja) | ドットライン型記録器 | |
| JPS5846478A (ja) | 印字装置 | |
| JPS629962A (ja) | 文字パタ−ン書込み方式 | |
| JPS62175793A (ja) | 文字発生回路 | |
| JPH05138935A (ja) | 印字データの並べ替え装置 | |
| JPH0481072A (ja) | プリンタ装置の画像メモリ回路 | |
| JPH051491B2 (ja) | ||
| JPS6252718B2 (ja) | ||
| JPH0426137B2 (ja) | ||
| JPS6010674B2 (ja) | プリンタ | |
| JPS63309989A (ja) | 画面制御装置 | |
| JPS608508B2 (ja) | 文字パタ−ン発生装置 | |
| JPH0690610B2 (ja) | 文字パターン処理方法 | |
| JPH07117886B2 (ja) | デ−タ制御装置 | |
| JPH0784076B2 (ja) | 印字データ制御回路 | |
| JPH03236975A (ja) | 印字制御装置 | |
| JPS5929911B2 (ja) | 印字制御方式 | |
| KR950024055A (ko) | 프린터의 데이타 처리방법 및 장치 | |
| JPH0715624B2 (ja) | 文字パタ−ン発生装置 |