JPS5929911B2 - 印字制御方式 - Google Patents

Description

【発明の詳細な説明】 この発明は電子計算機、作表計算機等の電子的情報処理
機器に用いられる印字装置に、印字すべき印字情報を供
給する際の印字情報を制御する印字制御方式に関する。

従来のこの種印字制御方式にあつては、その外周面に印
字印を有する例えばラインプリンタ等の印字ドラム上の
所望印字印の検索を行うため、印字装置から供給される
印字印位置情報と中央処理装置から得られる印字情報と
の一致比較を行う比較回路を印字装置の各桁毎に設ける
方式、又は一つの比較回路を設け、この比較回路を各桁
毎に時分割することによつて全桁の一致比較を行う方式
がとられている。

しかるにこれらの方式に用いられる比較回路の回路構成
は多数のアンド・オア回路の組合せから成り、特に前者
の方式にあつては、比較回路を構成する部品数は厖大な
ものとなる。又後者の方式にあつては、比較回路を時分
割するための制御回路を設ける必要があり、且つこの制
御回路は極めて複雑な回路構成を必要とし、電子機幸の
小型化に大きな障害となつていた。この発明は上記欠点
に鑑みて成されたもので、印字装置から得られる印字ド
ラムの印字印位置情報と、印字すべき印字情報との一致
比較を、中央処理装置内の通常の演算動作に使用されて
いる演算回路を用いて行うようにして、特別な比較回路
や時分割用の制御回路を不要とし、回路構成の簡単化及
び低廉化を可能とした印字制御方式を提供するものであ
る。

以下図面を用いてこの発明の一実施例について詳細に説
明する。

第１図に於て１はレジスタ回路部で、このレジスタ回路
部１にはレジスタＲ１、Ｒ２・・・・・・Ｒｅが設けら
れると共に、各レジスタＲ１〜Ｒｅの入出力端に情報の
入出力を制御する制御回路（図示せず）が設けられてい
る。この制御回路は後述するアドレス指定信号を受けて
、このアドレス指定信号によつて指定されるレジスタの
情報の書き込み／読み出しを可能にする。このレジスタ
回路部１の出力情報はゲート回路２を介して演算回路３
に供給される。ゲート回路２には各種の情報が供給され
ており、後述するＲＯＭ７からの制御信号を受けて、各
種情報を演算回路３に供給する。演算回路３には、情報
入力端３ぃ情報出力端３２、及び四則演算の命令信号を
入力する演算命令信号入力端３３が設けられており、情
報出力端３２からの出力情報はレジスタ回路部１の入力
側に供給されて情報の循環経路を形成している。又演算
命令信号入力端３３に加算・減算等の演算命令が与えら
れると、例えばレジスタ回路部１のアドレス指定された
レジスタに記憶されている情報と、ゲート回路２の一つ
の入力端に供給されている外部情報との演算動作を行い
、その演算結果を再びレジスタ回路部１内の所望レジス
タに記憶させる。尚、この演算回路３がこの発明に係る
印字制御方式のサイクルに用いられる期間に於いては、
演算動作によつて発生するボロ一信号、キヤリ一信号は
消去されるよう構成されており、１つの桁の演算動作に
よつて発生するボロ一信号又はキヤリ一信号が隣接桁に
影響を与えないようになつている。４はゲート回路で、
このゲート回路４は演算回路３の出力情報が供給されて
おり、後述するＲＯＭ７からのデータ転送信号を受けた
タイミングに同期して、演算回路３からの出力情報のう
ち数値゛０゛に該当する桁に″Ｆ゛のビツトを立て、又
演算回路３からの出力情報のうち数値６１〜９゛の情報
に該当する桁には６０゛２のビツトを立てた信号を形成
するよう構成されている。

５はバツフア回路で、このバツフア回路５はプリンタ部
６のプリント桁数と同数のビツト数を有するフリップフ
ロップ等から成り、ゲート回路４からの出力信号を後述
するＲＯＭ７からのデータ転送信号に同期して記憶し、
またプリンタ部６から出力され同期信号に同期してバツ
フア回路５内に記憶された信号のうち、゛１゛のビツト
が存在する桁に対応して印字ハンマ駆動のための信号を
出力する。

プリンタ部６はバツフア回路５の出力信号のうち“１゛
のビツトが存在する桁に対応した第２図に示す印字ハン
マ６１を作動させ、バツフア回路５の出力信号のうち″
０゛のビツトに対応した桁の印字ハンマは作動させない
ように構成されている。又プリンタ部６は、印字ハンマ
６１と相対向する印字ドラム６２上の印字印の内容を示
す印字印情報をゲート回路２の一つの入力端に供給して
いる。そしてこの印字印情報は演算回路３を介してレジ
スタ回路部１内の所定のレジスタ、例えばレジスタＲ２
に入力される。更にプリンタ部６は同期信号をバツフア
回路５及び後述するＲＯＭ７に出力する。この同期信号
は印字ドラム６２が一印字印分だけ回転歩進する毎に出
力される。尚、印字ドラム６２は、第２図の矢印ａ方向
に回転するものとする。７はプログラム記憶用のＲＯＭ
で、このＲＯＭ７には各種演算処理を行うに必要な全て
のプログラムが固定記憶されている。

ＲＯＭ７にプリント開始命令が供給されると、第３図に
示されるゼネラルフローチヤートに従つてプログラムが
進行し、レジスタ回路部１にアドレス指定信号、ゲート
回路２に制御信号、演算回路３に演算命令信号、ゲート
回路４及びバツフア回路５にデータ転送信号等の各信号
を適時供給する。又ＲＯＭ７はゲート回路２の一つの入
力端に特定情報を供給する。この特定情報はプリンタ部
６によつて印字される印字情報以外の情報信号、例えば
１６進法゛１ＦＦＹ］（最高値）等の特定情報をアドレ
ス指定されたレジスタの特定桁に代入することにより、
その桁の印字を行なわないようにするものである。即ち
、例えばゼロサプレスすべき桁に特定情報１１ＦＦ１１
を代入することにより不要零の印字を抑えることができ
る。上記構成から成るこの実施例の動作について以下に
説明する。

印字すべき印字情報を［１２３０］とし、この印字情報
がすでにレジスタＲ１に記憶されており、又印字ハンマ
６１と相対向する印字ドラム６２の印字印を“２゛と仮
定した状態から説明する。ＲＯＭ７にプリント開始命令
が供給されると、第３図のゼネラルフローチヤートに示
されるように、プログラム第１ステツプに於いて、プリ
ンタ部６からの印字印情報０２１がゲート回路２を介し
て演算回路３に供給される。そしてレジスタ回路部１に
はレジスタＲ２を指定するアドレス指定信号がＲＯＭ７
から供給されているので、印字印情報６２゛はレジスタ
Ｒ２に記憶される。次ぎのプログラムステツプに於いて
、レジスタＲ２の記憶内容をゲート回路２を介して演算
回路３に入力させる。そして演算回路３はＲＯＭ７から
供給される「１減算命令」によつて、レジスタＲ２の記
憶内容゛２゛から１を減算し、この減算結果゛ビをＲＯ
Ｍ７からのレジスタＲｅを指定するアドレス指定によつ
て、レジスタＲｅに入力させる。即ちこのレジスタＲｅ
に記憶された情報６１゛は、印字ドラム６２が印字印”
２”から矢印ａ方向に回転を始め、１回転が終了する位
置の印字印の内容を示すものである。次ぎのプログラム
ステツプに於いて、演算回路３はＲＯＭ７からの演算命
令を受け、これによつてレジスタＲ１に記憶されている
印字情報「１２３０」と、レジスタＲ２の記憶情報゛２
゛との減算を行う。この減算動作を行う際、発生したボ
ロ一信号は消去されるので、印字すべき印字情報は「９
０１８］となる。この減算結果「９０１８」はレジスタ
Ｒ１に再び書き込まれると同時に、ゲート向路４に供給
される。ゲート回路４はＲＯＭ７から供給されるデータ
転送信号に同期して、減算結果［９０１８」の６『゛が
存在する第３桁目のみに１のビツトをたてた情報「０１
００」を発出し、この情報「０１００」をバツフア回路
５に供給する。

バツフア回路５はＲＯＭ７からのデータ転送信号に同期
してゲート回路４からの情報「０１００」を記憶し、プ
リンタ部６から得られる同期信号に同期してプリンタ部
６に「０１００］を出力する。そしてプリンタ部６は３
桁目だけに１のビツトを有する情報「０１００」を受け
て、３桁目の印字ハンマ６１のみを印字ドラム６２に打
撃させ、現在印字ハンマ６１と相対向している印字印″
２″を印字用紙（図示せず）に印字する。次ぎのプログ
ラムステツプ（判定）で、レジスタＲ２とレジスタＲｅ
との一致比較を行い、現在印字ハンマ６１と相対向して
いる印字印が印字ドラム６２の回転運動による最終位置
か否かを判定する。今レジスタＲ２。２”レジスタＲｅ
６ｒ”であるので、プログラムはＮＯのルートに進み、
プリンタ部６より同期信号が入力されるまで待機し、印
字ドラム６２の回転による同期信号の入力により、次の
プログラムステツプに進み、プリンタ部６からの印字印
情報”３”が、前述と同様にレジスタＲ２に記憶される
。

次ぎのプログラムステツプで、レジスタＲ１の記憶内容
「９０１８」から“ビを減算する「１減算命令」がＲＯ
Ｍ７から演算回路３に供給され、減算結果「８９０７］
が得られる。以下前述のプログラム動作と同一の動作を
繰り返す。即ち、減算結果ノ［８９０７」はレジスタＲ
１に記憶されると共にゲート回路４に供給される。

そしてゲート回路４は、ＲＯＭ７から得られるデータ転
送信号に同期して２桁目に１のビツトをたてた情報「０
０１０」を発生し、この情報「００１０」をバツフア回
路５を介してプリンタ部６に供給する。プリンタ部６は
、２桁目の印字ハンマのみを印字ドラム６２に打撃させ
、現在印字ハンマ６１と相対向している印字印゛３゛を
印字用紙に印字する。以下順次、印字ドラム６２の一印
字印分の回動ごとに上述とまつたく同様の動作を繰り返
す。

そしてレジスタＲ２−レジスタＲｅになつた時点、即ち
印字ドラム６２が印字印゛２゛゜から回転動作を始め、
印字ドラム６２の１回転が終了する時点で、ゼネラルフ
ローチヤートの判定に於いてＹＥＳのルートに進み、１
行分の印字動作が終了する。尚上記した実施例に於いて
、ゲート回路４で発生させる情報のうちビツト″Ｆ゛に
該当する桁のみをプリンタ部６で印字するようにしたが
、これは逆にゲート回路４に於いて、演算回路３の減算
結果の゛Ｏ”に該当する個所にビツト００゛をたて、そ
の他の桁に″ｒ゛をセツトするようにして、ビツト６０
″に該当する桁のみを印字するようにしても良い。又ゲ
ート回路４で発生する情報をビツト構成でプリンタ部６
のプリント桁と対応させているが、これはデイジツト構
成でプリンタ部６のプリント桁と対応させても良く、又
演算回路３に於いて減算操作を行うことにより印字すべ
き桁の検索を行うようにしたが、これに限ることはなく
、例えば加算操作を行い、ある特定の情報値になつたも
ののみを印字させるようにしても全く同じように本発明
を実施できるし、又印字ドラム６２と印字ハンマ６１と
が相対向する初期状態を１２１としているが、これは任
意の印字印と対向し得るものであることは勿論であり、
又この実施例に於いては、一つの行の印字が終了した時
点で印字ドラム６２を特定の定められた基準位置に戻す
ことなく、直ちに次ぎの行の印字動作を可能としている
が、これは必要に応じて印字ドラム６２上に予め設けら
れた基準位置にもどすようにしてもよく、更にこの発明
が適用されるのはラインプリンタに限られるものではな
く、その他この発明の要旨を逸脱しない範囲で種々変形
可能である。上述のようにこの発明は、印字ハンマを各
桁毎に駆動する駆動回路の制御を、通常は印字データ以
外の各種演算データに対する演算処理を行なう中央演算
処理装置の匍脚により行なうようにしたので、印字制御
のための特別な比較回路や時分割用の制御回路が全く不
要となり、回路構成が極めて簡単で、低廉な印字制御方
式を得ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すプロツク図、第２図
は第１図の実施例に用いられるプリンタ部の説明に供す
る一部概略図、第３図はこの実施例の動作を説明するた
めのゼネラルフローチヤートである。

Claims (1)

【特許請求の範囲】
1. １ 各種情報処理の為のプログラム命令を固定的に記憶
   するリードオンリーメモリ、情報処理時の各種データを
   記憶するランダムアクセスメモリ、この各種データに対
   する演算を行なう演算回路からなる中央演算処理装置と
   、外周面上の周方向に沿つて複数の印字印が配列された
   印字ドラム、この印字ドラムの外周面に対向配置された
   印字ハンマ、この印字ハンマを各桁毎に駆動する駆動回
   路からなり、前記中央演算処理装置に接続された印字装
   置とを備えた電子式情報処理機器において、前記印字ド
   ラムが一印字印分回転される毎に、前記中央演算処理装
   置に、前記ランダムアクセスメモリ内に記憶された印字
   データに対する所定の演算を行なわせて前記印字ハンマ
   が駆動される桁位置を示すハンマ駆動情報を算出する処
   理と、このハンマ駆動情報を前記駆動回路に転送する処
   理とを行なわせ、前記印字装置の駆動回路を前記中央演
   算処理装置により制御するようにしたことを特徴とする
   印字制御方式。