JPS608508B2 - 文字パタ−ン発生装置 - Google Patents

Description

【発明の詳細な説明】 本発明はワードプロセッサ等のプリンタまたはディスプ
レイ用の文字パターン発生装置に関するものである。

一般にフロッピーディスク、ドラム等の低速度の記憶装
置を使用したシステムにおいては、そのアクセスタイム
が常に問題となり、いかに効率よくデータの読み出しを
行なうかが重要である。

本発明の目的は、前記の問題を解決するために、使用さ
れる頻度の高い文字のパターンデータは高速度記憶装置
に記憶し、あまり使用しない文字のパターンデータは低
速度記憶装置に記憶するようにして、データ読み出しの
効率を上げるようにした文字パターン発生装置を提供す
ることにある。一般にこの種の文字パターンは数多くの
ドットパターンで構成されており、例えば２４×２４，
３２×３２ドット構成である。

この場合文字用に確保されたメモリはその全てを使用さ
れることはなく、例えば第１図に示すように、「Ａ」と
いう文字のパターンでは１０×１０ドット構成であるが
、この１００ドットのうちで最上行の１０ドット及び最
左、最右の一列の１０ドットはそれぞれ使用されていな
い（矢印で示している）。本発明は前記目的を達成する
ために、前記実質上の空さメモリに文字の使用された回
数を記憶しておき、後で文字パターンデータを読み出す
際の参照データとして利用し、読み出し効率を上げるよ
うにしたものであり、ｍ文字パターンデータを記憶する
低速度の記憶装置と、該低速度の記憶装置の内容の一部
を記憶する高速度の記憶装置と、所定の文字のパターン
が前記両記憶装置のいずれに入っているか、また、どこ
のアドレスに入っているかを示すテーブル装置と、デー
タ出力装置と、これらの装置を制御する制御装置から構
成され、外部からの文字指定信号を前記テーブル装置に
入力して、その文字パターンデータが前記両記憶装置の
いずれに入っているか、また、どのアドレスに入ってい
るかを調べて、対応する場所からのその文字のパターン
データを読み出して外部へ送出する文字パターン発生装
置において、前記記憶装置のメモリの一部にそれぞれ文
字パターンデータの一部を利用してその文字が読み出さ
れて使用された回数情報データを記憶しておき、文字パ
ターンデータを低速度記憶装置から高速度記憶装置に転
送する際に、その回数情報データを参照して使用回数の
多いものを優先して行なう手段を備えたことを特徴とす
る文字パターン発生装置、‘２）は前記文字パターン発
生装置において、所定の時刻に高速度と低速度の両記憶
装置内のデータを調べて高速度記憶装置内のデータを低
速度記憶装置内のデータで置き換える手段を備えたこと
を特徴とする文字パターン発生装置、【３’前記｛１１
の文字パターン発生装置において、外部から業務指定信
号を前記制御装置に入力し、これらの指示により、前記
回数情報データを業務ごとに分けて記憶しておき、使用
する場合には入力された業務指定信号に応じてその業務
での使用回数情報データにしたがった転送を行なう手段
を備えたことを特徴とする文字パターン発生装置を提供
するものである。

以下、実施例により本発明を詳述する。第２図は本発明
の一実施例の概要ブロック構成図であり、１は低速度記
憶装置（以下「低速メモ１′」と略称する）、２は高速
度記憶装置（以下「高速メモリ」と略称する）、３はテ
ーブル装置、４は制御装置、５はデータ出力装置である
。

次にこの実施例の動作を説明する。使用に先立って、制
御装置４から低速メモリーに指令が出され、低速メモリ
１内の所定の文字パターンデータが高速メモリ２内に転
送される。

−方テーブル装置３内には高速メモリ２の内部にどんな
文字パターンがどのアドレスに格納されているか、そし
て高速メモリ２に転送されていない文字パタ−ンが低速
メモリ１の内部のどのアドレスにあるかを記憶している
。次にある時点で、外部より必要とする文字コードがテ
ーブル装置３に入力される。

テーブル装置３はその文字コードに対応する文字パター
ンデータが低速メモリ１内にあるのか、高速メモリ２内
にあるのかを調べて、低速メモリ１内にある場合には、
低速メモリ１内の所定のアドレスから、また高速メモリ
２内にある場合には高速メモリ２内の所定のアドレスか
ら文字パターンデータを外部へ送出する。その際に、低
速メモリーから文字パターンデータを読み出すときは、
低速メモリ１内のその文字のパターン内の回数記憶場所
に使用回数を記憶し、高速メモリ２から文字パターンデ
ータを読み出すときは高速メモリ２内のその文字のパタ
ーン内の回数記憶場所に使用回数を記憶する。この場合
に２回目以後は回数情報を更新する。例えば、文字「Ａ
」のパターンが亥＋Ｚ十ぞ＝２２回使用されたとすると
、第３図の最上行の黒印で示されるように記憶される。
業務の終了時に高速メモリに入っているパターン（使用
回数情報データも含んでいる）は、低速メモリの同パタ
ーンデータ（１日のデータ）とおきかえるようになって
いる。

第４図はこの実施例のデータ出力装置５の詳細ブロック
構成図である。

第４図において、第２図のものと同等の機能を有するも
のは同一符号を付してある。

第４図において、１０は低速メモリ１から読み出された
データと高速メモリ２から読み出されたデータのいずれ
を選択するかを決定するための選択回路、１１及び１２
は選択されて出力されるデータ信号をパターン用レジス
タ１３及び回数カウンタ１４のどちらに入力するか決定
するためのゲート回路、１５はゲート回路１１及び１２
のゲート条件を決定するためのゲート制御回路、１６は
パターン用レジスター３、回数カウンタ１４、低速メモ
リ１、高速メモリ２及び外部にクロツク信号を供給する
ためのクロック信号発生回路、１７は回数カウンター４
に入力されるビット数を計測し、そのビット数が所定の
数になったときゲート制御回路１５及びクロック制御回
路１８に制御信号を入力するためのビット数計測カウン
タ回路、１８はパターン用レジスタ１３に供給されるク
ロック信号の制御及び１文字分のパターンデータ全部が
外部に送出されたとき（この検出はビット数計測カウン
タ回路１７によって行なわれる）、回数カウンタ１４に
供給されるクロック信号を制御するためのクロック制御
回路、１９は回教カウンタ１４の出力ゲート回路、２０
はパターン用レジスター３及び回数カウンタ１４の出力
データを低速メモリ１に送出するかあるいは高速メモリ
２に送出するかを選択するための選択回路、２１は回数
カウンター４からのデータを高速メモリ２に送出するも
のであるかを判定するための回数照合判定回路である。

次にこのデータ出力装置の動作を説明する。いま、低速
メモリ１のデータが読み出される場合、制御装置４から
の指令により、選択回路１０が動作して、低速メモリ１
のデータを有効にすると同時にクロック信号発生回路１
６からのクロック信号を低速メモリーに入力し、データ
を取り込む。このとき、ゲート制御回路１５はゲート回
路１２のゲートが有効となるようになっており、回数情
報のデータビットが順次回数カウンタ１４に入力される
。ビット数計測カウンタ回路１７はこの時の回数（ビッ
ト数）をカウントし、所定の数までカウントする（第３
図の場合はｌｑ勅と、その結果をゲート制御回路１５に
入力し、ゲート制御回路１５からゲート回路１１のゲー
トが有効となるような制御信号が出力される。この制御
信号により、ゲート回路１１のゲートが有効となり、実
パターンデータだけがパターン用レジス夕１３に入力さ
れ格納される。ただし、回数カウンタ１４に回数情報が
入力されている間、パターン用レジスタ１３はクロツク
信号のみが入力し、０データを書き込んでいる。例えば
第３図のデータは第１図のデータとなってパターン用レ
ジスタ１３に入力されていることになる。そして、所定
のタイミングでクロック信号発生回路１６からのクロッ
ク信号とともにパターン用レジスタ１３のパターンデー
タは外部へ送出されらる。

このようにして１文字のパターンデータ全部が送出され
たことをビット数計測カウンタ回路１７が検知して、前
託送出終了信号をクロック制御回路１８に入力する。こ
れにより、クロック信号発生回路１６からクロック信号
が１つクロック制御回路１８を通して回数カゥンタ１４
に入力され、回数カウントを１つ増加させておく。そし
て、前記とは逆の手順で、最初回数カウンタ１４のデー
タ次にパターン用レジスタ１３のデータが選択回路２０
を通して低速メモリ１に入力され、もとのアドレスに更
新記録される（この時は回教情報データだけでもよい）
。

高速メモリ２のデータが読み出される場合も、以上述べ
た手順と同様にして行なう。

次に、文字パターンを必要な時点で低速メモＩＪＩから
高速メモリ２にデータを転送する場合にはデータのうち
回数情報データだけを選択して選択回路１０、ゲート回
路１２を通して回数カウンタ１４に入力し、この回数カ
ウンタ１４のデータは回数照合判定回路２１に入力され
て、前記データを高速メモリ２に送出すべきデータであ
るか否かが判定される。

その判定結果が送出すべきデータであると判定された場
合には前記データは選択回路２０を通して回数カウン夕
のデータとともに高速メモリ２に送られ、その判定結果
が送出すべきデータでないと判定された場合には低速メ
モリ１から次のデータを読み出して前記と同機の判定を
行なう。このようにして、低速メモリ１から必要なデー
タだけが高速メモリ２に転送される。

また、前記回数情報データの形成に際して、外部から業
務指定信号を制御装置４に入力し、この制御装置４から
の前記業務指定信号にしたがった指令により、前記回数
情報データを業務ごとに分けて（例えば第５図に示すよ
うに×の業務に５ビット、Ｙの業務に５ビットというよ
うにメモリのビット数を分けて使用する）記憶しておき
、使用する場合には、入力された業務指定信号に応じて
その業務での回数情報データにしたがって前記転送を行
なうこともできる。

なお、前記実施例以外の回数情報データの形成方式につ
いても本発明の要旨を変更しない範囲において種々変更
できる。

以上説明したように、本発明によれば、記憶装置のメモ
リの一部にそれぞれの文字パターンデータの一部を利用
してその文字が読み出されて使用された回数情報データ
を記憶することにより、低速度の記憶装置のデータのう
ち使用頻度の高いデータが検知することができ、この使
用頻度の高いデータは高速度記憶装置に転送して記憶し
ておき、あまり使用しないデータはそのまま低速度の記
憶装置に記憶するようにしたので、．低速度記憶装置を
使用した文字パターン発生装置のコストが安いという特
徴をいかしながらデータ読み出しの効率を上げることが
できる。

【図面の簡単な説明】

第１図は文字パタ−ンの構成図、第２図は本発明の一実
施例の概要ブロック構成図、第３図は本発明の使用回数
情報データの構成図、第４図は本実施例のデータ出力装
置の詳細ブロック構成図、第５図は業務別便用回数情報
データの構成図である。 １・・・低速度記憶装置、２・・・高速度記憶装置、３
・・・テーブル装置、４・・・制御装置、５・・・デー
タ出力装置、１０，２０・・・選択回路、１１，１２，
１９・・・ゲート回路、１３・・・パターン用レジスタ
、１４・・・回数カウンタ、１５・・・ゲート制御回路
、１６・・・クロック信号発生回路、１７・・・ビット
数計測カウンタ回路、１８・・・クロック制御回路、２
１・・・回数照合判定回路。 第１図 第２図 第３図 第４図 第５図

Claims (1)

1. 【特許請求の範囲】 １ 低速度記憶装置と高速度記憶装置とを有する文字パ
   ターン発生装置において、文字パターンデータの一部を
   利用してその文字が読み出されて使用された回数情報デ
   ータを記憶しておき、文字パターンデータを低速度記憶
   装置から高速度記憶装置に転送する際に、その回数情報
   データを参照して使用回数の多いものを優先して行う手
   段を備えたことを特徴とする文字パターン発生装置。 ２ 低速度記憶装置と高速度記憶装置とを有する文字パ
   ターン発生装置において、文字パターンデータの一部を
   利用してその文字が読み出されて使用された回数情報デ
   ータを記憶しておき、文字パターンデータを低速度記憶
   装置から高速度記憶装置に転送する際に、その回数情報
   データを参照して使用回数の多いものを優先して行う手
   段と所定の時刻に高速度と低速度の両記憶装置内のデー
   タを調べて高速度記憶装置内のデータを低速度記憶装置
   内のデータで置き換える手段を備えたことを特徴とする
   文字パターン発生装置。 ３ 低速度記憶装置と高速度記憶装置とを有する文字パ
   ターン発生装置において、文字パターンデータの一部を
   利用してその文字が読み出されて使用された回数情報デ
   ータを記憶して置き、文字パターンデータを低速度記憶
   装置から高速度記憶装置に転送する際に、その回数情報
   データを参照して使用回数の多いものを優先して行う手
   段と、外部から業務指定信号を前記制御装置に入力し、
   これの指示により、前記回数情報データを業務ごとに分
   けて記憶しておき、使用する場合には入力された業務指
   定信号に応じてその業務での使用回数情報データにした
   がって転送を行う手段を備えたことを特徴とする文字パ
   ターン発生装置。