JPS6183585A - 表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分■ 本発明は、パーソナルコンピュータや各種コンピュータ
端末機器（で用いることがでさる表示装置に関するもの
でちる。

従来例の構成とその問題点 パーツナルコンピュータや各種コンピュータ端末機器の
表示方式は、近年画面の各ドツトに対応してメモリを持
ついわゆるビットマツプ方式が多く使用されるようにな
っている。この方式は自由な文字のレイアウトや１図形
との混在表示ができる点で俊れているが、画面の描画速
度、特に文字の表示速度が遅くなるという欠点を有して
いる。

以下図面を参照しながら、従来の表示装置について説明
する。

第１図は、従来のパーツナルコンピュータの表示装置の
ブロック図である。ここで捕１けパーソナルコンピュー
タＩ体のＣＰＵであり、２は画面に対ｚしたメモリ（以
下ＶＲＡＭと呼ぶ）であり、３は２のＶＲＡＭの内容を
ビデオ信号に変換して出力する出力回路、４はＶＲＡＭ
２の出力アドレスを算出する表示制御回路、５は文字の
表示形式であるフォントを蓄えているフォントメモリで
ある０ 以上のように構成されたパーツナルコンピュータの表示
装置（でつきその動作を以下ンて説明する。

特定の文字を画面に表示する場合、ＣＰＵ１′／′ｉそ
の文字コードと表示位置の情報を有している。

ＣＰＵ１ばまず表示位置情報からそれに対応した画面の
ＶＲＡＭ上のアドレスを算出する。

この計算はＶＲＡＭの構成に依存し、ＶＲＡＭの設計時
点でそのアルゴリズムは定まる。

次に、文字コードからその文字に対応したフォントメモ
リ上のアドレスを算出する。その後、ＣＰＵ１は前記Ｖ
ＲＡＭへ後記フォントメモリの内の 容である文字）オント情報を順次転送し文字を表示する
。

このような表示装置においては１文字を表示するたびに
上記のプロセスをＣＰＵが行うためそのオーバヘッドは
大きくなる。特に文字フォントば１６Ｘ１６ドノト、あ
るいは、２４Ｘ２４ドツト（漢字）で構成されているだ
めその転送には多くのＣＰＵタイムを消費し、表示速度
が低下する欠点があった。

また、ＶＲＡＭは表示用とＣＰＵからの入力の２つのア
クセスがなされる。表示用は画面のドツト構成、モニタ
の周波数てそのアクセス周期が定まり、ＣＰＵからのア
クセスはＣＰＨのクロック及びその内部状態で定まる。

これら２つのアクヤスは同期することは難しく一般的に
は表示用アクセスのときにＣＰＵアクでスが重った場合
、ＣＰＵは表示用アクセスが終了する才で待たされる。

これはさらに表示速度を低下させるという欠点があった
。

発明の目的 本発明は文字の表示速度を速くすることを可能とする表
示装置に関するものである。

発明の構成 本発明の表示装置は、文字または記号を表わすコード情
報から前記文字または記号のフォントを格納しているメ
モリのアドレスを算出する第１のアドレス計算回路と、
ビットマツプディスプレイ方式の画面に対応したメモリ
の指定位置を算出する第２のアドレス計算回路を具備し
、前記画面に対応したメモリの動作サイクルに同期して
前記フォントを格納しているメモリから順次記号フォン
トを転送するようにした転送回路を有するように構成し
たものであり、これによりＣＰＵが介在することなく画
面に文字表示を行えるようになり、高速な画面表示を実
現できるようにしたものである。

実施例の説明 以下、本発明の実施例について、図面を参照しながら説
明する。

第２図は本発明の一実施例に係る表示装置のブロック図
を示すものである。ここで１はパーソナルコンビュータ
ネ体のＣＰＵであり、２［ＶＲＡＭ。

３はＶＲＡＭ２の内容をビデオ信号に変換して出力する
出力回路、４は表示アドレスを発生する表示制御回路、
５はフォントメモリ、２０ばＶＲＡＭ２へ書き込むデー
タを選択するデータセレクタ、２１はＶＲＡＭ２のアド
レスを切り換えるアドレスセレクタ、２２は文字のＶＲ
ＡＭ２上の伝送アドレスを算出する第２アドレス発生回
路、２３はフォントメモリ５の内容を順次ＶＲＡＭ２へ
転送する・伝送回路、２４は文字コードからフォントメ
モリアドレスを算出する第１アドレス発生回路である。

以上のように構成された第２図に示す実施例について以
下にその動作を説明する。

文字を画面に表示する場合、ＣＰＵ１ばその文字コード
と表示位置に関する情報を有している。

ＣＰＵ１はその文字コードを第１アドレス発生回路２４
に、位置情報を第２アドレス発生回路２２にセットする
。第１アドレス発生回路２４はその文字コードからフォ
ントメモリ上のその文字に対応した文字フォントのアド
レスを算出しフォントメモリ５へ出力する。

一方、文字の位置情報から第２アドレス発生回路２２は
、ＶＲＡＭ２上のその表示位置に対応したアドレスを算
出してアドレスセレクタ２１を通してＶＲＡＭ２へ出力
する。

フォントメモリ５から出力されたフォント情報は転送回
路２３を通り、データセレクタ２０を通してＶＲＡＭ２
へ書き込まれる。

前述したように文字フォントは日本語においては通常１
６Ｘ１６ドソト以上で構成されるため、この転送は何回
もくり返して行なわれる。たとえばＶＲＡＭ２のデータ
幅を１６ピントで構成するとこの転送は１６回行なわれ
る。

前述したようにＶＲＡＭ２は表時出力のため常時表示制
御回路４の出力アドレスがアドレスセレクタ２１を通っ
てアクセスされ、そのアドレスに対応してＶＲＡＭ２の
内容が出力回路３に出力されている。この表示出力は止
めることができないため、ＶＲＡＭ２へのデータの書き
込みは表示出力の合い間をぬって行われる必要がある。

そのため、表示制御回路４はそのあき信号を第２アドレ
ス発生回路に出力し、それに同期して上述の書き込み動
作が行われる。しだがってＶＲＡＭ２から見ると最大の
効率でアクセスが行なわれる。

次に本発明の構成要素である第１アドレス発生回路２４
の実施例について説明する。

第３図は第１アドレス発生回路の実施例であり、３０は
文字コードがセットされる入力レジスタ、一３１１１−
ｊ：文字コードからフォントアドレスを求める、−−１ ためのアドレス変換ＲＯＭ、３２はアドレス出力のだめ
のカウンタである。

以下にその動作について説明する。

ＣＰＵ１により入力レジスタ３０に表示する文字コード
がセットされるとアドレス変換ＲＯＭ　３１はその文字
コードをフォントメモリ上のアドレスに変換してカウン
タ３２ヘセントする。

カウンタ３２はセットされたアドレスをＩＮＣ信号で順
次インクレメントし、必要な数だけのフォントアドレス
を順次出力する。ここでは文字フォントはフォントメモ
リ５の中へ連続的に入っていると仮定している。通常市
販されているこのようなフォントメモリは前記仮定を満
たしている。

ＶＲＡＭのアドレスを発生する第２アドレス発生回路も
同様の構成をしているので詳細な説明は省略する。

なお上記の例ではアドレス変換方式としてＲＯＭを使用
しだが、同様な動作をするワイヤードコシツク回路、あ
るいはプログラムコントロールロジク回路を使用しても
良い。

発明の効果 以上の説明から明らかなように、本発明は文字コードか
らフォントアドレスを算出する第１アドレス発生回路と
、表示位置情報からＶＲＡＭ上のアドレスを算出する第
２アドレス発生回路と、ＶＲＡＭの動作タイミングに同
期してフォント情報をＶＲＡＭ上に転送する転送回路か
ら構成され、従来ｃｐｔｒ上で行っていたこれらの操作
を効率的に行うようにしたものであり、文字の表示速度
を速くするという効果が得られる。またこれらの作業を
ＣＰＵから自由にすることにより、ＣＰＵは他の作業を
この時間に行うことが出来るようになり、システム全体
のスループットが向上するという効果が得られる。

【図面の簡単な説明】

第１図は従来の表示装置の、ブロック図、第２図は本発
明の一実施例に係る表示装置のブロック図、第３図は第
１アドレス発生回路の詳細ブロック図である。 １・・・・・ＣＰＵ、２・・・・・ＶＲＡＭ、３・・・
・・・出力回路、４・・・・・表示制御回路、５・・・
フォノ）・メモリ、２０・・・・・・データセレクタ、
２１−・・アドレスセレクタ、２２・・・・・第２アド
レス発生回路、２３・・・・・・転送回、脩、２４・・
・・・・第１アドレス生成回路、３０・・・・・・入力
レジスタ、３１・・・・・アドレス変換ＲＯＭ。 ３２・・・・・カウンタ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第　
１（７１ 第　２　図

Claims (1)

【特許請求の範囲】
1. 文字または記号を表わすコード情報から前記文字または
   記号のフォントを格納しているメモリのアドレスを算出
   する第１のアドレス計算回路と、ビットマップディスプ
   レイ方式の画面に対応したメモリの指定位置を算出する
   第２のアドレス計算回路を具備し、前記画面に対応した
   メモリの動作サイクルに同期して前記フォントを格納し
   ているメモリから順次記号フォントを転送するようにし
   た伝送回路を有することを特徴とする表示装置。