JPS5961873A - 文字拡大回路 - Google Patents
文字拡大回路Info
- Publication number
- JPS5961873A JPS5961873A JP57172394A JP17239482A JPS5961873A JP S5961873 A JPS5961873 A JP S5961873A JP 57172394 A JP57172394 A JP 57172394A JP 17239482 A JP17239482 A JP 17239482A JP S5961873 A JPS5961873 A JP S5961873A
- Authority
- JP
- Japan
- Prior art keywords
- character
- signal
- dot
- dot display
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、文字パターンメモリから読み出される文字ド
ツト表示信号を用いて横方向にＮ倍拡大された文字を表
示する文字拡大回路に関するものである。
ツト表示信号を用いて横方向にＮ倍拡大された文字を表
示する文字拡大回路に関するものである。
近年、電子技術の急速な発達に伴なって、各種装置に文
字表示が利用されている。そして、この文字の表示に際
しては、各横文字パターンｔ” ｎ Ｘ ｍ個（Ｄ ）
’ットによって表わす文字ドツト表示信号が記憶されて
いる文字ノぐターンメモリを読み出し、この文字パター
ンメモリから読み出された文字ピット表示信号を用いて
目的とする文字をドツトの組み合せによって表示してい
る。この場合、表示される文字の大きさは、ｎ×ｍ個の
ドツトによって予め指定された規定のサイズとなる。
字表示が利用されている。そして、この文字の表示に際
しては、各横文字パターンｔ” ｎ Ｘ ｍ個（Ｄ ）
’ットによって表わす文字ドツト表示信号が記憶されて
いる文字ノぐターンメモリを読み出し、この文字パター
ンメモリから読み出された文字ピット表示信号を用いて
目的とする文字をドツトの組み合せによって表示してい
る。この場合、表示される文字の大きさは、ｎ×ｍ個の
ドツトによって予め指定された規定のサイズとなる。
しかしながら、見出し部分等の様に強調したい部分の文
字表示に際しては、その文字サイズを他の部分よりも横
方向に拡大して表示したい場合が生ずるが、上記構成に
於いてはかがる拡大表示を行なうことが出来な１がった
。
字表示に際しては、その文字サイズを他の部分よりも横
方向に拡大して表示したい場合が生ずるが、上記構成に
於いてはかがる拡大表示を行なうことが出来な１がった
。
この様な問題を解決するものとしては、文字パタ＝ンメ
モリから読み出された文字ドツト表完信号を中央演算処
理装置に供給することにより、ソフト処理によって拡大
した文字ドツト表示信号に変換して拡大文字の表示を行
なうものがある。
モリから読み出された文字ドツト表完信号を中央演算処
理装置に供給することにより、ソフト処理によって拡大
した文字ドツト表示信号に変換して拡大文字の表示を行
なうものがある。
しかしながら、この様な文字の拡大表示に於いては、そ
の拡大処理がソフト処理によるものである関係上、その
処理時間が増大して拡大文字の表示が迅速に行なえない
。また、ソフト処理による文字の拡大表示に際しては、
構成が複雑でかつ高価なものとなってしまう等の問題を
有している。
の拡大処理がソフト処理によるものである関係上、その
処理時間が増大して拡大文字の表示が迅速に行なえない
。また、ソフト処理による文字の拡大表示に際しては、
構成が複雑でかつ高価なものとなってしまう等の問題を
有している。
従って、本発明による目的は、簡単な構成であυながら
、横方向へ拡大した文字の表示が迅速に行なえる文字拡
大回路を提供することである。
、横方向へ拡大した文字の表示が迅速に行なえる文字拡
大回路を提供することである。
この様な目的を達成するために本発明は、ｎ×ｍ個のド
ツトによって表わされる文字ノターンの横方向に沿う読
み出し信号の各ビラトラそれぞれ隣接する部分にＮ倍に
増加させて出力することに工υ、横方向にＮ倍拡大され
た文字を表示するものである。
ツトによって表わされる文字ノターンの横方向に沿う読
み出し信号の各ビラトラそれぞれ隣接する部分にＮ倍に
増加させて出力することに工υ、横方向にＮ倍拡大され
た文字を表示するものである。
以下、図面を用いて本発明による文字拡大回路を詳細に
説明する。
説明する。
第１図は、本発明による文字拡大回路の一実施例を示す
回路図である。同図に於いて１は中央演算処理装置であ
って、アドレスバスＡＢが接続されるボート群Ｐｌ＋イ
ンタラブドポートＩＮＴ、リード信号ＲＤが出力される
ポートＰａおよびデータバスＤＢが接続されるポート群
Ｐ３とを有している。２は縦と横が１２×８のドツトマ
トリクスによって表わされる各文字のドツトが文字ドツ
ト表示信号として記憶されている文字パターンメモリで
あって、中央演算処理装置ｌからアドレスバスＡＢを介
して供給されるアドレス信号によって、読み出そうとす
る文字ノぐターｙがｔＷ定され、クロックパルス中に同
期して、ドツトマトリクスによって表わされる文字ノぐ
ターンの文字ドツト表示信号ＤＳが横一列を単位とする
８ビツトのパラレル信号として順次出力される。３はア
ドレスバスＡＤを介して供給されるアドレス信号Ａｓを
デコードすることにより、文字パターンメモリ２Ｔｈｊ
び後述するＭｌ。
回路図である。同図に於いて１は中央演算処理装置であ
って、アドレスバスＡＢが接続されるボート群Ｐｌ＋イ
ンタラブドポートＩＮＴ、リード信号ＲＤが出力される
ポートＰａおよびデータバスＤＢが接続されるポート群
Ｐ３とを有している。２は縦と横が１２×８のドツトマ
トリクスによって表わされる各文字のドツトが文字ドツ
ト表示信号として記憶されている文字パターンメモリで
あって、中央演算処理装置ｌからアドレスバスＡＢを介
して供給されるアドレス信号によって、読み出そうとす
る文字ノぐターｙがｔＷ定され、クロックパルス中に同
期して、ドツトマトリクスによって表わされる文字ノぐ
ターンの文字ドツト表示信号ＤＳが横一列を単位とする
８ビツトのパラレル信号として順次出力される。３はア
ドレスバスＡＤを介して供給されるアドレス信号Ａｓを
デコードすることにより、文字パターンメモリ２Ｔｈｊ
び後述するＭｌ。
第２レジスタ４，６用のアドレスイネーブル信号Ａ Ｅ
Ｉ＋ Ａ Ｅ２ 、Ａ Ｅｓを発生するデコーダ、３ａ
はアドレスイネーブル信号ＡＥｒｋ反転することに、ｃ
ル正論理として文字ノミターンメモリ２に供給するイン
ノ々−タ、４は文字パターンメモリ２の８ビット並列出
方信号全保持し、中央演算処理装置ｌの指示にしたがっ
てその保持信号をデーｌパスＤＢＫ出カする第１シフト
レジスタ、５は文字ノミターンメモリ２がら送出される
８ビツトの出力信号を大刀とじ、この各ピット信号の隣
接する部分に同一内容のビット信号を増設して入力ビツ
ト数に対して２倍のビット数を有する１６ビツト信号を
出方する変換回路であって、変換テーブルが記憶された
メモリによって構成されている。６は変換回路５の出方
信号を保持し、かつ中央演算処理装置１の指示により・
その保持信号をデータフ９スＤＢに出方する第２レジス
タ、７はデコー／３から出力されるアドレスイネーブル
信号ＡＦ２とリード信号ＲＯとの一致を検出して第２レ
ジスタ４をイネーブルするオアゲート、８はデコーダ３
がら発生されるの一致を検出して第２レジスタ６をイネ
ーブルするオアゲートである。
Ｉ＋ Ａ Ｅ２ 、Ａ Ｅｓを発生するデコーダ、３ａ
はアドレスイネーブル信号ＡＥｒｋ反転することに、ｃ
ル正論理として文字ノミターンメモリ２に供給するイン
ノ々−タ、４は文字パターンメモリ２の８ビット並列出
方信号全保持し、中央演算処理装置ｌの指示にしたがっ
てその保持信号をデーｌパスＤＢＫ出カする第１シフト
レジスタ、５は文字ノミターンメモリ２がら送出される
８ビツトの出力信号を大刀とじ、この各ピット信号の隣
接する部分に同一内容のビット信号を増設して入力ビツ
ト数に対して２倍のビット数を有する１６ビツト信号を
出方する変換回路であって、変換テーブルが記憶された
メモリによって構成されている。６は変換回路５の出方
信号を保持し、かつ中央演算処理装置１の指示により・
その保持信号をデータフ９スＤＢに出方する第２レジス
タ、７はデコー／３から出力されるアドレスイネーブル
信号ＡＦ２とリード信号ＲＯとの一致を検出して第２レ
ジスタ４をイネーブルするオアゲート、８はデコーダ３
がら発生されるの一致を検出して第２レジスタ６をイネ
ーブルするオアゲートである。
仁の様に構成された文字拡大回路に於いて、中央演算処
理装置１がアドレスバスＡＢに、表示しようとする文字
に対応したアドレス信号ＡＳを第２図（ａｌに示す様に
出力すると、デコーダ３がこのアドレス信号Ａｓをデコ
ードすることによシアドレスイネーブルイｎ号ＡＥ、を
発生し、インバータ３ａに於いて反転した後に第２図←
）に示すアドレスイネーブル信号Ａｈ；ｌとして文字パ
ターンメモリ２をイネーブルする。文字ノミターンメモ
リ２は、アドレスイネーブル信号ＡＥ１が供給されると
、読み出し準備が完了したことを示すデータノ々リッド
信号ＤＶを第２図（ｃ）に示す様に発生して中央演算処
理装置１のインタラブドボートＩＮＴＫ供給する。そし
て、この中央演算処理装置１はデータバリッド信号ｔＤ
Ｖによって文字パターンメモリ２の読み出し内容を表示
するための・ｆンタラプトモードとなっている。
理装置１がアドレスバスＡＢに、表示しようとする文字
に対応したアドレス信号ＡＳを第２図（ａｌに示す様に
出力すると、デコーダ３がこのアドレス信号Ａｓをデコ
ードすることによシアドレスイネーブルイｎ号ＡＥ、を
発生し、インバータ３ａに於いて反転した後に第２図←
）に示すアドレスイネーブル信号Ａｈ；ｌとして文字パ
ターンメモリ２をイネーブルする。文字ノミターンメモ
リ２は、アドレスイネーブル信号ＡＥ１が供給されると
、読み出し準備が完了したことを示すデータノ々リッド
信号ＤＶを第２図（ｃ）に示す様に発生して中央演算処
理装置１のインタラブドボートＩＮＴＫ供給する。そし
て、この中央演算処理装置１はデータバリッド信号ｔＤ
Ｖによって文字パターンメモリ２の読み出し内容を表示
するための・ｆンタラプトモードとなっている。
ここで、パリッｌ′信号ＤＶがＩＩ Ｌ ＩＩの期間に
於いてアドレスイネーブル信号ＡＥ１が１Ｌ”になると
、文字パターンメモリ２はアドレス信号Ａｓによって先
に指定されたメモリエリアの読み出しがクロックパルス
中に同期し゛ｃ；畝次実行される。この場合、アドレス
信号Ａｓによって指定されたメモリエリアには、１２Ｘ
８ ドツトのド゛ツト７トリクスによって表わされる文
字の文字ドツト表示信号が記憶されており、第２図（ａ
）に示すクロックパルス中が供給される毎に横一列単位
の８ビツト個号が第２図（ｅ）に示す様に文字ドツト表
示信号ＤＳとして順次読み出されることになる。つまり
、縦方向は１２ドツトによって構成されている関係上、
８ビツト単位の信号が１２回読み出されるこ、とによっ
て１文字分の文字ドツト表示信号ＤＳの読み出しが完了
する。そして、１文字分の読み出しが完了すると、ノ々
リッド信号ＤＶが″Ｈ１′に反転して読み出し動作の終
了を中央演算処理装置１に知らせる。この様にして文字
ノぞターンメモリ２から読み出された文字ドツト表示信
号ＤＳの一部は、第ルジスタ４に順次供給されて保持さ
れている。また、文字パターンメモリ２から読み出され
た文字ドツト表示信号ＤＳの一部は変換回路５に供給さ
れている。ここで、変換回路５は入力信号の各ビット信
号を２倍に増加して出力する変換を行なっている。つｔ
Ｄ″’ｏｏｔｏｏｏｉｏ”なる８ビツトの信号が供給さ
れると、 ”００００１１００００００１１００“ なる１６ビツ
トの信号として出力することになる。そして、この変換
回路５は文字パターンメモリ２から読み出される８ビツ
トの文字ドツト表示信号ＤＳによってアドレスされるメ
モリによって構成されておフ、各アドレスによって指定
されたメモリエリアに予め書き込まれている２倍拡大の
ための１６ピツトデータが読み出されることによって変
換処理が行なわれる。そして、この変換回路５に於いて
変換さノまた出力信号は、１６ビツト構成による第２レ
ジスタ６に順次供給されて保持される。
於いてアドレスイネーブル信号ＡＥ１が１Ｌ”になると
、文字パターンメモリ２はアドレス信号Ａｓによって先
に指定されたメモリエリアの読み出しがクロックパルス
中に同期し゛ｃ；畝次実行される。この場合、アドレス
信号Ａｓによって指定されたメモリエリアには、１２Ｘ
８ ドツトのド゛ツト７トリクスによって表わされる文
字の文字ドツト表示信号が記憶されており、第２図（ａ
）に示すクロックパルス中が供給される毎に横一列単位
の８ビツト個号が第２図（ｅ）に示す様に文字ドツト表
示信号ＤＳとして順次読み出されることになる。つまり
、縦方向は１２ドツトによって構成されている関係上、
８ビツト単位の信号が１２回読み出されるこ、とによっ
て１文字分の文字ドツト表示信号ＤＳの読み出しが完了
する。そして、１文字分の読み出しが完了すると、ノ々
リッド信号ＤＶが″Ｈ１′に反転して読み出し動作の終
了を中央演算処理装置１に知らせる。この様にして文字
ノぞターンメモリ２から読み出された文字ドツト表示信
号ＤＳの一部は、第ルジスタ４に順次供給されて保持さ
れている。また、文字パターンメモリ２から読み出され
た文字ドツト表示信号ＤＳの一部は変換回路５に供給さ
れている。ここで、変換回路５は入力信号の各ビット信
号を２倍に増加して出力する変換を行なっている。つｔ
Ｄ″’ｏｏｔｏｏｏｉｏ”なる８ビツトの信号が供給さ
れると、 ”００００１１００００００１１００“ なる１６ビツ
トの信号として出力することになる。そして、この変換
回路５は文字パターンメモリ２から読み出される８ビツ
トの文字ドツト表示信号ＤＳによってアドレスされるメ
モリによって構成されておフ、各アドレスによって指定
されたメモリエリアに予め書き込まれている２倍拡大の
ための１６ピツトデータが読み出されることによって変
換処理が行なわれる。そして、この変換回路５に於いて
変換さノまた出力信号は、１６ビツト構成による第２レ
ジスタ６に順次供給されて保持される。
ここで東央演算処理装置１に対して通常モードの文字表
示が指示されると、第ルジスタ４を指定するアドレス信
号Ａｓが発生され、これに伴なってデコーダ３からアド
レスイネーブル信号ＡＥＩが発生される。また、中央演
算処理装置１はポー） Ｐ２からクロック信号中に同期
してリード信号ＲＤｆｔ発生するために、オアゲート７
の出力信号が′Ｌ″となって第ルジスタ４力；イネーブ
ルされることによシ、文字ノミターンメモリ２から出力
される８ビツト単位の文字ドツト表示信号ＤＳが中央演
算処理装置ｌの処理タイミングに合せられて順次送り出
されることになる。そして、８ビツト単位による文字Ｐ
ット表示信号ＤＳの送り出しが１２回行なわれると、第
３図に示す１２×８ドツト構成による文字カニ表示され
る。
示が指示されると、第ルジスタ４を指定するアドレス信
号Ａｓが発生され、これに伴なってデコーダ３からアド
レスイネーブル信号ＡＥＩが発生される。また、中央演
算処理装置１はポー） Ｐ２からクロック信号中に同期
してリード信号ＲＤｆｔ発生するために、オアゲート７
の出力信号が′Ｌ″となって第ルジスタ４力；イネーブ
ルされることによシ、文字ノミターンメモリ２から出力
される８ビツト単位の文字ドツト表示信号ＤＳが中央演
算処理装置ｌの処理タイミングに合せられて順次送り出
されることになる。そして、８ビツト単位による文字Ｐ
ット表示信号ＤＳの送り出しが１２回行なわれると、第
３図に示す１２×８ドツト構成による文字カニ表示され
る。
次に、横方向への拡大表示を指爪すると、中央演算処理
装置１から第２レジスタ６ｔ−指定するアドレス信号Ａ
ｓが発生され、これに伴なってデコーダ３からアドレス
イネーブル信号Ａ Ｅ ｓが発生される。また、中央演
算処理装置１はポートＰ！からクロックパルス中に同期
したリード信号ＲＤを発生するために、オアゲート８の
出力信号が＠Ｌ”となって第２レジスタ６がイネーブル
されることにより、変換回路５から供給されるビット数
が２倍に拡大された１６ピツト単位の文字ドツト表示信
号ＤＳが中央演算処理装置ｌの処理タイミング７合せら
れて順次送り出されることになる。そして、１６ビツト
単位の文字ドツト表示信号ＤＳの送り出し力五１２回行
なわれると、第４図に示す１２Ｘ１６ドツト構成による
横方向へ２倍に拡大された文字力！表示される。
装置１から第２レジスタ６ｔ−指定するアドレス信号Ａ
ｓが発生され、これに伴なってデコーダ３からアドレス
イネーブル信号Ａ Ｅ ｓが発生される。また、中央演
算処理装置１はポートＰ！からクロックパルス中に同期
したリード信号ＲＤを発生するために、オアゲート８の
出力信号が＠Ｌ”となって第２レジスタ６がイネーブル
されることにより、変換回路５から供給されるビット数
が２倍に拡大された１６ピツト単位の文字ドツト表示信
号ＤＳが中央演算処理装置ｌの処理タイミング７合せら
れて順次送り出されることになる。そして、１６ビツト
単位の文字ドツト表示信号ＤＳの送り出し力五１２回行
なわれると、第４図に示す１２Ｘ１６ドツト構成による
横方向へ２倍に拡大された文字力！表示される。
なお、上記実施例に於いては、８ビツトの入力信号を１
６ビツトに拡大する変換回路を用いた場合についてのみ
説明したが、Ｎ倍に拡大する変換回路を用いれば横方向
にＮ倍に拡大さ１した文字が表示されることになる。
６ビツトに拡大する変換回路を用いた場合についてのみ
説明したが、Ｎ倍に拡大する変換回路を用いれば横方向
にＮ倍に拡大さ１した文字が表示されることになる。
以上説明した様に、本発明によれば従来の様にソフト処
理を行なうことなく、ハード処理によって表示文字を横
方向に拡大することが出来るために、構成が簡略化され
るとともに、拡大表示のための処理が迅速になる等の種
々優れた効果を有する。
理を行なうことなく、ハード処理によって表示文字を横
方向に拡大することが出来るために、構成が簡略化され
るとともに、拡大表示のための処理が迅速になる等の種
々優れた効果を有する。
第１図は本発明による文字拡大回路の一実施例を示す回
路図、第２口伝）〜（ｅ）は第１図に示す回路の各部動
作波形図、第３図、第４図は標準文字と横方向２倍の拡
大文字を示す図である。 １・・・中央演算処理装置、２・・・文字ノ々ターンメ
モリ、３・・・デコーダ、４，６・・・第１第２レジス
タ、５・・°変換回路、７，８・・・オアゲート。 出 願人 新日本電気株式会社
路図、第２口伝）〜（ｅ）は第１図に示す回路の各部動
作波形図、第３図、第４図は標準文字と横方向２倍の拡
大文字を示す図である。 １・・・中央演算処理装置、２・・・文字ノ々ターンメ
モリ、３・・・デコーダ、４，６・・・第１第２レジス
タ、５・・°変換回路、７，８・・・オアゲート。 出 願人 新日本電気株式会社
Claims (1)
- （１） ドツトマトリクスによって表わされる各種文
字パターンが各ドツトに対応する文字ドツト表示信号と
して記憶されているとともに１ ドツトマトリクスの
横一列単位に文字ドツト表示信号がパラレルに読み出さ
れる文字ノミターンメモリと、この文字パターンメモリ
から読み出されるノクラレルの各文字ドツト表示信号を
それぞれ隣接した部分にＮ個増設して出力する変増部と
を設け、この変動部のＮ倍に増設された文字ドツト表示
信号を表示部に供給することにより、横方向にＮ倍に拡
大された文字を表示することを特徴とする文字拡大回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57172394A JPS5961873A (ja) | 1982-09-30 | 1982-09-30 | 文字拡大回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57172394A JPS5961873A (ja) | 1982-09-30 | 1982-09-30 | 文字拡大回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5961873A true JPS5961873A (ja) | 1984-04-09 |
| JPH0134383B2 JPH0134383B2 (ja) | 1989-07-19 |
Family
ID=15941115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57172394A Granted JPS5961873A (ja) | 1982-09-30 | 1982-09-30 | 文字拡大回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961873A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62160674U (ja) * | 1986-04-01 | 1987-10-13 | ||
| JPH02285395A (ja) * | 1989-04-27 | 1990-11-22 | Oki Electric Ind Co Ltd | 文字表示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51118324A (en) * | 1975-04-10 | 1976-10-18 | Toshiba Corp | Printing device |
| JPS526419A (en) * | 1975-07-07 | 1977-01-18 | Fuji Xerox Co Ltd | Dot matrix convertor |
-
1982
- 1982-09-30 JP JP57172394A patent/JPS5961873A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51118324A (en) * | 1975-04-10 | 1976-10-18 | Toshiba Corp | Printing device |
| JPS526419A (en) * | 1975-07-07 | 1977-01-18 | Fuji Xerox Co Ltd | Dot matrix convertor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62160674U (ja) * | 1986-04-01 | 1987-10-13 | ||
| JPH02285395A (ja) * | 1989-04-27 | 1990-11-22 | Oki Electric Ind Co Ltd | 文字表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0134383B2 (ja) | 1989-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0560425B2 (ja) | ||
| JPS5961873A (ja) | 文字拡大回路 | |
| JPS5961874A (ja) | 文字拡大回路 | |
| JP2824708B2 (ja) | 図形描画装置 | |
| JPS58192078A (ja) | ビツト・イメ−ジ・メモリ処理方式 | |
| JPS59220787A (ja) | 罫線出力制御方式 | |
| JPS62192792A (ja) | 表示制御装置 | |
| JPS6035675B2 (ja) | 文字パタ−ン発生器 | |
| JPS61190388A (ja) | 文字表示装置 | |
| JPS61140986A (ja) | 文字回転装置 | |
| JPS587997B2 (ja) | ズケイシンゴウハツセイソウチ | |
| KR940003625B1 (ko) | 퍼스널 컴퓨터의 수평, 수직 2배 표시 회로 | |
| JPS63121891A (ja) | 表示メモリ回路 | |
| JPS61264382A (ja) | 文字表示装置 | |
| JPS61248756A (ja) | 印字装置の縁取りパタ−ン作成装置 | |
| JPS58154885A (ja) | 文字パタ−ン発生装置 | |
| JPH04259984A (ja) | メモリアクセス方法 | |
| JPS6078481A (ja) | キヤラクタ表示装置 | |
| JPS58187989A (ja) | 表示メモリ回路 | |
| JPH05313643A (ja) | 文字表示装置における文字属性合成装置 | |
| JPH0219463B2 (ja) | ||
| JPS63139393A (ja) | 文字倍率変換装置 | |
| JPS63141758A (ja) | パタ−ンのメモリ展開方式 | |
| JPS62210496A (ja) | 表示制御方式 | |
| JPS62258496A (ja) | 文字発生装置 |