JPS62192792A - 表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、表示制御技術に関し、例えばドツトマトリ
ックス方式の液晶表示装置を制御駆動する液晶表示コン
トローラドライバに利用して有効な技術に関する６ ［従来の技術］ ドツトマトリックス方式の液晶表示装置を制御駆動する
ＬＳＩ（大規模集積回路）化された液晶表示コントロー
ラドライバ（以下液晶コントローラと称する）として、
例えば、内部に表示データをコードとして格納する表示
データＲＡＭ　（ランダム・アクセス・メモリ）と、こ
の表示データＲＡＭから読み出されたコードに基づいて
表示パターンを形成するキャラクタ・ジェネレータＲＯ
Ｍ（リード・オンリ・メモリ）を有し、このキャラフタ
・ジェネレータＲＯＭから読み出されたパラレルデータ
をシリアルデータに変換して液晶駆動回路に送って液晶
表示装置の表示パネルに表示させるようにされたものが
ある（［株コ日立製作所が昭和５８年３月に発行した「
日立ＭＯ５ＬＳＩデータブックＬＣＤドライバＬＳ　Ｉ
Ｊ第５２頁〜第８５頁参照）。

［発明が解決しようとする問題点］ 上記液晶コントローラは、表示画面上の任意の文字また
は符号を点滅させるブリンキング機能を有している。ブ
リンキング機能を利用すると表示されている文字列中に
挿入したい文字もしくは文字列があるような場合に、挿
入位置の文字をブリンキングさせることで編集作業が行
ない易くなり。

便利である。

しかしながら、従来の液晶コントローラは、アドレスカ
ウンタに設定されたアドレス位置の１文字しかブリンキ
ングさせることができないようにされている。そのため
、表示文字の訂正等において、訂正すべき文字列全体を
点滅させることで、編集機能を向上させたり、表示画面
中、特に注意を喚起したい文字列を点滅させることでデ
ィスプレイ効果を高め表示機能を向上させるようなこと
ができないという不都合があった。

また、上記液晶コントローラは、指定した文字と黒地パ
ターンとを交互に表示させることによる点滅であった。

つまり、ブリンキングの一方のパターンが黒地（もしく
は白抜）に固定されており。

ユーザが選択できる余地がなかった。

この発明の目的は、簡単なハードウェアの追加により編
集機能及び表示機能を向上させることができるような表
示制御技術を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［問題点を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、表示データが格納される表示データメモリに
、格納される各文字コードごとに点滅表示を行なうか否
か指定する付加ビットを設けると共に、この付加ビット
の情報に応じて、キャラクタ・ジェネレータ・メモリか
ら読み出された文字パターンとブリンク用パターンとの
合成を行なうブリンク表示合成回路を設け、表示駆動の
際には上記表示データ・メモリから文字コードと共に上
記付加ビットの情゛報を読み出してブリンク制御回路に
供給し、このブリンク制御回路から出力される制御信号
によって上記ブリンク表示合成回路を制御して１表示デ
ータの合成を行なわせるものである。

［作用］ 上記した手段によれば、付加ビットに書き込みがなされ
ている表示データ（文字コード）が読み出されると、こ
れによりキャラクタ・ジェネレータ・メモリから読み出
された文字パターン・データとブリンク用パターンとの
合成が行なわれるという作用により、表示画面上の任意
の文字および文字列を点滅表示させることができ、これ
によって編集機能および表示機能を向上させるという上
記目的を達成することができる。

以下図面を用いてこの発明を具体的に説明する。

［実施例］ 第１図には１本発明を液晶コントローラＬＳＩに適用し
た場合の一実施例が示されている。

特に制限されないが１図中鎖線Ａで囲まれた各回路ブロ
ックは単結晶シリコン基板のような一個の半導体チップ
上において形成される。

半導体チップＡには、外部から内部回路に対する電源電
圧Ｖｃｃと接地電位ＧＮＤが印加されると共に、内部の
クロック信号を形成するための発振信号ｏｓｃ１．ｏｓ
ｃ２や液晶表示駆動用電源Ｖ工〜ｖｓが供給されるよう
になっている。

第１図において、回路符号ＩＲで示されているのは、入
出力バッファＩＯＢを介して外部の図示しないマイクロ
プロセッサから液晶コントローラに供給される命令を保
持するインストラクション・レジスタである。インスト
ラクション・レジスタＩＲに保持された命令は、インス
トラクション・デコーダＩＤによってデコードされ、″
書込み″。

″表示点滅Ｉ＋、１１表示りリア″′等の種々の命令に
対応した内部制御信号を形成する。

回路符号ＡＣで示されているのは、データ書込み時に書
込み位置を示すアドレスが設定されるアドレス・カウン
タである。このアドレス・カウンタＡＣには、インスト
ラクション・デコーダＩＤを介して、命令とセットされ
た書込みアドレスが設定されるようにされている。

回路符号ＤＲで示されているのは、人出力バッファＩＯ
Ｂを介してマイクロプロセッサから供給される書込みデ
ータ等を保持するデータ・レジスタである。このデータ
・レジスタＤＲに保持されたデータは、内部バスＢＵＳ
を介して後述の表示データＲＡＭやキャラクタ・ジェネ
レータＲＡＭへ供給可能にされている。

この実施例では、特に制限されないが、共通のデータ入
出力端子ＤＢ０〜ＤＢ、およびＤＢ、〜ＤＢ、を介して
、マイクロプロセッサから供給される命令コードと書込
みデータが、上記インストラクション・レジスタＩＲお
よびデータ・レジスタＤＲに選択的にロードされる。そ
のデータの切換えのために、マイクロプロセッサから液
晶コントローラに対して切換え信号Ｒ５が供給される。

この切換え信号Ｒ３によって、データ入出力端子ＤＢｏ
−ＤＢ３．ＤＢ、〜ＤＢ、に入力された信号が所望のレ
ジスタ（ＩＲまたはＤＲ）に取り込まれるようになって
いる。

回路符号ＤＤ−ＲＡＭで示されているのは１図示しない
液晶表示装置の表示パネルに表示される表示データを記
憶する随時読出し書込み可能な表示データＲＡＭである
。この表示データＲＡＭ（ＤＤ−ＲＡＭ）は、例えば８
ビツトのコードで示される文字が、８０文字記憶できる
ような容量を持つようにされている。

しかも、この実施例では、表示データＲＡＭ（ＤＤ−Ｒ
ＡＭ）に記憶可能な文字数「８０」に対応して、それぞ
れ２ビット−組の８０個のビット対からなる付加ビット
列ＢＩＴが表示データＲＡＭ　（ＤＤ−ＲＡＭ）に付加
され、各９文字コードを読み出すときに、同時にこの付
加ビット列ＢＩＴ内の対応する２つのビットの情報が読
み出されるようにされている。

特に制限されないが、上記付加ビット列ＢＩＴに対する
書き込みは、内部バスＢＵＳを介して。

上記文字コードの書き込みとは別の命令で行なうように
されている。

回路符号ＣＧ−ＲＯＭで示されているのは、上記表示デ
ータＲＡＭ　（ＤＤ−ＲＡＭ）から読み出された文字コ
ードに対応した信号（文字パターン）を発生するための
パターン情報が記憶された読出し専用のキャラクタ・ジ
ェネレータＲＯＭである。

特に制限されないが、この実施例では、キャラクタージ
ェネＬ／−夕ＲＯＭ　（ＣＧ−ＲＯＭ）（７）他にユー
ザーが任意のパターンを設定して自由に登録することが
できるキャラクタ・ジェネレータＲＡＭ　（ＣＧ−ＲＡ
Ｍ）が設けられている、上記キャラクタ・ジェネレータ
ＲＯＭ　（ＣＧ−ＲＯＭ）およびキャラクタ・ジェネレ
ータＲＡＭ（ＣＧ−ＲＡＭ）は、上記表示データＲＡＭ
　（ＤＤ−ＲＡＭ）から読みだされた文字コード及びタ
イミング発生回路ＴＯから供給されるコモン信号（表示
パネルのコモン電極に印加される信号）と同期した列信
号をデコードして選択信号を発生するアドレス・デコー
ダＡＤによってアクセスされる。上記キャラクタ・ジェ
ネレータＲＡＭおよびＲＯＭ　（以下、キャラクタ・ジ
ェネレータ・メモリと総称する）ＣＧ−ＲＯＭとＣＧ−
ＲＡＭから読み出された表示パターン・データは、ブリ
ンク表示合成回路ＢＤＣへ供給される。

この実施例では、ブリンク制御回路ＢＬＣが設けられて
おり、表示データＲＡＭ　（ＤＤ−ＲＡＭ）の付加ビッ
ト列ＢＩＴから読み出された情報がブリンク制御回路Ｂ
ＬＣに供給され、この情報に基づいてブリンク制御信号
が形成されてブリンク表示合成回路ＢＤＣへ供給される
ようになっている。

付加ビットに書き込みが行なわれていない場合、すなわ
ち表示データＲＡＭから読み出された表示データに対応
する付加ビットが「００」の場合には、ブリンク制御回
路ＢＬＣからの制御信号によってブリンク表示合成回路
ＢＤＣは、キャラクタ・ジェネレータ・メモリＣＧ−Ｒ
ＯＭもしくはＣＧ−ＲＡＭから並列に読み出された文字
パターン・データをそのまま、並直列変換回路ＰＳＣに
送出する。文字パターン・データはここでシリアル・デ
ータに変換され、シフトレジスタＳＲ１に供給される。

シフトレジスタＳＲ１は、並直列変換回路ＰＳＣから供
給されるデータが例えば４０ビツト蓄積されたタイミン
グにおいて、それをまとめて４０ビツト構成のラッチ回
路ＬＴＣへ送る。ラッチ回路ＬＴＣに保持されたデータ
に基づいて、セグメント信号ドライバＳＳＤが液晶表示
パネルのセグメント電極を駆動するセグメント信号ＳＥ
Ｇ□〜５ＥＧ４．を形成し、チップ外部へ出力する。

しかして、この実施例では１表１に示すように。

付加ビット列ＢＩＴ内の各ビット対のコードに対応して
、４種類のブリンキング・モードが用意され、ブリンク
表示合成回路ＢＤＣは各モードに応じてキャラクタ・ジ
ェネレータ・メモリＣＧ−ＲＯＭもしくはＣＧ−ＲＡＭ
から読み出された文字パターンとブリンク表示用パター
ンとの合成を行なう。また、付加ビット列ＢＩＴから読
み出されたコードが供給されるブリンク制御回路ＢＬＣ
は、例えばこのコードをデコードすることによっていず
れのブリンキング・モードで点滅を行なうか決定し、対
応する制御信号をブリンク表示合成回路ＢＤＣに供給す
るようになっている。

表　　１ すなわち、付加ビットに書き込みがなされていないとき
、つまりコードが「Ｏｏ」のときは、点滅を伴わない通
常の表示を行なう。

これに対し、付加ビットのコードが「ｏｌ」のときは、
第２図（ａ）のように、表示文字（例えば「Ａ」）と白
抜パターンとが交互に表示されるような点滅が、また付
加ビットのコードが「１０」のときは同図（ｂ）のよう
に表示文字ｒＡＪと黒地パターンが交互に表示されるよ
うな点滅が、さらに付加ビットのコードが「１１」のと
きは同図（ｃ）のように表示文字ｒＡＪとその白黒反転
文字とが交互に表示されるような点滅が行なわれる。

第３図には、上記のような３種類のブリンキング表示を
可能にするブリンク表示合成回路ＢＤＣの構成例を示す
。

付加ビットのコードが「００」のときは、ブリンク制御
回路ＢＬＣがこれをデコードすることによって、ＡＮＤ
ゲート６１〜Ｇ４のうちＧ１のみ開く信号を形成してブ
リンク表示合成回路ＢＤＣに供給する。これによって、
キャラクタ・ジェネレータ・メモリＣＧ−ＲＯＭもしく
はＣＧ−ＲＡＭから出力された文字パターン・データは
、ゲートＧユを通ってそのまま並直列変換回路ＰＳＣに
送出され、通常の点滅なしの表示を行なう。

付加ビットのコードが「０１」のときは、ＡＮＤＮＯゲ
ートＧ５４のうちＧ２のみ開くような信号が形成される
。ブリンク表示合成回路ＢＤＣには、タイミング発生回
路ＴＧから供給されるクロックを分周して、２〜３秒周
期のクロックφｂを形成するカウンタＣＮＴが設けられ
ており、φｂがロウレベルのときはゲートＧ２の出力が
ロウレベルにされる。そのため、ＮＯＲゲートＧ５によ
って、キャラクタ・ジェネレータ・メモリＣＧ−ＲＯＭ
。

ＣＧ−ＲＡＭの出力を反転するインバータＧ、の出力が
そのまま並直列変換回路ＰＳＣに送られることになる。

しかして、φｂがハイレベルのときは、ゲートＧ２の出
力がハイレベルにされるため、ＮＯＲゲートＧ、の出力
がロウレベルに固定される。そのため１表示パターンが
白抜パターンになるようなデータが合成される。その結
果、クロックφｂの周期に応じて表示文字と白抜パター
ンとが交互に表示される点滅が行なわれる。

また、付加ビットのコードが「１０」のときは。

ＡＮＤゲートＧ□〜Ｇ４のうちＧ３のみ開かれるような
信号が形成される。これによって、φｂがロウレベルの
ときは、キャラクタ・ジェネレータ・メモリＣＧ−ＲＯ
Ｍ、Ｃ：Ｇ−ＲＡＭの出力がＯＲゲートＧ７を介してそ
のまま並直列変換回路ＰＳＣに供給され、φｂがハイレ
ベルのときはＯＲゲートＧ７の出力がハイレベルに固定
されて、黒地パターンを表示するようなデータ信号が合
成されて並直列変換回路ＰＳＣに供給されるようになる
。

その結果、表示文字と黒地パターンとの点滅表示が行な
われる。

さらに、付加ビットのコードが「１１」のときは、ＡＮ
Ｄゲート０１〜Ｇ４のうちＧ４のみ開かれるような信号
が形成される。そのため、イクスクルーシブＯＲゲート
Ｇ０によって、φｂがロウレベルのときはキャラクタ・
ジェネレータ・メモリＣＧ−ＲＯＭ、ＣＧ−ＲＡＭの出
力がそのまま、またφｂがハイレベルのときは、ＣＧ−
ＲＯＭ。

ＣＧ−ＲＡＭの出力が反転されて並直列変換回路ＰＳＣ
に供給されるようになる。その結果、表示文字とその白
黒反転文字とが交互に表示される点滅が行なわれる。

なお、回路符号ＴＯで示されているのは、タイミング発
生回路で、このタイミング発生回路ＴＧは、外部端子か
ら供給される発振信号○ＳＣ０゜ＯＳ　Ｃ２に基づいて
、上記アドレス・デコーダＡＤに供給される列信号や前
述したインストラクション・レジスタＩＲその他の回路
ブロックに対する内部クロック信号を形成する。さらに
、タイミング発生回路ＴＧは、この実施例の液晶コント
ローラに外付けされる液晶ドライバＬＳＩ等に対する同
期信号ＣＬ１．ＣＬ、、Ｍを形成し出力する。

また、タイミング発生回路ＴＯ内には常時アドレスカウ
ント動作する表示カウンタが設けられいおり、この表示
カウンタのアドレスによって表示データＲＡＭ内の表示
データを次々と読み出して表示を行なうようにされてい
る。

以上説明したようにこの実施例は、表示データが格納さ
れる表示データ・メモリに、格納される各文字コードご
とに点滅表示を行なうか否か指定する付加ビットを設け
ると共に、この付加ビットの情報に応じて、キャラクタ
・ジェネレータ・メモリから読み出された文字パターン
とブリンク用パターンとの合成を行なうブリンク表示合
成回路を設け１表示駆動の際には上記表示データ・メモ
リから文字コードと共に上記付加ビットの情報を読み出
してブリンク制御回路に供給し、このブリンク制御回路
から出力される制御信号によって上記ブリンク表示合成
回路を制御して、表示データの合成を行なわせるように
したので、付加ビットに書き込みがなされている表示デ
ータ（文字コード）が読み出されると、キャラクタ・ジ
ェネレータ・メモリから読み出された文字パターン・デ
ータとブリンク用パターンとの合成が行なわれるという
作用により、表示画面上の任意の文字および文字列を点
滅表示させることができるという効果がある。

なお、第１図の実施例では、上記タイミング発生回路Ｔ
Ｇから出力されるクロック信号によってシフト動作され
る１６ビツトのようなシフトレジスタＳＲ，と、このシ
フトレジスタＳＲ２の出力信号及び外部から供給される
電源Ｖ、〜ｖ５に基づいて、液晶表示装置に対する１／
１６デユーテイのような時分割駆動方式によるコモン信
号Ｃ０Ｍ１〜ＣＯＭ、、を出力するコモン信号ドライバ
Ｃ８Ｄが設けられている。

さらに、回路符号ＦＬＧで示されているのは、液晶コン
トローラＬＳＩ内部の状態を示すビジィ・フラッグで、
マイクロプロセッサがこのビジィ・フラッグＦＬＧをチ
ェックすることによって、マイクロプロセッサに比べて
動作速度の遅い液晶コントローラの内部状態を知ること
ができるようにして、液晶コントローラに対する連続し
たアクセスを待たせるようになっている。

ビジィ・フラッグＦＬＧの内容は、データ入出力端子Ｄ
Ｂ、〜ＤＢ、のうち一つ（例えばＤ　Ｂ、）から外部へ
出力可能にされている。マイクロプロセッサから液晶コ
ントローラに供給される信号Ｅは、液晶コントローラに
対する動作起動信号である。

なお、上記実施例では、表示データＲＡＭの付加ビット
ＢＩＴとして２ビット設けたものについて説明したが、
この発明はこれに限定されず、付加ビットＢＩＴとして
それぞれ１ビツトあるいは３ビット以上設けるようにし
てもよい。ただし１ビツトのときは点滅のパターンの選
択の余地はない。これに対し、３ビツト以上のときは、
上記実施例よりも更に豊富な点滅表示が可能である。

また、上記実施例においては、前記アドレス・カウンタ
ＡＣにセットされたアドレスに基づいて。

液晶パネル上の対応する位置にカーソル（−文字分のア
ンダーライン）を表示させるカーソル制御回路を設ける
ようにしてもよい。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが１本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない１例えば上記実施例では、
ブリンク表示合成回路ＢＤＣを、論理ゲートとカウンタ
とで構成しているがそれ以外に外部から点滅の相手側の
パターンを登録できるようなＲＡＭｔｉ−設けるように
することも可能である。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である液晶装置の表示を制
御するＬＣＤコントローラドライバのようなＬＳＩに適
用したものについて説明したが、この発明はそれに限定
されるものでなく、ＣＲＴ表示装置のようなラスク方式
の表示装置の制御を行なう表示制御装置などにも利用す
ることができる。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、簡単なハードウェアの追加により任意の文字
の点滅表示が可能となり、これによって例えば訂正した
い文字もしくは文字列を点滅させることで編集作業を容
易にさせ、また表示画面上で特に注意を喚起したい文字
もしくは文字列を点滅させることで、ディスプレイ効果
を高め、これによって表示機能を向上させることができ
るものである。

【図面の簡単な説明】

第１図は本発明をＬＣＤコントローラドライバに適用し
た場合の一実施例を示すブロック図。 第２図（、）〜（ｃ）は本発明を適用した場合の表示画
面上での点滅表示の様子を示す説明図、第３図はブリン
ク表示合成回路の一例を示す回路構成図である。 ＤＤ−ＲＡＭ・・・・表示データ・メモリ、ＣＧ−ＲＯ
Ｍ、ＣＧ−ＲＡＭ・・・・キャラクタ・ジェネレータ・
メモリ、ＩＲ・・・・インストラクション・レジスタ、
ＩＤ・・・・インストラクション・デコーダ、ＡＣ・・
・・アドレス・カウンタ、ＢＬＣ・・・・ブリンク制御
回路、ＢＵＳ・・・・内部バス、ＢＤＣ・・・・ブリン
ク表示合成回路、ＣＮＴ・・・・カウンタ。 第　　２　　図 （とＬ）　　　　　　　　　　　　　　　　　　　　　
　　（６）　　　　　　　　　　　　　　　　　　　　
　　（Ｃンデ゛コードｊεり（’ｅｒｏ、ｏｔごＨ〕σ
Ｖ←

Claims (1)

1. 【特許請求の範囲】 １、２次元表示画面を有する表示装置の表示画面上に表
   示されるべき表示データをコードの形態で記憶すると共
   に記憶された表示データに対応して設けられた付加ビッ
   トを有する表示データ・メモリと、この表示データ・メ
   モリから読み出されたコードに基づいて対応する表示パ
   ターンを発生するキャラクタ・ジェネレータ・メモリと
   、上記表示データ・メモリから読み出された付加ビット
   の内容に基づいてブリンク制御信号を形成するブリンク
   制御回路とを備え、上記キャラクタ・ジェネレータ・メ
   モリから読み出されたデータ信号を、上記ブリンク制御
   回路からの制御信号と適当な周期のクロック信号とに基
   づいて合成し出力するブリンク表示合成回路が設けられ
   てなることを特徴とする表示制御装置。 ２、上記付加ビットは、各々複数ビットで構成され、予
   め用意された複数種類のパターンのいずれか一つと表示
   されるべき文字との交互表示による点滅が可能にされて
   なることを特徴とする特許請求の範囲第１項記載の表示
   制御装置。