JPS6223091A - 表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は１表示制御技術に関し、例えばドツトマトリ
ックス方式の液晶表示装置を制御駆動する液晶表示コン
トローラドライバに利用して有効な技術に関する。

［背景技術］ ドツトマトリックス方式の液晶表示装置を制御駆動する
ＬＳＩ（大規模集積回路）化された液晶表示コントロー
ラドライバ（以下液晶コントローラと称する）として、
例えば、内部に表示データをコードとして格納する表示
データＲＡＭ　（ランダム・アクセス・メモリ）と、こ
の表示データＲＡＭから読み出されたコードに基づいて
表示パターンを形成するキャラクタ・ジェネレータＲＯ
Ｍ（リード・オンリ・メモリ）を有し、このキャラクタ
・ジェネレータＲＯＭから読み出されたパラレルデータ
をシリアルデータに変換して液晶駆動回路に送って液晶
表示装置の表示パネルに表示させるようにされたものが
ある（［株］日立製作所が昭和５８年３月に発行した「
日立ＭＯ８ＬＳＩデータブックＬＣＤドライバＬＳ　Ｉ
Ｊ第５２頁〜第８５頁参照）。

しかしながら、従来の液晶コントローラは、液晶パネル
上に表示された文字の下にアンダラインを表示させるよ
うな機能までは有しておらず、そのようなアンダライン
を表示させるには、複雑な外付は回路が必要になるとい
う不都合があった。

［発明の目的］ この発明の目的は、簡単なハードウェアの付加により容
易かつ自由に表示された文字の下にアンダラインを表示
させることができるような表示制御技術を提供すること
にある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。

［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、液晶表示装置のような表示装置においては、
一般に表示画面（液晶パネル）上に表示される文字を構
成する領域の下にカーソルを表示する領域が設けられて
いることに着目して、アンダラインを引きたい文字列の
先頭アドレスおよび終了アドレスを記憶するアドレス・
レジスタと、表示駆動の際に表示データ用メモリをアク
セスするアドレス範囲がこれらのレジスタに設定された
アドレス範囲に入っている否か検出する手段とからなる
アンダライン制御回路を設け、予め上記アドレス・レジ
スタに適当なアドレス範囲を設定しておくことによって
、その範囲の表示を行なう際にアンダライン制御回路か
ら発生される制御信号とコモン電極制御信号のような表
示制御信号とに基づいてカーソル表示領域にアンダライ
ンを表示させるための信号を形成させるようにすること
によって、簡単なハードウェアの付加により容易かつ自
由に、表示画面上に表示された文字の下にアンダライン
を表示させることができるようにするという上記目的を
達成するものである。

以下図面を用いてこの発明を具体的に説明する。

［実施例］ 第１図には、本発明を液晶コントローラＬＳＩに適用し
た場合の一実施例が示されている。

特に制限されないが、図中鎖線Ａで囲まれた各回路ブロ
ックは単結晶シリコン基板のような一個の半導体チップ
上において形成される。

半導体チップＡには、外部から内部回路に対する電源電
圧Ｖｃｃと接地電位ＧＮＤが印加されるとともに、内部
のクロック信号を形成するための発振信号○ＳＣ１，○
ＳＣ２や液晶表示駆動用電源ｖ１〜ｖ５が供給されるよ
うになっている。

第１図において、回路符号ＩＲで示されているのは、人
出力バッファＩＯＢを介して外部のマイクロプロセッサ
から液晶コントローラに供給される命令を保持するイン
ストラクション・レジスタである。インストラクション
・レジスタＩＲに保持された命令は、インストラクショ
ン・デコーダＩＯによってデコードされ、″書込みＩＩ
　、　Ｉｇ表示シフトｒｅ　、　ａｔ表示クりア′″等
の種々の命令に対応した内部制御信号を形成する。

回路符号ＡＣで示されているのは、データ書込み時に書
込み位置を示すアドレスが設定されるアドレス・カウン
タである。このアドレス・カウンタＡＣには、インスト
ラクション・レジスタＩＲおよびインストラクション・
デコータＩＤを介して、命令とセットされた書込みアド
レスが設定されるようにされている。

回路符号ＤＲで示されているのは、人出力バッファＩＯ
Ｂを介してマイクロプロセッサから供給される書込みデ
ータ等を保持するデータ・レジスタである。このデータ
・レジスタＤＲに保持されたデータは、内部バスＢＵＳ
を介して後述の表示データＲＡＭやキャラクタ・ジェネ
レータＲＡＭへ供給可能にされている。

この実施例では、特に制限されないが、共通のデータ入
出力端子ＤＢｏ−ＤＢ３およびＤＢ、〜ＤＢ、を介して
、マイクロプロセッサから供給される命令コードと書込
みデータが、上記インストラクション・レジスタＩＲお
よびデータ・レジスタＤＲに選択的にロードされる。そ
のデータの切換えのために、マイクロプロセッサから液
晶コントローラに対して切換え信号Ｒ８が供給されてい
る。この切換え信号Ｒ８によってデータ入出力端子ＤＢ
Ｏ〜ＤＢ３．ＤＢ４〜ＤＢフに入力された信号が所望の
レジスタ（ＩＲまたはＤＲ）に取り込まれるようになっ
ている。

回路符号ＤＤ−ＲＡＭで示されているのは、図示しない
液晶表示装置の表示パネルに表示される表示データを記
憶する随時読出し書込み可能な表示データＲＡＭである
。この表示データＲＡＭ（ＤＤ−ＲＡＭ）は、例えば８
ビツトのコードで示される文字が８０文字記憶できるよ
うな容量を持つようにされている。

回路符号ＲＯＭで示されているのは、上記表示データＲ
ＡＭ　（ＤＤ−ＲＡＭ）から読み出された文字コードに
対応した信号（文字パターン）を発生するためのパター
ン情報が記憶された読出し専用のキャラクタ・ジェネレ
ータＲＯＭである。特に制限されないが、この実施例で
は、キャラクタ・ジェネレータＲＯＭの他にユーザーが
任意のパターンを設定して自由に登録することができる
キャラクタ・ジェネレータＲＡＭ　（ＣＧ−ＲＡＭ）が
設けられている。

上記キャラクタ・ジェネレータＲＯＭ　（ＣＧ−ＲＯＭ
）およびキャラクタ・ジェネレータＲＡＭ（ＣＧ−ＲＡ
Ｍ）は、上記表示データＲＡＭ　（ＤＤ−ＲＡＭ）から
読み出された文字コードおよびタイミング発生回路ＴＧ
から供給されるコモン信号（表示パネルのコモン電極に
印加される信号）と同期した列信号をデコードして選択
信号を発生するアドレス・デコーダＡＤによってアクセ
スされる。

この実施例では、アンダライン制御回路ＡＬＣが設けら
れており、アドレス・カウンタＡＣから表示データＲＡ
Ｍ　（ＤＤ−ＲＡＭ）に供給されるアドレス信号が、内
部のレジスタに設定されているアドレス範囲に入ってい
ると、表示範囲指示信号が形成され出力されるようにな
っている。そして、タイミング発生回路ＴＧからアドレ
ス・デコーダＡＤに供給される列信号のうち、表示パネ
ル上のカーソル表示位置に対応したコモン信号と同期し
た列信号と、上記アンダライン制御回路ＡＬＣから出力
された表示範囲指示信号との論理積をとるＡＮＤゲート
Ｇ１が設けられ、その出力がアンダライン表示信号とし
て並直列変換回路ＰＳＣに供給されるようにされている
。並直列変換回路ＰＳＣには、キャラクタ・ジェネレー
タＲＡＭおよびＲＯＭ　（以下キャラクタ・ジェネレー
タ・メモリド称する）ＣＧ−ＲＯＭもしくはＣＧ−ＲＡ
Ｍから並列に読み出された文字パターンデータが供給さ
れており、ここで、上記アンダライン表示信号とともに
シリアルデータに変換され、シフトレジスタＳＲＩに供
給される。

シフトレジスタＳＲ，は、並直列変換回路ＰＳＣから供
給されるデータが例えば４０ビツト蓄積されると、それ
をまとめて４０ビツト構成のラッチ回路ＬＴＣへ送る。

ラッチ回路ＬＴＣに保持されたデータに基づいて、セグ
メント信号ドライバＳＳＤが液晶表示パネルのセグメン
ト電極を駆動するセグメント信号ＳＥＧ、〜５ＥＧ４０
を形成し、チップ外部へ出力する。

第２図には、上記アンダライン制御回路ＡＬＣの一例が
示されている。この実施例では、アンダラインを引きた
い文字列の先頭アドレスと終了アドレスを設定するため
の開始アドレス・レジスタＲＥ　Ｇ　ｓと終了アドレス
・レジスタＲＥ　Ｇ　ｅとが設けられている。また、各
レジスタＲＥ　Ｇ　ｓとＲＥＧｅに対応して一致検出回
路ＣＮ、とＣＮ２が設けられており、一致検出回路ＣＮ
１．ＣＮ２には上記レジスタＲＥＧｓとＲＥ　Ｇ　ａに
設定されているアドレスと、アドレス・カウンタＡＣか
ら出力される表示アドレス信号とがそれぞれ入力されて
いる。そして、一致検出回路ＣＮ１はアドレス・カウン
タＡＣから表示データＲＡＭ　（ＤＤ−ＲＡＭ）に供給
されるアドレス信号が、レジスタＲＥＧｓに設定された
先頭アドレスに一致すると一致検出信号を出力する。こ
の一致検出信号によってフリップフロップＦＦがセット
され、表示範囲指示信号が形成されるようになっている
。

一方、アドレス・カウンタＡＣから出力されたアドレス
信号が、レジスタＲＥＧｅに設定された終了アドレスと
一致すると、−数構出回路ＣＮ２から一致検出信号が出
力される。これによってフリップフロップＦＦがリセッ
トされ、表示範囲指示信号が消滅するようになっている
。

上記開始アドレス・レジスタＲＥＧｓと終了アドレス・
レジスタＲＥＧｅへのアドレスの設定は、例えば前記ア
ドレス・カウンタＡＣへのアドレスの設定と同様にして
、インストラクション・レジスタＩＲおよびインストラ
クション・デコーダＩＤを介して、命令とセットされた
アドレスを書き込むことにより行なうことができる。デ
ータレジスタＤＲを介して内部バスＢＵＳ経由でレジス
タＲＥＧｓ、ＲＥＧｅへの設定を行なうようにすること
もできる。

また、特に制限されないが、上記実施例のアンダライン
制御回路ＡＬＣでは一致検出回路ＣＮ。

の出力がゲートＧ２を介してフリップフロップＦＦに供
給されるようになっており、このゲートＧ２をマスク信
号によって制御して、レジスタＲＥＧｓ、ＲＥＧｅの設
定いかんにかかわらずいつでもアンダライン表示を禁止
できるようにされている。この場合のマスク信号は、例
えばＬＳＩ内部に適当なフラッグを設けるか、あるいは
そのような信号を供給できるような入力端子を設けてや
ればよい。

なお、第１図において回路符号ＴＧで示されているのは
、タイミング発生回路で、このタイミング発生回路ＴＧ
は、外部端子から供給される発振信号ＯＳ　Ｃ１、ＯＳ
　Ｃ２に基づいて、上記アドレス・デコーダＡＤに供給
される列信号や前述したインストラクション・レジスタ
ＩＲその他の回路ブロックに対する内部クロック信号を
形成する。

さらに、タイミング発生回路ＴＧは、この実施例の液晶
コントローラに外付けされる液晶ドライバＬＳＩ等に対
する同期信号ＣＬｉ　ｙ　ＣＬ２　、Ｍを形成し出力す
る。

さらに、この実施例では、上記タイミング発生回路ＴＧ
から出力されるクロック信号によってシフト動作される
１６ビツトのようなシフトレジスタＳＲ２と、このシフ
トレジスタＳＲ２の出力信号および外部から供給される
電源ｖ１〜■５に基づいて、液晶表示装置に対する１／
１６デユーテイのような時分割駆動方式によるコモン信
号Ｃ○Ｍ、〜Ｃ０Ｍ１６を出力するコモン信号ドライバ
Ｃ８Ｄが設けられている。

また、この実施例では、前記アドレス・カウンタＡＣに
セットされたアドレスに基づいて、液晶パネル上のデー
タ書込み位置にカーソル（−文字分のアンダーライン）
を表示させ、また、アドレス・カウンタＡＣの示す位置
の表示文字を点滅表示させるカーソル・ブリンク制御回
路ＣＢＣが設けられている。

なお、回路符号ＦＬＧで示されているのは、液晶コント
ローラＬＳＩ内部の状態を示すビジィ・フラッグで、マ
イクロプロセッサがこのビジィ・フラッグＦＬＧをチェ
ックすることによって、マイクロプロセッサに比べて動
作速度の遅い液晶コントローラの内部状態を知ることが
できるようにして、液晶コントローラに対する連続した
アクセスを待たせるようになっている。

ビジィ・フラッグＦＬＧの内容は、データ入出力端子Ｄ
Ｂｏ−ＤＢ、のうち一つ（例えばＤＢ７）から外部へ出
力可能にされている。マイクロプロセッサから液晶コン
トローラに供給される信号Ｅは、液晶コントローラに対
する動作起動信号である。

上記実施例の液晶コントローラにおいては、液晶パネル
に表示された文字の下にアンダラインを表示させたい文
字列がある場合には、その文字列の先頭アドレスと終了
アドレスをアンダライン制御回路ＡＬＣ内のレジスタＲ
ＥＧｓとＲＥＧｅに設定しておく。

このようにしておけば、表示駆動の際に対応する文字表
示が行なわれるときにアンダライン制御回路ＡＬＣから
表示範囲指示信号が出力されて、所望の文字列の下にア
ンダラインが表示される。

アンダラインが不要な場合には、アンダライン制御回路
Ａ　Ｌ、　Ｃにマスク信号を入れるか、フリップフロッ
プＦＦとしてリセット優先型を使用し、予めレジスタＲ
ＥＧｓとＲＥＧｅに同一値を設定してやれば、表示範囲
指示信号が出力されなくなる。

なお、上記実施例では、カーソル表示領域にアンダライ
ンを表示させるようにしている。そのため、アンダライ
ンを表示した文字の下に、カーソルを重複して表示させ
ることができない。そこで、例えば上記実施例における
カーソル・ブリンク制御回路から出力されるカーソル制
御信号と、前記ＡＮＤゲート回路Ｇの出力信号との排他
的論理和をとるイクスクルーシブ・オアゲート回路を設
けて、そのゲート出力を並直列変換回路ＰＳＧに供給す
るようにする。これによって、既にアンダラインが表示
されている文字の下にカーソルが移動された場合には、
白抜きのカーソルが表示されるようにすることができる
。あるいは、白抜きのカーソルの代わりにカーソルを点
滅表示させるようにすることも可能である。

また、上記実施例におけるアンダライン制御回路内の開
始アドレス・レジスタと終了アドレス・レジスタを２組
以上設け、２以上の文字列に各々アンダラインを引くこ
とができるようにしてもよ（１゜ ［効果］ アンダラインを引きたい文字列の先頭アドレスおよび終
了アドレスを記憶するアドレス・レジスタと、表示駆動
の際に表示データ用メモリをアクセスするアドレス信号
がこれらのレジスタに設定されたアドレス範囲に入って
いる否か検出する手段とからなるアンダライン制御回路
を設けてなるので、予めアドレス・レジスタに適当なア
ドレス範囲を設定しておくことによって、その範囲の表
示を行なう際にアンダライン制御回路において表示範囲
指示信号が形成され出力されるという作用により、その
信号とコモン電極制御信号のような表示制御信号とに基
づいてカーソル表示領域にアンダラインを表示させるた
めの信号を形成させることができ、これによって、簡単
なハードウェアの付加により容易かつ自由に表示された
文字の下にアンダラインを表示させることができるとい
う効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
、ユーザーが文字パターンを任意に登録することができ
るキャラクタ・ジェネレータＲＡＭ　（ＣＧ−ＲＡＭ）
が設けられているものについて説明したが、このような
ＲＡＭを有しない液晶コントローラに適用できることは
いうまでもない。

［利用分野］ 以上の説明では主として本発明者によってなされた発明
を背景となった利用分野である液晶装置の表示を制御す
るＬＣＤコントローラドライバのようなＬＳＩに適用し
たものについて説明したが、この発明はそれに限定され
るものでなく、ＣＲＴ表示装置のようなラスク方式の表
示装置の制御を行なう表示制御装置などに利用すること
ができる。

【図面の簡単な説明】

第１図は１本発明をＬＣＤコントローラドライバに適用
した場合の一実施例を示すブロック図、第２は、アンダ
ライン制御回路の一例を示す回路構成図である。 ＤＤ−ＲＡＭ・・・・表示データ・メモリ、ＣＧ−ＲＯ
Ｍ、ＣＧ−ＲＡＭ・・・・キャラクタ・ジェネレータ・
メモリ、ＩＲ・・・・インストラクション・レジスタ、
ＩＤ・・・・インストラクション・デコーダ、ＡＣ・・
・・アドレス・カウンタ、ＢＵＳ・・・・内部バス、Ｇ
１・・・・Ａ　Ｎ　Ｄゲート、ＡＬＣ・・・・アンダラ
イン制御回路、ＲＥＧｓ・・・・開始アドレス・レジス
タ、ＲＥＧｅ・・・・終了アドレス・レジスタ、ＣＮ１
．ＣＮ２・・・・−数構出回路。

Claims (1)

1. 【特許請求の範囲】 １、２次元表示画面を有する表示装置の表示画面上に表
   示された任意の文字列の先頭アドレスおよび終了アドレ
   スを設定可能なレジスタと、表示データを記憶する表示
   データ・メモリに供給されるアドレス信号が上記レジス
   タに設定されたアドレス範囲に入っているか否か検出す
   るアドレス検出手段とを備え、上記アドレス範囲のアド
   レスが供給されたときにアンダライン表示信号を形成す
   るようにされてなることを特徴とする表示制御装置。 ２、外部から供給される適当な制御信号に基づいて、上
   記アンダライン表示信号の形成を禁止するマスク手段が
   設けられてなることを特徴とする特許請求の範囲第１項
   記載の表示制御装置。 ３、表示画面上に表示された文字の下にカーソルを表示
   させるためのカーソル制御回路を有し、アンダラインと
   カーソルとを同一の表示領域に選択的に表示させるよう
   にされてなることを特徴とする特許請求の範囲第１項も
   しくは第２項記載の表示制御装置。