JPS6219930A - 表示駆動機能を有するマイクロコンピュータ - Google Patents
表示駆動機能を有するマイクロコンピュータInfo
- Publication number
- JPS6219930A JPS6219930A JP60159116A JP15911685A JPS6219930A JP S6219930 A JPS6219930 A JP S6219930A JP 60159116 A JP60159116 A JP 60159116A JP 15911685 A JP15911685 A JP 15911685A JP S6219930 A JPS6219930 A JP S6219930A
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- strobe
- stored
- display data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Microcomputers (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、表示駆動回路を内蔵するマイクロコンビエー
タの表示データ出力方法に関する。
タの表示データ出力方法に関する。
（ロ）従来の技術
近年、マイクロコンピュータの多機能化が進み、表示装
置を直接駆動することの可能なマイクロコンビエータが
製品化されている。例えば、本願出願人が昭和６０年３
月１日に発行したｒＬＣ５８００シリーズ ユーザーズ
マニュアル」の第２７頁にマイクロコンピュータに内蔵
された液晶駆動が示されている。
置を直接駆動することの可能なマイクロコンビエータが
製品化されている。例えば、本願出願人が昭和６０年３
月１日に発行したｒＬＣ５８００シリーズ ユーザーズ
マニュアル」の第２７頁にマイクロコンピュータに内蔵
された液晶駆動が示されている。
このようなマイクロコンピュータの液晶駆動部分は、第
３図に示す如く、データ出力命令の実行時にＲＡＭから
読み出されて送られてくるデータをデコードするデコー
ダ（１）と、液晶表示装置の点灯情報を記憶するラッチ
回路（２）と、ラッチ回路（２）の記憶位置を指定する
ストローブデータＹ０〜Ｙ４をデコードするストローブ
デコーダ（３）と、液晶を直接駆動するための液晶駆動
回路（４）と、データデコーダ（１）及びストローブデ
コーダ（３）とラッチ回路（２）の間に設けられたＰＬ
Ａ（５１かも構成されている。
３図に示す如く、データ出力命令の実行時にＲＡＭから
読み出されて送られてくるデータをデコードするデコー
ダ（１）と、液晶表示装置の点灯情報を記憶するラッチ
回路（２）と、ラッチ回路（２）の記憶位置を指定する
ストローブデータＹ０〜Ｙ４をデコードするストローブ
デコーダ（３）と、液晶を直接駆動するための液晶駆動
回路（４）と、データデコーダ（１）及びストローブデ
コーダ（３）とラッチ回路（２）の間に設けられたＰＬ
Ａ（５１かも構成されている。
ＰＬＡ（５１はラッチ回路（２）の各ラッチに入力する
表示信号ａ ＝ ｈおよびストローブ信号ＰＳＴＢＯ２
〜ＰＳＴＢＩＤの組み合わせをマスクによって自由に選
択するものである。データデコーダ（１）ば倒えば数字
を表示すろための表示信号ａ ＝ ｈを作成するための
ものである場合、データ出力命令を実行するとＲＡＭか
ら読み出されたデータがデータデコーダ（１）で表示信
号ａ ＝ ｈに変換され、液晶表示装置の所定の桁に数
字が表示される。
表示信号ａ ＝ ｈおよびストローブ信号ＰＳＴＢＯ２
〜ＰＳＴＢＩＤの組み合わせをマスクによって自由に選
択するものである。データデコーダ（１）ば倒えば数字
を表示すろための表示信号ａ ＝ ｈを作成するための
ものである場合、データ出力命令を実行するとＲＡＭか
ら読み出されたデータがデータデコーダ（１）で表示信
号ａ ＝ ｈに変換され、液晶表示装置の所定の桁に数
字が表示される。
１埼 発明が解決しようとする問題点
しかしながら、第３図に示されたマイクロコンピュータ
では、予めデータデコーダ＋１）で決められたパターン
の表示、即ち、数字であれば数字の表示、アルファベッ
トであればアルファベット、等の限定された表示だけで
あり、その他の表示を行うことはできない。更に、多種
類の表示を行うためにはデータデコーダ（１）の容量を
増加させなげればならず素子数が増し、チップ面積が大
きくなる欠点があった。
では、予めデータデコーダ＋１）で決められたパターン
の表示、即ち、数字であれば数字の表示、アルファベッ
トであればアルファベット、等の限定された表示だけで
あり、その他の表示を行うことはできない。更に、多種
類の表示を行うためにはデータデコーダ（１）の容量を
増加させなげればならず素子数が増し、チップ面積が大
きくなる欠点があった。
に）問題点を解決するための手段
本発明は上述した点に鑑みて為されたものであり、プロ
グラムを記憶するＲＯＭ内にテーブル領域を設け、該テ
ーブル領域内忙表示素子の点灯情報を記憶させておき、
テーブル参照命令の実行によりテーブル領域から点灯情
報を示すデータを読み出してストローブ信号で指定され
たラッチ回路のラッチに転送記憶させるものであり、こ
の方法により、データデコーダが不要となるものである
。
グラムを記憶するＲＯＭ内にテーブル領域を設け、該テ
ーブル領域内忙表示素子の点灯情報を記憶させておき、
テーブル参照命令の実行によりテーブル領域から点灯情
報を示すデータを読み出してストローブ信号で指定され
たラッチ回路のラッチに転送記憶させるものであり、こ
の方法により、データデコーダが不要となるものである
。
（ホ）作用
上述の方法によれば、テーブル参照命令は２マシンサイ
クルを費して実行され、前半の第１マシンサイクルによ
ってＲＯＭ内のテーブル領域のアドレスが指定されて、
そのアドレスに記憶されている表示データが読み出され
、後半の第２マシンサイクルに於いて、ＲＯＭから読み
出された表示データがストローブ信号で指定されたラッ
チに直接転送記憶される。これにより、任意の表示を行
うことが可能となる。
クルを費して実行され、前半の第１マシンサイクルによ
ってＲＯＭ内のテーブル領域のアドレスが指定されて、
そのアドレスに記憶されている表示データが読み出され
、後半の第２マシンサイクルに於いて、ＲＯＭから読み
出された表示データがストローブ信号で指定されたラッ
チに直接転送記憶される。これにより、任意の表示を行
うことが可能となる。
（へ）実施例
第１図は本発明の実施例を示すマイクロコンピュータの
ブロック図である。コントロール回路（６）は、インス
トラクションデコーダ（７）からの出力、及び、タイミ
ングジェネレータ（８）からのタイミング信号に基いて
、マイクロコンピュータ内部の動作を制御するものであ
り、多数の制御信号を出力する。制御信号ＴＡＢＬＥは
、テーブル参照命令ＴＷＲＴが実行されたときに出力さ
れる制御信号の一つである。タイミングジェネレータ（
８）はマイクロコンピータの動作に必要なタイミング信
号を印加された基準クロックパルスＣＰに基いて発生す
るものであり、マイクロコンピュータの１マシンサイク
ルはＴ’＋−Ｔｔ、Ｔ３− Ｔ４の基本的な４つのタ
イミングから成る。インストラクションデコーダ（刀は
、ＲＯＭ（９１から読み出された実行すべき命令コード
を記憶するインストラクションレジスタ側の出力を入力
して、その命令が何であるかを解読するものであり、コ
ントロール回路（６）が発生すべき制御信号を指示する
。ＲＯＭ（９）は、命令コードの集合から成るプログラ
ムが固定的に記憶されるプログラム領域α１）と、表示
素子の点灯情報を示す表示データが複数記憶されたテー
ブル領域Ｃ１２１とを有しており、ＲＯＭ（９１のアド
レス人力πはマルチプレクサ（１３）の出力が接続され
る。マルチプレクサα３０入力にはプログラムカウンタ
Ｉの出力が印加されると共に、データを一時保持するア
キ・、ＡＩ／−夕叫の出力、及び、データポインタ（１
６＆ｃよってアドレス指定されるＲＡＭ（１７１の出力
が印加される。マルチプレクサ（１３１は、通常プログ
ラムカウンタＩの出力をＲＯＭ（９）に印加してプログ
ラムカウンタ０滲によるプログラム領域（１１）のアド
レス指定を可能とし、このとき読み出された命令コード
はインストラクシ冒ンレジスタＵに送出され記憶される
。また、マルチプレクサ（１３１はテーブル参照命令Ｔ
ＷＲＴが実行されたときコントロール回路（６）から出
力される制御信号ＴＡＢＬＥＶｃよりて制御され、アキ
ュームレータ＜１５１及びＲＡＭ（ｌηの出力をＲＯＭ
（９）Ｋ印加し、アキニームレータＱ５及びＲＡＭ１η
の出力によるテーブル領域（ｔりのアドレス指定を可能
とする。このとき読み出された表示データはデータバス
（１秒に送出される。データバス（ハ）にはＲｏＭ（９
１７）他にアキュームレータα５）１ＦＬＡＭＣ１７１
゜及び、データポインタ１句の入出力が接続され、更Ｋ
、データバス０ふはデータＰＬＡ［Ｉ及びストローブポ
インタ（イ）に接続される。
ブロック図である。コントロール回路（６）は、インス
トラクションデコーダ（７）からの出力、及び、タイミ
ングジェネレータ（８）からのタイミング信号に基いて
、マイクロコンピュータ内部の動作を制御するものであ
り、多数の制御信号を出力する。制御信号ＴＡＢＬＥは
、テーブル参照命令ＴＷＲＴが実行されたときに出力さ
れる制御信号の一つである。タイミングジェネレータ（
８）はマイクロコンピータの動作に必要なタイミング信
号を印加された基準クロックパルスＣＰに基いて発生す
るものであり、マイクロコンピュータの１マシンサイク
ルはＴ’＋−Ｔｔ、Ｔ３− Ｔ４の基本的な４つのタ
イミングから成る。インストラクションデコーダ（刀は
、ＲＯＭ（９１から読み出された実行すべき命令コード
を記憶するインストラクションレジスタ側の出力を入力
して、その命令が何であるかを解読するものであり、コ
ントロール回路（６）が発生すべき制御信号を指示する
。ＲＯＭ（９）は、命令コードの集合から成るプログラ
ムが固定的に記憶されるプログラム領域α１）と、表示
素子の点灯情報を示す表示データが複数記憶されたテー
ブル領域Ｃ１２１とを有しており、ＲＯＭ（９１のアド
レス人力πはマルチプレクサ（１３）の出力が接続され
る。マルチプレクサα３０入力にはプログラムカウンタ
Ｉの出力が印加されると共に、データを一時保持するア
キ・、ＡＩ／−夕叫の出力、及び、データポインタ（１
６＆ｃよってアドレス指定されるＲＡＭ（１７１の出力
が印加される。マルチプレクサ（１３１は、通常プログ
ラムカウンタＩの出力をＲＯＭ（９）に印加してプログ
ラムカウンタ０滲によるプログラム領域（１１）のアド
レス指定を可能とし、このとき読み出された命令コード
はインストラクシ冒ンレジスタＵに送出され記憶される
。また、マルチプレクサ（１３１はテーブル参照命令Ｔ
ＷＲＴが実行されたときコントロール回路（６）から出
力される制御信号ＴＡＢＬＥＶｃよりて制御され、アキ
ュームレータ＜１５１及びＲＡＭ（ｌηの出力をＲＯＭ
（９）Ｋ印加し、アキニームレータＱ５及びＲＡＭ１η
の出力によるテーブル領域（ｔりのアドレス指定を可能
とする。このとき読み出された表示データはデータバス
（１秒に送出される。データバス（ハ）にはＲｏＭ（９
１７）他にアキュームレータα５）１ＦＬＡＭＣ１７１
゜及び、データポインタ１句の入出力が接続され、更Ｋ
、データバス０ふはデータＰＬＡ［Ｉ及びストローブポ
インタ（イ）に接続される。
表示駆動部は、液晶ドライバー回路（２Ｉ）、ラッチ回
路（２２、ストローブＰＬＡ（ハ）、データＰＬＡα９
、ストローブデコーダｃ、ｉ＋及びストローブポインタ
■で構成される。液晶ドライバー回路ＣＩ’ｌ）はラッ
チ回路■から印加される表示の点灯及び消灯を示す信号
に基いて、液晶駆動信号を端子■から出力するものであ
り、例えば、１／２バイアス１／２デユーテイ法あるい
は１／３バイアス１／３デエーテイ法等の駆動方式が採
用される。ラッチ回路には表示素子数に対応する数のラ
ッチを有し、ストローブＰＬＡＣ２３＋から印加される
ストローブ信号ＰＳＴＢＯ２〜ＰＳＴＢＩＤで指定され
るラッチにデータＰＬＡＱＩから印加される表示データ
ａ −ｈが記憶される。即ち、ラッチ回路＠のラッチは
複数のアドレスに分割されている。ストローブＰＬＡ（
ハ）とデータＰＬＡ（１９はデータバス（１印から印加
される表示データとストローブデａ−ダＣ４）から印加
されるストローブ信号ＰＳＴＢＯ２〜ＰＳＴＢＩＤの組
み合わせをマスクによって選択するものである。ストロ
ーブポインタ■はラッチ回路■のアドレスな指定するデ
ータを記憶する５ビツトのレジスタであり、ストローブ
ポインタ園の出力Ｙ。−Ｙ４はストローブデコーダ＋２
４）Ｋよってストローブ信号ＰＳＴＢＯ２〜ＰＳＴＢＩ
ＤＫ変換さｔｔル。
路（２２、ストローブＰＬＡ（ハ）、データＰＬＡα９
、ストローブデコーダｃ、ｉ＋及びストローブポインタ
■で構成される。液晶ドライバー回路ＣＩ’ｌ）はラッ
チ回路■から印加される表示の点灯及び消灯を示す信号
に基いて、液晶駆動信号を端子■から出力するものであ
り、例えば、１／２バイアス１／２デユーテイ法あるい
は１／３バイアス１／３デエーテイ法等の駆動方式が採
用される。ラッチ回路には表示素子数に対応する数のラ
ッチを有し、ストローブＰＬＡＣ２３＋から印加される
ストローブ信号ＰＳＴＢＯ２〜ＰＳＴＢＩＤで指定され
るラッチにデータＰＬＡＱＩから印加される表示データ
ａ −ｈが記憶される。即ち、ラッチ回路＠のラッチは
複数のアドレスに分割されている。ストローブＰＬＡ（
ハ）とデータＰＬＡ（１９はデータバス（１印から印加
される表示データとストローブデａ−ダＣ４）から印加
されるストローブ信号ＰＳＴＢＯ２〜ＰＳＴＢＩＤの組
み合わせをマスクによって選択するものである。ストロ
ーブポインタ■はラッチ回路■のアドレスな指定するデ
ータを記憶する５ビツトのレジスタであり、ストローブ
ポインタ園の出力Ｙ。−Ｙ４はストローブデコーダ＋２
４）Ｋよってストローブ信号ＰＳＴＢＯ２〜ＰＳＴＢＩ
ＤＫ変換さｔｔル。
第２図は第１図に示されたマイクロコンピュータに於い
て、テーブル参照命令ＴＷＲＴが実行されたときの動作
を示すタイミング図であり、第２図に示す如く、テーブ
ル参照命令ＴＷＲＴは２マシンサイクルによって実行さ
れる。テーブル参照命令ＴＷＲＴを実行する前に表示す
べき表示素子の点灯情報を示す表示データの記憶された
テーブル領域σ２の８ビツトのアドレスの下位４ビツト
をＲＡＭｆｉ力から読み出してアキュームレータ０四に
セットし、上位４ビツトを記憶するＲＡＭ（ｌηのアド
レスをデータポインタ霞にセットしておく。そして、テ
ーブル参照命令ＴＷＲＴがプログラムカウンタ０滲によ
りＲＯＭ（９１から読み出されてインストラクションレ
ジスタα■にセットされると、次の第１マシンサイクル
及び第２マシンサイクルで実行される。第１マシンサイ
クルのタイミングＴ、になるとコントロール回路（６）
から制御信号ＴＡＢＬＥが出力されるため、ＲＯＭ（９
１のアドレス入力には、アキュームレータα９のデータ
及びＲＡＭａηから読み出されたデータがマルチプレク
サα９を介して印加され、これら８ビツトのデータでＲ
ＯＭ（９１のアドレス指定が為される。このアドレスに
記憶された表示データは第１マシンサイクルのタイミン
グＴ４で読み出されて出力される。次に、第２マシンサ
イクルのタイミングＴ、になると、第１マシンサイクル
で読み出された表示データがＲＯＭ（９）からデータバ
スαＳＫ転送される。一方、ストローブレジスタ（イ）
には予め表示データを記憶すべきラッチ回路＠のアドレ
スを指定する５ビツトのデータＹ、−Ｙ、を記憶してお
く。そして、第２マシンサイクルのタイミングＴ３の後
半に於いて、コントロール回路（６）から制御信号ＰＳ
ＴＢが出力され、これにより、ストローブデコーダＣ４
Ｊからストローブ信号ＰＳＴＢＯ２〜ＰＳＴＢＩＤが同
期して出力される。従って、このタイミングによりデー
タバスαυに送出された表示データが、ストローブＰＬ
Ａ（ハ）及びデータＰＬＡ（１９０組み合わせに従りて
、ストローブ信号ＰＳＴＢＯ２〜ＰＳＴＢＩＤで制御さ
れるラッチに記憶される。即ち、テーブル参照命令ＴＷ
ＲＴの実行によりＲＣ）Ｍ（９１のテーブル領域圓に記
憶された表示データが直接指定されたラッチ回路（２７
Ｊのアドレスに記憶される。
て、テーブル参照命令ＴＷＲＴが実行されたときの動作
を示すタイミング図であり、第２図に示す如く、テーブ
ル参照命令ＴＷＲＴは２マシンサイクルによって実行さ
れる。テーブル参照命令ＴＷＲＴを実行する前に表示す
べき表示素子の点灯情報を示す表示データの記憶された
テーブル領域σ２の８ビツトのアドレスの下位４ビツト
をＲＡＭｆｉ力から読み出してアキュームレータ０四に
セットし、上位４ビツトを記憶するＲＡＭ（ｌηのアド
レスをデータポインタ霞にセットしておく。そして、テ
ーブル参照命令ＴＷＲＴがプログラムカウンタ０滲によ
りＲＯＭ（９１から読み出されてインストラクションレ
ジスタα■にセットされると、次の第１マシンサイクル
及び第２マシンサイクルで実行される。第１マシンサイ
クルのタイミングＴ、になるとコントロール回路（６）
から制御信号ＴＡＢＬＥが出力されるため、ＲＯＭ（９
１のアドレス入力には、アキュームレータα９のデータ
及びＲＡＭａηから読み出されたデータがマルチプレク
サα９を介して印加され、これら８ビツトのデータでＲ
ＯＭ（９１のアドレス指定が為される。このアドレスに
記憶された表示データは第１マシンサイクルのタイミン
グＴ４で読み出されて出力される。次に、第２マシンサ
イクルのタイミングＴ、になると、第１マシンサイクル
で読み出された表示データがＲＯＭ（９）からデータバ
スαＳＫ転送される。一方、ストローブレジスタ（イ）
には予め表示データを記憶すべきラッチ回路＠のアドレ
スを指定する５ビツトのデータＹ、−Ｙ、を記憶してお
く。そして、第２マシンサイクルのタイミングＴ３の後
半に於いて、コントロール回路（６）から制御信号ＰＳ
ＴＢが出力され、これにより、ストローブデコーダＣ４
Ｊからストローブ信号ＰＳＴＢＯ２〜ＰＳＴＢＩＤが同
期して出力される。従って、このタイミングによりデー
タバスαυに送出された表示データが、ストローブＰＬ
Ａ（ハ）及びデータＰＬＡ（１９０組み合わせに従りて
、ストローブ信号ＰＳＴＢＯ２〜ＰＳＴＢＩＤで制御さ
れるラッチに記憶される。即ち、テーブル参照命令ＴＷ
ＲＴの実行によりＲＣ）Ｍ（９１のテーブル領域圓に記
憶された表示データが直接指定されたラッチ回路（２７
Ｊのアドレスに記憶される。
（ト） 発明の効果
上述の如く本発明によれば、テーブル領域に記憶された
表示データが直接ラッチ回路に転送されるため、データ
デコーダが不要となり、素子数が減少するものである。
表示データが直接ラッチ回路に転送されるため、データ
デコーダが不要となり、素子数が減少するものである。
更に、テーブル領域に記憶する表示データを任意に変え
ることにより、数字、文字等に限定されず、グラフや図
形の表示も内部回路を変更することなく実現できる利点
を有すると共に、表示のためのプログラム数も短くでき
る効果を有する。
ることにより、数字、文字等に限定されず、グラフや図
形の表示も内部回路を変更することなく実現できる利点
を有すると共に、表示のためのプログラム数も短くでき
る効果を有する。
第１図は本発明の実施例を示すブロック図、第２図は第
１図に示された実施例の動作を示すタイミング図、第３
図は従来例を示すブロック図である。 （６）・・・コントロール回路、（７）・・・インスト
ラクションデコーダ、（８）・・・タイミングジェネレ
ータ、（９）・・・ＲＯＭ、 Ｑω・・・インストラ
クションレジスタ、（１１）・・・プログラム領域、
鰻・・・テーブル領域、０Ｊ・・・マルチプレクサ、
αａ・・・プログラムカウンタ、α鼾・・アキュームレ
ータ、 αか・・データポインタ、（１７）・・・ＲＡ
Ｍ、 （ｌ岨・・データバス、 Ｈ・・・データＰＬ
Ａ％ （イ）・・・ストローブポインタ、 （２１１・
・・液晶ドライバー回路、 （ハ）・・・ラッチ回路、
（ハ）・・・データＰＬＡ、 ｃ！４）・・・スト
ローブデコーダ。
１図に示された実施例の動作を示すタイミング図、第３
図は従来例を示すブロック図である。 （６）・・・コントロール回路、（７）・・・インスト
ラクションデコーダ、（８）・・・タイミングジェネレ
ータ、（９）・・・ＲＯＭ、 Ｑω・・・インストラ
クションレジスタ、（１１）・・・プログラム領域、
鰻・・・テーブル領域、０Ｊ・・・マルチプレクサ、
αａ・・・プログラムカウンタ、α鼾・・アキュームレ
ータ、 αか・・データポインタ、（１７）・・・ＲＡ
Ｍ、 （ｌ岨・・データバス、 Ｈ・・・データＰＬ
Ａ％ （イ）・・・ストローブポインタ、 （２１１・
・・液晶ドライバー回路、 （ハ）・・・ラッチ回路、
（ハ）・・・データＰＬＡ、 ｃ！４）・・・スト
ローブデコーダ。
Claims (1)
- １、表示素子駆動回路及び表示素子の点灯情報を示す表
示データを記憶し前記表示素子駆動回路に供給するラッ
チ回路を備えたマイクロコンピュータに於いて、所定メ
モリのテーブル領域に必要とする表示データを予め記憶
しておき、テーブル参照命令の実行により、所定のレジ
スタで指定された前記テーブル領域のアドレスに記憶さ
れた前記表示データが前記ラッチ回路の指定された部分
に転送記憶されることを特徴とするマイクロコンピュー
タの表示データ出力方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60159116A JPS6219930A (ja) | 1985-07-18 | 1985-07-18 | 表示駆動機能を有するマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60159116A JPS6219930A (ja) | 1985-07-18 | 1985-07-18 | 表示駆動機能を有するマイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6219930A true JPS6219930A (ja) | 1987-01-28 |
| JPH0378655B2 JPH0378655B2 (ja) | 1991-12-16 |
Family
ID=15686585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60159116A Granted JPS6219930A (ja) | 1985-07-18 | 1985-07-18 | 表示駆動機能を有するマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6219930A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03180892A (ja) * | 1989-12-11 | 1991-08-06 | Sanyo Electric Co Ltd | 液晶表示用マイクロコンピュータ |
| JPH03192390A (ja) * | 1989-12-22 | 1991-08-22 | Sanyo Electric Co Ltd | 液晶表示用マイクロコンピュータ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5630177A (en) * | 1979-08-22 | 1981-03-26 | Hitachi Ltd | Character generator |
| JPS5690338A (en) * | 1979-12-24 | 1981-07-22 | Seiko Epson Corp | Microcomputer |
| JPS56101244A (en) * | 1980-01-16 | 1981-08-13 | Nec Corp | Integrated circuit |
-
1985
- 1985-07-18 JP JP60159116A patent/JPS6219930A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5630177A (en) * | 1979-08-22 | 1981-03-26 | Hitachi Ltd | Character generator |
| JPS5690338A (en) * | 1979-12-24 | 1981-07-22 | Seiko Epson Corp | Microcomputer |
| JPS56101244A (en) * | 1980-01-16 | 1981-08-13 | Nec Corp | Integrated circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03180892A (ja) * | 1989-12-11 | 1991-08-06 | Sanyo Electric Co Ltd | 液晶表示用マイクロコンピュータ |
| JPH03192390A (ja) * | 1989-12-22 | 1991-08-22 | Sanyo Electric Co Ltd | 液晶表示用マイクロコンピュータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0378655B2 (ja) | 1991-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4737782A (en) | Liquid crystal display drive circuit with variable sequence of backplate scanning and variable duty factor | |
| US4839638A (en) | Programmable circuit for controlling a liquid crystal display | |
| JPS6219930A (ja) | 表示駆動機能を有するマイクロコンピュータ | |
| US5646645A (en) | Flashing LCD display system | |
| US4282514A (en) | Electronic converter | |
| US4051471A (en) | Key input means providing common key identifying and display driving digit timing signals | |
| JP3523938B2 (ja) | 表示制御装置 | |
| US4806923A (en) | Miniaturized electronic apparatus | |
| US5301307A (en) | Microprocessor having waiting function | |
| EP0713173A1 (en) | Data processing system | |
| JPS599245Y2 (ja) | 表示装置 | |
| JPS5812254Y2 (ja) | 計算器 | |
| JP2589169B2 (ja) | 表示回路 | |
| JP2522925B2 (ja) | マイクロコンピユ−タ | |
| JP2639986B2 (ja) | マイクロコンピュータの表示装置 | |
| SU564631A1 (ru) | Устройство дл ввода данных | |
| US5101196A (en) | Display device for microcomputer | |
| JPS6310555Y2 (ja) | ||
| KR100237906B1 (ko) | 액정표시시스템 | |
| JPS63131175A (ja) | キヤラクタ表示装置 | |
| JPS581757B2 (ja) | プログラムタイマ− | |
| JPH09114438A (ja) | 文字表示装置 | |
| JPS63175891A (ja) | マイクロコンピユ−タ | |
| JPS62287323A (ja) | マイクロコンピユ−タ | |
| JPS6356553B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |