JPH0378655B2 - - Google Patents
Info
- Publication number
- JPH0378655B2 JPH0378655B2 JP60159116A JP15911685A JPH0378655B2 JP H0378655 B2 JPH0378655 B2 JP H0378655B2 JP 60159116 A JP60159116 A JP 60159116A JP 15911685 A JP15911685 A JP 15911685A JP H0378655 B2 JPH0378655 B2 JP H0378655B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- output
- strobe
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000006870 function Effects 0.000 claims description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 101000585281 Daboia russelii Basic phospholipase A2 3 Proteins 0.000 description 1
- 101001098123 Naja naja Phospholipase A2 3 Proteins 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 210000004270 pstb Anatomy 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Microcomputers (AREA)
- Digital Computer Display Output (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、表示駆動機能を有するマイクロコン
ピユータに関する。
ピユータに関する。
(ロ) 従来の技術
近年、マイクロコンピユータの多機能化が進
み、表示装置を直接駆動することの可能なマイク
ロコンピユータが製品化されている。例えば、本
願出願人が昭和60年３月１日に発行した
「LC5800シリーズ ユーザーズマニユアル」の第
27頁にマイクロコンピユータに内蔵された液晶駆
動が示されている。
み、表示装置を直接駆動することの可能なマイク
ロコンピユータが製品化されている。例えば、本
願出願人が昭和60年３月１日に発行した
「LC5800シリーズ ユーザーズマニユアル」の第
27頁にマイクロコンピユータに内蔵された液晶駆
動が示されている。
このようなマイクロコンピユータの液晶駆動部
分は、第３図に示す如く、データ出力命令の実行
時にRAMから読み出されて送られてくるデータ
をデコードするデコーダ１と、液晶駆動装置の点
灯情報を記憶するラツチ回路２と、ラツチ回路２
の記憶位置を指定するストローブデータY0〜Y4
をデコードするストローブデコーダ３と、液晶を
直接駆動するための液晶駆動回路４と、データデ
コーダ１及びストローブデコーダ３とラツチ回路
２に間に設けられたPLA５から構成されている。
PLA５はラツチ回路２の各ラツチに入力する表
示信号ａ〜ｈおよびストローブ信号PSTB02〜
PSTB1Dの組み合わせをマスクによつて自由に
選択するものである。データデコーダ１は例えば
数字を表示するための表示信号ａ〜ｈを作成する
ためのものである場合、データ出力命令を実行す
るとRAMから読み出されたデータがデータデコ
ーダ１で表示信号ａ〜ｈに変換され、液晶表示装
置の所定の桁に数字が表示される。
分は、第３図に示す如く、データ出力命令の実行
時にRAMから読み出されて送られてくるデータ
をデコードするデコーダ１と、液晶駆動装置の点
灯情報を記憶するラツチ回路２と、ラツチ回路２
の記憶位置を指定するストローブデータY0〜Y4
をデコードするストローブデコーダ３と、液晶を
直接駆動するための液晶駆動回路４と、データデ
コーダ１及びストローブデコーダ３とラツチ回路
２に間に設けられたPLA５から構成されている。
PLA５はラツチ回路２の各ラツチに入力する表
示信号ａ〜ｈおよびストローブ信号PSTB02〜
PSTB1Dの組み合わせをマスクによつて自由に
選択するものである。データデコーダ１は例えば
数字を表示するための表示信号ａ〜ｈを作成する
ためのものである場合、データ出力命令を実行す
るとRAMから読み出されたデータがデータデコ
ーダ１で表示信号ａ〜ｈに変換され、液晶表示装
置の所定の桁に数字が表示される。
(ハ) 発明が解決しようとする問題点
しかしながら、第３図に示されたマイクロコン
ピユータでは、予めデータデコーダ１で決められ
たパターンの表示、即ち、数字であれば数字の表
示、アルフアベツトであればアルフアベツト、等
の限定された表示だけであり、その他の表示を行
うことはできない。更に、多種類の表示を行うた
めにはデータデコーダ１の容量を増加させなけれ
ばならず素子数が増し、チツプ面積が大きくなる
欠点があつた。
ピユータでは、予めデータデコーダ１で決められ
たパターンの表示、即ち、数字であれば数字の表
示、アルフアベツトであればアルフアベツト、等
の限定された表示だけであり、その他の表示を行
うことはできない。更に、多種類の表示を行うた
めにはデータデコーダ１の容量を増加させなけれ
ばならず素子数が増し、チツプ面積が大きくなる
欠点があつた。
(ニ) 問題点を解決するための手段
本発明は上述した点に鑑みて為されたものであ
り、プログラムを記憶する領域及び前記表示デー
タを記憶するテーブル領域を有するメモリと、該
メモリのテーブル領域を指定するアドレスを記憶
するレジスタと、前記メモリのプログラム領域の
アドレスを指定するプログラムカウンタと、テー
ブル参照命令が実行されたときに出力される制御
信号によりプログラムカウンタの出力から前記レ
ジスタの出力を切り替えて前記メモリに出力する
切り替え回路とを備えたことにより、データデコ
ーダを不要とするとともに、任意の表示を可能と
したものである。
り、プログラムを記憶する領域及び前記表示デー
タを記憶するテーブル領域を有するメモリと、該
メモリのテーブル領域を指定するアドレスを記憶
するレジスタと、前記メモリのプログラム領域の
アドレスを指定するプログラムカウンタと、テー
ブル参照命令が実行されたときに出力される制御
信号によりプログラムカウンタの出力から前記レ
ジスタの出力を切り替えて前記メモリに出力する
切り替え回路とを備えたことにより、データデコ
ーダを不要とするとともに、任意の表示を可能と
したものである。
(ホ) 作用
上述の方法によれば、テーブル参照命令は２マ
シンサイクルを費して実行され、前半の第１マシ
ンサイクルによつてROM内のテーブル領域のア
ドレスが、切り替え回路によつてプログラムカウ
ンタから切り換えられたレジスタによつて指定さ
れ、そのアドレスに記憶されている表示データが
読み出され、後半の第２マシンサイクルに於い
て、ROMから読み出された表示データがストロ
ーブ信号で指定されたラツチに直接転送記憶され
る。これにより、任意の表示を行うことが可能と
なる。
シンサイクルを費して実行され、前半の第１マシ
ンサイクルによつてROM内のテーブル領域のア
ドレスが、切り替え回路によつてプログラムカウ
ンタから切り換えられたレジスタによつて指定さ
れ、そのアドレスに記憶されている表示データが
読み出され、後半の第２マシンサイクルに於い
て、ROMから読み出された表示データがストロ
ーブ信号で指定されたラツチに直接転送記憶され
る。これにより、任意の表示を行うことが可能と
なる。
(ヘ) 実施例
第１図は本発明の実施例を示すマイクロコンピ
ユータのブロツク図である。コントロール回路６
は、インストラクシヨンデコーダ７からの出力、
及び、タイミングジエネレータ８からのタイミン
グ信号に基いて、マイクロコンピユータ内部の動
作を制御するものであり、多数の制御信号を出力
する。制御信号TABLEは、テーブル参照命令
TWRTが実行されたときに出力される制御信号
の一つである。タイミングジエネレータ８はマイ
クロコンピユータの動作に必要なタイミング信号
を印加された基準クロツクパルスCPに基いて発
生するものであり、マイクロコンピユータの１マ
シンサイクルはT1，T2，T3，T4の基本的な４つ
のタイミングから成る。インストラクシヨンデコ
ーダ７は、ROM９か読み出された実行すべき命
令コードを記憶するインストラクシヨンレジスタ
１０の出力を入力して、その命令が何であるかを
解読するものであり、コントロール回路６が発生
すべき制御信号を指示する。ROM９は、命令コ
ードの集合から成るプログラムが固定的に記憶さ
れるプログラム領域１１と、表示素子の点灯情報
を示す表示データが複数記憶されたテーブル領域
１２とを有しており、ROM９のアドレス入力に
はマルチプレクサ１３の出力が接続される。マル
チプレクサ１３の入力にはプログラムカウンタ１
４の出力が印加されると共に、データを一時保持
するアキユムレータ１５の出力、及びデータポイ
ンタ１６によつてアドレス指定されるRAM１７
の出力が印加される。マルチプレクサ１３は、通
常プログラムカウンタ１４の出力をROM９に印
加してプログラムカウンタ１４によるプログラム
領域１１のアドレス指定を可能とし、このとき読
み出された命令コードはインスタラクシヨンレジ
スタ１０に送出され記憶される。また、マルチプ
レクサ１３はテーブル参照命令TWRTが実行さ
れたときコントロール回路６から出力される制御
信号TABLEによつて制御され、アキユームレー
タ１５及びRAM１７の出力をROM９に印加し、
アキユームレータ１５及びRAM１７の出力によ
るテーブル領域１２のアドレス指定を可能とす
る。このとき読み出しされた表示データはデータ
バス１８に送出される。データバス１８には
ROM９の他にアキユームレータ１５、RAM１
７、及び、データポインタ１６の入出力が接続さ
れ、更に、データバス１８はデータPLA１９及
びストローブポインタ２０に接続される。
ユータのブロツク図である。コントロール回路６
は、インストラクシヨンデコーダ７からの出力、
及び、タイミングジエネレータ８からのタイミン
グ信号に基いて、マイクロコンピユータ内部の動
作を制御するものであり、多数の制御信号を出力
する。制御信号TABLEは、テーブル参照命令
TWRTが実行されたときに出力される制御信号
の一つである。タイミングジエネレータ８はマイ
クロコンピユータの動作に必要なタイミング信号
を印加された基準クロツクパルスCPに基いて発
生するものであり、マイクロコンピユータの１マ
シンサイクルはT1，T2，T3，T4の基本的な４つ
のタイミングから成る。インストラクシヨンデコ
ーダ７は、ROM９か読み出された実行すべき命
令コードを記憶するインストラクシヨンレジスタ
１０の出力を入力して、その命令が何であるかを
解読するものであり、コントロール回路６が発生
すべき制御信号を指示する。ROM９は、命令コ
ードの集合から成るプログラムが固定的に記憶さ
れるプログラム領域１１と、表示素子の点灯情報
を示す表示データが複数記憶されたテーブル領域
１２とを有しており、ROM９のアドレス入力に
はマルチプレクサ１３の出力が接続される。マル
チプレクサ１３の入力にはプログラムカウンタ１
４の出力が印加されると共に、データを一時保持
するアキユムレータ１５の出力、及びデータポイ
ンタ１６によつてアドレス指定されるRAM１７
の出力が印加される。マルチプレクサ１３は、通
常プログラムカウンタ１４の出力をROM９に印
加してプログラムカウンタ１４によるプログラム
領域１１のアドレス指定を可能とし、このとき読
み出された命令コードはインスタラクシヨンレジ
スタ１０に送出され記憶される。また、マルチプ
レクサ１３はテーブル参照命令TWRTが実行さ
れたときコントロール回路６から出力される制御
信号TABLEによつて制御され、アキユームレー
タ１５及びRAM１７の出力をROM９に印加し、
アキユームレータ１５及びRAM１７の出力によ
るテーブル領域１２のアドレス指定を可能とす
る。このとき読み出しされた表示データはデータ
バス１８に送出される。データバス１８には
ROM９の他にアキユームレータ１５、RAM１
７、及び、データポインタ１６の入出力が接続さ
れ、更に、データバス１８はデータPLA１９及
びストローブポインタ２０に接続される。
表示駆動部は、液晶ドライバー回路２１、ラツ
チ回路２２、ストローブPLA２３、データPLA
１９、ストローブデーコーダ２４及びストローブ
ポインタ２０で構成される。液晶ドライバー回路
２１はラツチ回路２２から印加される表示の点灯
及び消灯を示す信号に基いて、液晶駆動信号を端
子２５から出力するものであり、例えば、1/2バ
イアス1/2デユーテイ法あるいは1/3バイアス1/3
デユーテイ法等の駆動方式が採用される。ラツチ
回路２２は表示素子数に対応する数のラツチを有
し、ストローブPLA２３から印加されるストロ
ーブ信号PSTB０２〜PSTB１Ｄで指定されるラ
ツチにデータPLA１９から印加される表示デー
タａ〜ｈが記憶される。即ち、ラツチ回路２２の
ラツチは複数のアドレスに分割されている。スト
ローブPLA２３とデータPLA１９はデータバス
１８から印加される表示データとストローブデコ
ーダ２４から印加されるストローブ信号PSTB０
２〜PSTB１Ｄの組み合わせをマスクによつて選
択するものである。ストローブポインタ２０はラ
ツチ回路２２のアドレスを指定するデータを記憶
する５ビツトのレジスタであり、ストローブポイ
ンタ２０の出力Y0〜Y4はストローブデコーダ２
４によつてストローブ信号PSTB０２〜PSTB１
Ｄに変換される。
チ回路２２、ストローブPLA２３、データPLA
１９、ストローブデーコーダ２４及びストローブ
ポインタ２０で構成される。液晶ドライバー回路
２１はラツチ回路２２から印加される表示の点灯
及び消灯を示す信号に基いて、液晶駆動信号を端
子２５から出力するものであり、例えば、1/2バ
イアス1/2デユーテイ法あるいは1/3バイアス1/3
デユーテイ法等の駆動方式が採用される。ラツチ
回路２２は表示素子数に対応する数のラツチを有
し、ストローブPLA２３から印加されるストロ
ーブ信号PSTB０２〜PSTB１Ｄで指定されるラ
ツチにデータPLA１９から印加される表示デー
タａ〜ｈが記憶される。即ち、ラツチ回路２２の
ラツチは複数のアドレスに分割されている。スト
ローブPLA２３とデータPLA１９はデータバス
１８から印加される表示データとストローブデコ
ーダ２４から印加されるストローブ信号PSTB０
２〜PSTB１Ｄの組み合わせをマスクによつて選
択するものである。ストローブポインタ２０はラ
ツチ回路２２のアドレスを指定するデータを記憶
する５ビツトのレジスタであり、ストローブポイ
ンタ２０の出力Y0〜Y4はストローブデコーダ２
４によつてストローブ信号PSTB０２〜PSTB１
Ｄに変換される。
第２図は第１図に示されたマイクロコンピユー
タに於いて、デーブル参照命令TWRTが実行さ
れたときの動作を示すタイミング図であり、第２
図に示す如く、テーブ参照命令TWRTは２マシ
ンサイクルによつて実行される。テーブル参照命
令TWRTを実行する前に表示すべき表示素子の
点灯情報を示す表示データの記憶されたテーブル
領域１２の８ビツトのアドレスの下位４ビツトを
RAM１７から読み出してアキユームレータ１５
にセツトし、上位４ビツトを記憶するRAM１７
のアドレスをデータポインタ１６にセツトしてお
く。そして、テーブル参照命令TWRTがプログ
ラムカウンタ１４によりROM９から読み出され
てインストラクシヨンレジスタ１０にセツトされ
ると、次の第１マシンサイクル及び第２マシンサ
イクルで実行される。第１マシンサイクルのタイ
ミングT2になるとコントロール回路６ら制御信
号TABLEが出力されるため、ROM９のアドレ
ス入力には、アキユームレータ１５のデータ及び
RAM１７から読み出されたデータがマルチプレ
クサ１３を介して印加され、これら８ビツトのデ
ータでROM９のアドレス指定が為される。この
アドレスに記憶された表示データは第１マシンサ
イルのタイミングT4で読み出されて出力される。
次に、第２マシンサイクルのタイミングT2にな
ると、第１マシンサイクルで読み出された表示デ
ータがROM９からデータバス１８に転送され
る。一方、ストローブレジスタ２０には予め表示
データを記憶すべきラツチ回路２２のアドレスを
指定する５ビツトのデータY0〜Y4を記憶してお
く。そして、第２マシンサイクルのタイミング
T3の後半に於いて、コントロール回路６から制
御信号PSTBが出力され、これにより、ストロー
ブデコーダ２４からストローブ信号PSTB０２〜
PSTB１Ｄが同期して出力される。従つて、この
タイミングによりデータバス１８に送出された表
示データが、ストローブPLA２３及びデータ
PLA１９の組み合わせに従つて、ストローブ信
号PSTB０２〜PSTB１Ｄで制御されるラツチに
記憶される。即ち、テーブル参照命令TWRTの
実行によりROM９のテーブル領域１２に記憶さ
れた表示データが直接指定されたラツチ回路２２
のアドレスに記憶される。
タに於いて、デーブル参照命令TWRTが実行さ
れたときの動作を示すタイミング図であり、第２
図に示す如く、テーブ参照命令TWRTは２マシ
ンサイクルによつて実行される。テーブル参照命
令TWRTを実行する前に表示すべき表示素子の
点灯情報を示す表示データの記憶されたテーブル
領域１２の８ビツトのアドレスの下位４ビツトを
RAM１７から読み出してアキユームレータ１５
にセツトし、上位４ビツトを記憶するRAM１７
のアドレスをデータポインタ１６にセツトしてお
く。そして、テーブル参照命令TWRTがプログ
ラムカウンタ１４によりROM９から読み出され
てインストラクシヨンレジスタ１０にセツトされ
ると、次の第１マシンサイクル及び第２マシンサ
イクルで実行される。第１マシンサイクルのタイ
ミングT2になるとコントロール回路６ら制御信
号TABLEが出力されるため、ROM９のアドレ
ス入力には、アキユームレータ１５のデータ及び
RAM１７から読み出されたデータがマルチプレ
クサ１３を介して印加され、これら８ビツトのデ
ータでROM９のアドレス指定が為される。この
アドレスに記憶された表示データは第１マシンサ
イルのタイミングT4で読み出されて出力される。
次に、第２マシンサイクルのタイミングT2にな
ると、第１マシンサイクルで読み出された表示デ
ータがROM９からデータバス１８に転送され
る。一方、ストローブレジスタ２０には予め表示
データを記憶すべきラツチ回路２２のアドレスを
指定する５ビツトのデータY0〜Y4を記憶してお
く。そして、第２マシンサイクルのタイミング
T3の後半に於いて、コントロール回路６から制
御信号PSTBが出力され、これにより、ストロー
ブデコーダ２４からストローブ信号PSTB０２〜
PSTB１Ｄが同期して出力される。従つて、この
タイミングによりデータバス１８に送出された表
示データが、ストローブPLA２３及びデータ
PLA１９の組み合わせに従つて、ストローブ信
号PSTB０２〜PSTB１Ｄで制御されるラツチに
記憶される。即ち、テーブル参照命令TWRTの
実行によりROM９のテーブル領域１２に記憶さ
れた表示データが直接指定されたラツチ回路２２
のアドレスに記憶される。
(ト) 発明の効果
上述の如く本発明によれば、テーブル領域に記
憶された表示データが直接ラツチ回路に転送され
るため、データデコーダが不要となり、素子数が
減少するものである。更に、テーブル領域に記憶
する素子データを任意に変えることにより、数
字、文字等に限定されず、グラフや図形の表示も
内部回路を変更することなく実現できる利点を有
すると共に、表示のためのプログラム数を短くで
きる効果を有する。
憶された表示データが直接ラツチ回路に転送され
るため、データデコーダが不要となり、素子数が
減少するものである。更に、テーブル領域に記憶
する素子データを任意に変えることにより、数
字、文字等に限定されず、グラフや図形の表示も
内部回路を変更することなく実現できる利点を有
すると共に、表示のためのプログラム数を短くで
きる効果を有する。
第１図は本発明の実施例を示すブロツク図、第
２図は第１図に示された実施例の動作を示すタイ
ミング図、第３図は従来例を示すブロツク図であ
る。 ６……コントロール回路、７……インストラク
シヨンデコーダ、８……タイミングジエネレー
タ、９……ROM、１０……インストラクシヨン
レジスタ、１１……プログラム領域、１２……テ
ーブル領域、１３……マルチプレクサ、１４……
プログラムカウンタ、１５……アキユームレー
タ、１６……データポインタ、１７……RAM、
１８……データバス、１９……データPLA、２
０……ストローブポインタ、２１……液晶ドライ
バー回路、２２……ラツチ回路、２３……データ
PLA、２４……ストローブデコーダ。
２図は第１図に示された実施例の動作を示すタイ
ミング図、第３図は従来例を示すブロツク図であ
る。 ６……コントロール回路、７……インストラク
シヨンデコーダ、８……タイミングジエネレー
タ、９……ROM、１０……インストラクシヨン
レジスタ、１１……プログラム領域、１２……テ
ーブル領域、１３……マルチプレクサ、１４……
プログラムカウンタ、１５……アキユームレー
タ、１６……データポインタ、１７……RAM、
１８……データバス、１９……データPLA、２
０……ストローブポインタ、２１……液晶ドライ
バー回路、２２……ラツチ回路、２３……データ
PLA、２４……ストローブデコーダ。
Claims (1)
- 【特許請求の範囲】 １ 表示素子の点灯情報を示す表示データを記憶
するラツチ回路と、 該ラツチ回路の記憶データに基づいて表示素子
を駆動する表示素子駆動回路と、 前記ラツチ回路の記憶位置を指定するストロー
ブ信号を発生する手段とを備えた表示駆動機能を
有するマイクロコンピユータにおいて、 プログラムを記憶する領域及び前記表示データ
を記憶するテーブル領域を有するメモリと、 該メモリのテーブル領域を指定するアドレスを
記憶するレジスタと、 前記メモリのプログラム領域のアドレスを指定
するプログラムカウンタと、 テーブル参照命令が実行されたときに出力され
る制御信号によりプログラムカウンタの出力から
前記レジスタの出力を切り替えて前記メモリに出
力する切り替え回路と、 を備えたことを特徴とする表示駆動機能を有する
マイクロコンピユータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60159116A JPS6219930A (ja) | 1985-07-18 | 1985-07-18 | 表示駆動機能を有するマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60159116A JPS6219930A (ja) | 1985-07-18 | 1985-07-18 | 表示駆動機能を有するマイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6219930A JPS6219930A (ja) | 1987-01-28 |
| JPH0378655B2 true JPH0378655B2 (ja) | 1991-12-16 |
Family
ID=15686585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60159116A Granted JPS6219930A (ja) | 1985-07-18 | 1985-07-18 | 表示駆動機能を有するマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6219930A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03180892A (ja) * | 1989-12-11 | 1991-08-06 | Sanyo Electric Co Ltd | 液晶表示用マイクロコンピュータ |
| JPH03192390A (ja) * | 1989-12-22 | 1991-08-22 | Sanyo Electric Co Ltd | 液晶表示用マイクロコンピュータ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5630177A (en) * | 1979-08-22 | 1981-03-26 | Hitachi Ltd | Character generator |
| JPS5690338A (en) * | 1979-12-24 | 1981-07-22 | Seiko Epson Corp | Microcomputer |
| JPS56101244A (en) * | 1980-01-16 | 1981-08-13 | Nec Corp | Integrated circuit |
-
1985
- 1985-07-18 JP JP60159116A patent/JPS6219930A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5630177A (en) * | 1979-08-22 | 1981-03-26 | Hitachi Ltd | Character generator |
| JPS5690338A (en) * | 1979-12-24 | 1981-07-22 | Seiko Epson Corp | Microcomputer |
| JPS56101244A (en) * | 1980-01-16 | 1981-08-13 | Nec Corp | Integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6219930A (ja) | 1987-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63146298A (ja) | 可変語長シフトレジスタ | |
| US4839638A (en) | Programmable circuit for controlling a liquid crystal display | |
| JPS645347B2 (ja) | ||
| JPH0378655B2 (ja) | ||
| US4282514A (en) | Electronic converter | |
| US4051471A (en) | Key input means providing common key identifying and display driving digit timing signals | |
| JP2522925B2 (ja) | マイクロコンピユ−タ | |
| US4806923A (en) | Miniaturized electronic apparatus | |
| JP2639986B2 (ja) | マイクロコンピュータの表示装置 | |
| JP2524130Y2 (ja) | データ入力装置 | |
| JP2589169B2 (ja) | 表示回路 | |
| JP2576088B2 (ja) | デ−タ記憶装置付電子機器 | |
| JPS6310555Y2 (ja) | ||
| KR880001748B1 (ko) | 정류장 자동 안내 시스템 | |
| JPH0718174Y2 (ja) | 任意波形発生器 | |
| JPS6229979Y2 (ja) | ||
| JPH0462590B2 (ja) | ||
| JPS6246875B2 (ja) | ||
| JPS581757B2 (ja) | プログラムタイマ− | |
| JPS606876Y2 (ja) | ドットパタ−−ン表示装置 | |
| JP2577429B2 (ja) | 表示制御装置 | |
| JPS6122309Y2 (ja) | ||
| JPH01302292A (ja) | リモートコントローラの表示装置 | |
| JPS62287323A (ja) | マイクロコンピユ−タ | |
| JPH052253U (ja) | 外部メモリを用いる電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |