JPH1173168A - 表示制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 表示ＲＡＭの書き込み速度を上げ、表示パネ
ル側の消費電流を低減する。 【解決手段】 表示ＲＡＭ１２の書き込み用のタイミン
グ信号ＴＳ１と読み出し用のタイミング信号ＴＳ２とを
各々制御回路２６及び制御回路２７から独立して得る様
にした。タイミング信号ＴＳ１はマイクロコンピュータ
１のシステムクロックの一部であり、表示用ＲＡＭ１２
の書き込み動作を速くリアルタイムで実行でき、表示用
ＲＡＭの書き込み動作の終了後はマクロコンピュータ１
はフラグ２５の状態を検出することにより別の処理を実
行できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロコンピュ
ータと結合されて動作する表示制御装置に関する。

【０００２】

【従来の技術】図３は従来の表示制御装置を示す回路ブ
ロック図である。図３において、（１）は１チップ型の
マイクロコンピュータである。マイクロコンピュータ
（１）内部には、従来の技術を説明する際に必要な構成
要件が示されている。（２）はＲＯＭ（例えばマスクＲ
ＯＭ）であり、マイクロコンピュータ（１）の動作を制
御する為のプログラムデータが格納されている。（３）
はインストラクションレジスタであり、ＲＯＭ（２）の
読み出しデータを保持するものである。（４）はインス
トラクションデコーダであり、インストラクションレジ
スタ（３）の保持データを解読して制御信号を出力する
ものである。マイクロコンピュータ（１）は、前記制御
信号に従って、各種の論理演算動作を実行する。（５）
はアキュムレータであり、演算データ等を一時保持する
ものである。（６）はＲＡＭ（例えばスタティックＲＡ
Ｍ）であり、演算データ等がアキュムレータ（５）を介
して書き込まれるものである。（７）はＲＯＭであり、
後述する液晶パネルに所定表示する為の表示データがテ
ーブルデータとして格納されたものであり、マイクロコ
ンピュータ（１）外部に設けられる。特に、前記液晶パ
ネルに所定表示を行う時、ＲＯＭ（２）のプログラムデ
ータの解読結果に従って、ＲＯＭ（７）の表示データが
アキュムレータ（５）を介してＲＡＭ（６）に書き込ま
れた状態となる。（８）はタイミングジェネレータであ
り、マイクロコンピュータ（１）の為のシステムクロッ
ク、液晶表示動作の基となるクロックＣＫを発生するも
のである。尚、前記クロックＣＫの周期は、システムク
ロックの周期に比べて非常に長い。

【０００３】（９）は液晶パネル（表示パネル）であ
り、ｍ本のコモン電極及びｎ本のセグメント電極をマト
リクス配置し、コモン電極及びセグメント電極の交点に
おけるコモン駆動電圧及びセグメント駆動電圧の電位差
が実効値電圧以上となった時にドット表示を可能とする
ものである。（１０）はコモン駆動回路であり、液晶パ
ネル（９）にコモン駆動電圧を供給するものである。
（１１）はセグメント駆動回路であり、液晶パネル
（９）にセグメント駆動電圧を供給するものである。

【０００４】（１２）は表示用ＲＡＭであり、液晶パネ
ル（９）に所定表示する為の表示データがマイクロコン
ピュータ（１）のプログラム命令の解読結果に従ってＲ
ＡＭ（６）から読み出されて書き込まれるものである。
表示用ＲＡＭ（１２）の各アドレスは、液晶パネル
（９）の各表示位置に１対１に対応している。表示用Ｒ
ＡＭ（１２）に書き込まれる表示データは論理値「１」
又は論理値「０」のバイナリデータである。表示データ
の各ビットは液晶パネル（９）の各表示ドットに対応す
る。即ち、表示データの所定ビットが論理値「１」の時
は対応ドットの点灯を指示し、表示データの所定ビット
が論理値「０」の時は対応ドットの消灯を指示する。
尚、表示用ＲＡＭ（１２）の１ワードはｘビットとす
る。

【０００５】（１３）はパラレルシリアル変換回路であ
り、表示用ＲＡＭ（１２）からｘビット単位で読み出さ
れた表示データをパラレル状態からシリアル状態へ変換
するものである。（１４）はｎビットのシフトレジスタ
であり、シフトクロックＳＣＫに同期して、パラレルシ
リアル変換回路（１３）から出力されるシリアル状態の
表示データをｎビットまで順次シフトして保持するもの
である。（１５）はｎビットのラッチ回路であり、シフ
トレジスタ（１４）が保持しているｎビットの表示デー
タをラッチするものである。セグメント駆動回路（１
１）は、ラッチ回路（１５）がラッチしている論理値
「１」又は論理値「０」から成るｎビットの表示データ
に応答したセグメント駆動電圧を発生するものである。
セグメント駆動回路（１１）は、論理値「１」の表示デ
ータが供給された時は液晶パネル（９）の対応ドットを
点灯させる為のセグメント駆動電圧を発生し、一方、論
理値「０」の表示データが供給された時は液晶パネル
（９）の対応ドットを消灯させる為のセグメント駆動電
圧を発生する。以上より、液晶パネル（９）の１行分の
ドット表示が実行される。（１６）はアドレスレジスタ
であり、表示用ＲＡＭ（１２）への表示データの書き込
みアドレスを保持するものである。（１７）はアドレス
レジスタであり、表示用ＲＡＭ（１２）からの表示デー
タの読み出しアドレスを保持するものである。尚、書き
込み及び読み出し専用のアドレスレジスタ（１６）（１
７）を設けた理由は、表示用ＲＡＭ（１２）の或るアド
レスに表示データを書き込みながらも、表示用ＲＡＭ
（１２）の別のアドレスから表示データを読み出す機能
を持たせたいからである。表示用ＲＡＭ（１２）がシン
グルポートの場合、書き込みアドレス及び読み出しアド
レスの指定は、マイクロコンピュータ（１）の１マシン
サイクルを構成する複数のシステムクロックの異なるタ
イミングを利用すればよい。（１８）は切換回路であ
り、マイクロコンピュータ（１）から出力される書き込
み許可信号＊ＷＲがローレベルの時はアドレスレジスタ
（１６）側と接続され、マイクロコンピュータ（１）か
ら出力される読み出し許可信号＊ＲＥがローレベルの時
はアドレスレジスタ（１７）側と接続される。

【０００６】（１９）はポートであり、表示用ＲＡＭ
（１２）の為のアドレスデータ及び書き込みデータを通
過させるものである。（２０）はバッファであり、表示
用ＲＡＭ（１２）を書き込み状態とする時は、ローレベ
ルの書き込み許可信号＊ＷＲが印加されて活性化され
る。（２１）は制御回路であり、書き込み許可信号＊Ｗ
Ｒ及び読み出し許可信号＊ＲＥの状態に応じて、前記ク
ロックＣＫを加工するものである。即ち、制御回路（２
１）は、書き込み許可信号＊ＷＲがローレベルの時は、
表示用ＲＡＭ（１２）の書き込みの為のタイミング信号
ＴＳを発生し、読み出し許可信号＊ＲＥがローレベルの
時は、表示用ＲＡＭ（１２）の読み出しの為のタイミン
グ信号ＴＳと、シフトレジスタ（１４）のシフトクロッ
クＳＣＫと、ラッチ回路（１５）のラッチクロックＬＣ
Ｋとを発生する。勿論、表示用ＲＡＭ（１２）を読み出
し状態とした時のタイミング信号ＴＳ、シフトクロック
ＳＣＫ、ラッチクロックＬＣＫの周波数は、液晶パネル
（９）の交番周波数に対応した周波数となっている。制
御回路（２１）は、表示ＲＡＭ（１２）の全アドレスに
表示データを書き込んだ時、即ち、表示ＲＡＭ（１２）
に液晶パネル（９）の１画面に相当する表示データを書
き込んだ時、終了信号ＥＮＤを出力する。

【０００７】ＮＯＲゲート（２２）（２３）はＲＳフリ
ップフロップを構成し、ＮＯＲゲート（２２）の一方の
入力端子（セット端子）はインバータ（２４）を介して
書き込み許可信号＊ＷＲと接続され、ＮＯＲゲート（２
３）の一方の入力端子（リセット端子）は終了信号ＥＮ
Ｄと接続される。即ち、前記ＲＳフリップフロップは、
表示用ＲＡＭ（１２）への書き込みを開始する時にセッ
トされ、表示用ＲＡＭ（１２）への書き込みを終了した
時にリセットされる。（２５）はフラグであり、前記Ｒ
Ｓフリップフロップの出力がセットされる。フラグ（２
５）の内容はポート（１９）の１ビットにセットされ、
ポート（１９）の当該１ビットの内容はマイクロコンピ
ュータ（１）に取り込まれ、表示用ＲＡＭ（１２）の書
き込みの終了の判断に使用される。

【０００８】表示用ＲＡＭ（１２）を書き込み状態とす
る時、マイクロコンピュータ（１）のプログラム命令の
解読結果に従って以下の様に動作する。先ず、書き込み
許可信号＊ＷＲがローレベルになると、切換回路（１
８）がアドレスレジスタ（１６）側と接続され、バッフ
ァ（２０）が活性化され、制御回路（２１）がクロック
ＣＫに基づいてタイミング信号ＴＳを発生し、更に、フ
ラグ（２５）が論理値「１」となってマイクロコンピュ
ータ（１）が表示用ＲＡＭ（１２）の書き込み開始状態
を認識する。次に、ＲＡＭ（６）から表示用ＲＡＭ（１
２）の為のアドレスデータが読み出され、当該アドレス
データはポート（１９）及び切換回路（１８）を介して
アドレスレジスタ（１６）にセットされ、表示用ＲＡＭ
（１２）はアドレス指定される。次に、ＲＡＭ（６）か
ら表示用ＲＡＭ（１２）の為の表示データが読み出さ
れ、当該表示データはポート（１９）を介してバッファ
（２０）に一時保持される。当該表示データはタイミン
グ信号ＴＳに同期して表示用ＲＡＭ（１２）の指定アド
レスに書き込まれる。以上の動作を繰り返し、表示用Ｒ
ＡＭ（１２）の全アドレスに表示データが書き込まれ
る。

【０００９】

【発明が解決しようとする課題】ところで、図３の従来
回路では、マイクロコンピュータ（１）のシステムクロ
ックの周期の方が液晶表示に使用するクロックＣＫの周
期に比べて非常に短い点は先に述べた通りである。しか
し、表示用ＲＡＭ（１２）に供給されるタイミング信号
ＴＳはクロックＣＫを基準に作成される為、表示用ＲＡ
Ｍ（１２）をアドレス指定するタイミングと表示用ＲＡ
Ｍ（１２）に書き込み指示するタイミングとは全く独立
したものとなる。従って、マイクロコンピュータ（１）
は、アドレスレジスタ（１６）にアドレスデータをセッ
トした後は、表示用ＲＡＭ（１２）に表示データが書き
込まれるまで自らの処理を中断しなければならず、時間
が無駄になってしまう問題があった。

【００１０】また、クロックＣＫは、マイクロコンピュ
ータ（１）の処理待ち時間の無駄を考えると、可能な限
り、短い周期（高い周波数）に設定することが望まし
い。しかし、これでは、液晶パネルの実際の交番周波数
が予め定められた交番周波数を超えてしまって液晶表示
が不十分となったり、消費電流が多くなったりする問題
があった。

【００１１】そこで、本発明は、マイクロコンピュータ
の処理待ち時間の無駄を省き、消費電流を少なくできる
表示制御装置を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、表示パネルに所定表
示する為の表示データがマイクロコンピュータからの指
示に従って格納される表示ＲＡＭを有する表示制御装置
において、前記表示ＲＡＭへの書き込みを、マイクロコ
ンピュータを動作させる為のシステムクロックの一部を
用いて行うことを特徴とする。

【００１３】

【発明の実施の形態】本発明の詳細を図面に従って具体
的に説明する。尚、図３と同じ構成については、同一番
号を記しその説明を省略する。図１において、（２６）
は制御回路であり、マイクロコンピュータ（１）のタイ
ミングジェネレータ（８）から発生するシステムクロッ
クと書き込み許可信号＊ＷＲとが印加される。即ち、制
御回路（２６）は、表示用ＲＡＭ（１２）を書き込み状
態とする場合、マイクロコンピュータ（１）のＲＯＭ
（２）から読み出されたプログラム命令の解読結果に従
って、書き込み許可信号＊ＷＲがローレベルになると、
前記システムクロックを内部の論理回路（図示せず）を
用いて演算処理し、前記システムクロックの一部を抜き
取った書き込み用のタイミング信号ＴＳ１を発生する。

【００１４】図２は制御回路（２６）内部の論理回路の
動作を示すタイムチャートである。図２において、マイ
クロコンピュータ（１）のＲＯＭ（２）に格納されたプ
ログラム命令を実行する１マシンサイクルは、例えば６
周期のシステムクロックから成るものとする。書き込み
許可信号＊ＷＲは１マシンサイクルの範囲内で表示デー
タが安定する期間だけローレベルとなる。制御回路（２
６）内部の論理回路は例えば４周期目のシステムクロッ
クを抜き取り、タイミング信号ＴＳ１として出力する様
に構成される。従って、表示ＲＡＭ（１２）には、各マ
シンサイクルの４周期目のシステムクロックに同期して
表示データがリアルタイムで書き込まれることになる。

【００１５】（２７）は制御回路であり、マイクロコン
ピュータ（１）に内蔵されたクロックジェネレータ
（８）から発生する図２の従来技術と同様の低い周波数
のクロックＣＫ、書き込み許可信号＊ＷＲ、及び読み出
し許可信号＊ＲＥが印加される。即ち、制御回路（２
７）は、表示用ＲＡＭ（１２）を読み出し状態とする場
合、マイクロコンピュータ（１）に内蔵されたＲＯＭ
（２）から読み出されたプログラム命令の解読結果に従
って、読み出し許可信号＊ＲＥがローレベルになると、
前記クロックＣＫを内部の論理回路（図示せず）を用い
て演算処理し、液晶パネル（９）の液晶表示の為の交番
周波数に対応した読み出し用のタイミング信号ＴＳ２、
パラレルシリアル変換回路（１３）からシリアル出力さ
れた表示データをシフトレジスタ（１４）に順次シフト
入力する為のシフトクロックＳＣＫ、及びシフトレジス
タ（１４）に蓄えられたｎビットの表示データをラッチ
回路（１５）にラッチさせる為のラッチクロックＬＣＫ
を発生する。

【００１６】以上の様に、本発明の実施の形態は、表示
用ＲＡＭ（１２）を書き込み状態とする為のタイミング
信号ＴＳ１と、表示用ＲＡＭ（１２）を読み出し状態と
する為のタイミング信号ＴＳ２とを、各々独立した２種
類のクロックから得る様にしたものである。表示用ＲＡ
Ｍ（１２）の書き込み動作はパラレルシリアル変換回路
（１３）、シフトレジスタ（１４）、及びラッチ回路
（１５）の動作とは関係ない為、表示用ＲＡＭ（１２）
の書き込み用のタイミング信号ＴＳ１は、液晶パネル
（９）の交番周波数より高い周波数であっても何ら支障
はない。

【００１７】従って、表示用ＲＡＭ（１２）の書き込み
動作を従来より速くリアルタイムで実行でき、従来のバ
ッファ（２０）を不要とできる。また、マイクロコンピ
ュータ（１）のシステムクロックの一部をタイミング信
号ＴＳ１として使用する為、表示用ＲＡＭ（１２）の書
き込み動作が終了した後は、マイクロコンピュータ
（１）はフラグ（２５）の値が論理値「１」から論理値
「０」へ変化したことを検出して他の動作を実行するこ
とも可能となり、無駄な時間を防止できる。更に、表示
用ＲＡＭ（１２）の読み出し用のタイミング信号ＴＳ２
は、液晶パネル（９）の交番周波数に対応した低い周波
数でよい為、液晶表示が良好となると共に消費電流を低
減できる。

【００１８】

【発明の効果】本発明によれば、表示用ＲＡＭの書き込
み動作を従来より速くリアルタイムで実行できる。ま
た、マイクロコンピュータのシステムクロックの一部を
用いて表示用ＲＡＭの書き込み動作を実行する為、表示
用ＲＡＭの書き込み動作が終了した後は、マイクロコン
ピュータは他の動作を実行することも可能となり、無駄
な時間を防止できる。更に、表示用ＲＡＭの読み出し用
のタイミング信号は、表示パネルの表示周波数に対応し
た低い周波数でよい為、良好な表示画面を得ることがで
きると共に消費電流を低減できる等の利点が得られる。

【図面の簡単な説明】

【図１】本発明の表示制御装置を示す回路ブロック図で
ある。

【図２】図１の動作を示すタイムチャートである。

【図３】従来の表示制御装置を示す回路ブロック図であ
る。

【符号の説明】

（１） マイクロコンピュータ （９） 液晶パネル （１２） 表示用ＲＡＭ （２６）（２７） 制御回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 表示パネルに所定表示する為の表示デー
   タがマイクロコンピュータからの指示に従って格納され
   る表示ＲＡＭを有する表示制御装置において、 前記表示ＲＡＭへの書き込みを、マイクロコンピュータ
   を動作させる為のシステムクロックの一部を用いて行う
   ことを特徴とする表示制御装置。