JP3197123B2 - キャラクタ表示データ書込み装置 - Google Patents
キャラクタ表示データ書込み装置Info
- Publication number
- JP3197123B2 JP3197123B2 JP24255993A JP24255993A JP3197123B2 JP 3197123 B2 JP3197123 B2 JP 3197123B2 JP 24255993 A JP24255993 A JP 24255993A JP 24255993 A JP24255993 A JP 24255993A JP 3197123 B2 JP3197123 B2 JP 3197123B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- display data
- circuit
- character
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
- G09G3/16—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source
- G09G3/18—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source using liquid crystals
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Digital Computer Display Output (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電子式小型計算機（以
下、電卓と記す）に設けられるキャラクタ表示データ書
込み装置に係り、特にキャラクタ表示データラッチ回路
を制御する回路に関する。
下、電卓と記す）に設けられるキャラクタ表示データ書
込み装置に係り、特にキャラクタ表示データラッチ回路
を制御する回路に関する。
【０００２】
【従来の技術】例えば液晶表示型の電卓には、入力・演
算・表示などの制御を行うためのＣＰＵ（中央処理装
置）部、制御プログラムを格納するＲＯＭ（読み出し専
用メモリ）部、キー入力部、液晶表示部などと共に、キ
ャラクタ表示データ書込み装置が設けられている。
算・表示などの制御を行うためのＣＰＵ（中央処理装
置）部、制御プログラムを格納するＲＯＭ（読み出し専
用メモリ）部、キー入力部、液晶表示部などと共に、キ
ャラクタ表示データ書込み装置が設けられている。
【０００３】上記キャラクタ表示データ書込み装置は、
回路構成が簡単で低コストで実現可能な方式を採用する
ことが多く、この方式の従来例を図４に示す。ここで、
４０はキャラクタデータ読み出し用のＲＯＭ、４１は置
数処理とか演算処理に際してのキー操作に伴うキー入力
をＣＰＵが判定して発生するキャラクタ表示データ切換
命令信号に基づいて前記ＲＯＭ４０からのキャラクタデ
ータまたは後述する表示データ保持回路４２の保持デー
タを切換え選択する表示データ切換回路である。
回路構成が簡単で低コストで実現可能な方式を採用する
ことが多く、この方式の従来例を図４に示す。ここで、
４０はキャラクタデータ読み出し用のＲＯＭ、４１は置
数処理とか演算処理に際してのキー操作に伴うキー入力
をＣＰＵが判定して発生するキャラクタ表示データ切換
命令信号に基づいて前記ＲＯＭ４０からのキャラクタデ
ータまたは後述する表示データ保持回路４２の保持デー
タを切換え選択する表示データ切換回路である。
【０００４】上記表示データ保持回路４２は、前記表示
データ切換回路４１からシリアルに入力するデータを保
持し、シリアルに出力するデータが前記表示データ切換
回路４１に入力する。
データ切換回路４１からシリアルに入力するデータを保
持し、シリアルに出力するデータが前記表示データ切換
回路４１に入力する。
【０００５】これにより、上記表示データ保持回路４２
は、表示データ切換回路４１からシリアルに出力するデ
ータを切換え選択している時には、この出力データが入
力データとして帰還し、表示データを保持している。こ
の表示データ保持動作状態は、新たな表示データ切換命
令信号が発生しない限り継続する。
は、表示データ切換回路４１からシリアルに出力するデ
ータを切換え選択している時には、この出力データが入
力データとして帰還し、表示データを保持している。こ
の表示データ保持動作状態は、新たな表示データ切換命
令信号が発生しない限り継続する。
【０００６】ラッチパルス生成回路４４は、クロックパ
ルスをＮ進カウンタ回路４３に入力させ、このＮ進カウ
ンタ回路４３のＮ進カウントが終了する毎にラッチパル
スを生成して表示データラッチ回路４５に表示データラ
ッチ用として供給すると共に、液晶表示器駆動のコモン
駆動信号生成回路（図示せず）に切換タイミング信号と
して供給する。
ルスをＮ進カウンタ回路４３に入力させ、このＮ進カウ
ンタ回路４３のＮ進カウントが終了する毎にラッチパル
スを生成して表示データラッチ回路４５に表示データラ
ッチ用として供給すると共に、液晶表示器駆動のコモン
駆動信号生成回路（図示せず）に切換タイミング信号と
して供給する。
【０００７】表示データラッチ回路４５は、前記表示デ
ータ保持回路４２の保持データがパラレルに入力し、こ
の保持データを表示データラッチ用のラッチパルス入力
に同期して表示データとしてラッチする。このラッチさ
れたデータは、液晶表示器の各表示桁に対応して例えば
７セグメント分のビットデータを有し、セグメント信号
として液晶表示器に供給する。
ータ保持回路４２の保持データがパラレルに入力し、こ
の保持データを表示データラッチ用のラッチパルス入力
に同期して表示データとしてラッチする。このラッチさ
れたデータは、液晶表示器の各表示桁に対応して例えば
７セグメント分のビットデータを有し、セグメント信号
として液晶表示器に供給する。
【０００８】上記構成のキャラクタ表示データ書込み装
置において、表示データ保持回路４２の保持データを表
示データラッチ回路４５にラッチするタイミング（表示
データの書込みタイミング）をラッチパルスに同期させ
ている。この場合、表示データ切換命令信号が発生した
時、表示データラッチ用のラッチパルスとの同期がとれ
るまでソフトウェア処理により待機状態に設定してい
る。
置において、表示データ保持回路４２の保持データを表
示データラッチ回路４５にラッチするタイミング（表示
データの書込みタイミング）をラッチパルスに同期させ
ている。この場合、表示データ切換命令信号が発生した
時、表示データラッチ用のラッチパルスとの同期がとれ
るまでソフトウェア処理により待機状態に設定してい
る。
【０００９】このため、図５に示すように、ＣＰＵの制
御プログラム中の表示ルーチンの一部（演算処理命令と
表示データ書込み命令との間）に待機状態に設定させる
ための書込み待機命令のステップを設けている。
御プログラム中の表示ルーチンの一部（演算処理命令と
表示データ書込み命令との間）に待機状態に設定させる
ための書込み待機命令のステップを設けている。
【００１０】しかし、上記したようにキャラクタデータ
表示に際して、ソフトウェア処理により待機状態に設定
すると、処理速度が遅くなり、この処理速度を速くする
ためには、通常、動作クロック周波数を高くする必要が
ある。
表示に際して、ソフトウェア処理により待機状態に設定
すると、処理速度が遅くなり、この処理速度を速くする
ためには、通常、動作クロック周波数を高くする必要が
ある。
【００１１】一方、電卓は電池電源が一般的に用いられ
ており、その消費電力を低減するためには動作クロック
周波数を低く抑えることが望まく、処理速度と消費電力
とのバランスを考慮して動作クロック周波数を決定して
いるが、前記ソフトウェア処理による待機状態の設定に
伴う処理速度が遅い点を動作クロック周波数を高くする
ことなく解決することが望まれている。
ており、その消費電力を低減するためには動作クロック
周波数を低く抑えることが望まく、処理速度と消費電力
とのバランスを考慮して動作クロック周波数を決定して
いるが、前記ソフトウェア処理による待機状態の設定に
伴う処理速度が遅い点を動作クロック周波数を高くする
ことなく解決することが望まれている。
【００１２】
【発明が解決しようとする課題】上記したように従来の
キャラクタ表示データ書込み装置は、キャラクタ表示デ
ータの書込みタイミングをラッチパルスに同期させてい
るので、表示データ切換命令信号が発生した時に表示デ
ータラッチ用のラッチパルスとの同期がとれるまでソフ
トウェア処理により待機状態に設定する必要があり、処
理速度が遅くなるという問題があった。
キャラクタ表示データ書込み装置は、キャラクタ表示デ
ータの書込みタイミングをラッチパルスに同期させてい
るので、表示データ切換命令信号が発生した時に表示デ
ータラッチ用のラッチパルスとの同期がとれるまでソフ
トウェア処理により待機状態に設定する必要があり、処
理速度が遅くなるという問題があった。
【００１３】本発明は上記の問題点を解決すべくなされ
たもので、表示データ切換命令信号が発生した時点で直
ちにキャラクタ表示データの書込みを行うことができ、
動作クロック周波数を高くすることなくキャラクタ表示
データ書込みの処理速度を改善し得るキャラクタ表示デ
ータ書込み装置を提供することを目的とする。
たもので、表示データ切換命令信号が発生した時点で直
ちにキャラクタ表示データの書込みを行うことができ、
動作クロック周波数を高くすることなくキャラクタ表示
データ書込みの処理速度を改善し得るキャラクタ表示デ
ータ書込み装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明は、電子式小型計
算機に設けられ、ＣＰＵからのキャラクタ表示データ切
換命令信号入力を受けてキャラクタ表示用の保持データ
をラッチしてキャラクタデータ表示部に供給するキャラ
クタ表示データ書込み部と、このキャラクタ表示データ
書込み部に設けられ、前記表示データ切換命令信号が発
生した時点でキャラクタ表示データ用の保持データをラ
ッチするためのラッチパルスを直ちに生成させるように
制御する制御回路とを備えたキャラクタ表示データ書込
み装置を要旨とするものである。そして、前記キャラク
タ表示データ書込み部は、表示データ切換命令信号に基
づいてキャラクタデータ用メモリからのキャラクタデー
タまたは別の回路からのキャラクタ表示用保持データを
切換え選択する表示データ切換回路と、この表示データ
切換回路からシリアルに入力するデータを保持し、シフ
トレジスタからシリアルに出力するデータが前記表示デ
ータ切換回路にキャラクタ表示用保持データとして入力
する表示データ保持回路と、この表示データ保持回路の
保持データがパラレルに入力し、この保持データを別に
供給される表示データラッチ用のラッチパルス入力に同
期して表示データとしてラッチする表示データラッチ回
路と、クロックパルス入力をカウントし、Ｎ個カウント
が終了する毎にリセットパルスを生成するＮ進カウンタ
回路と、このＮ進カウンタ回路のリセットパルス出力に
同期して前記表示データラッチ用のラッチパルスを生成
して前記表示データラッチ回路に供給すると共に、前記
キャラクタデータ表示部のコモン駆動信号の切換タイミ
ング信号として供給するラッチパルス生成回路とを備
え、前記制御回路は、前記表示データ切換命令信号が入
力した時点で前記Ｎ進カウンタ回路のカウント動作を強
制的に終了させてリセットパルスを生成させることを特
徴としている。
算機に設けられ、ＣＰＵからのキャラクタ表示データ切
換命令信号入力を受けてキャラクタ表示用の保持データ
をラッチしてキャラクタデータ表示部に供給するキャラ
クタ表示データ書込み部と、このキャラクタ表示データ
書込み部に設けられ、前記表示データ切換命令信号が発
生した時点でキャラクタ表示データ用の保持データをラ
ッチするためのラッチパルスを直ちに生成させるように
制御する制御回路とを備えたキャラクタ表示データ書込
み装置を要旨とするものである。そして、前記キャラク
タ表示データ書込み部は、表示データ切換命令信号に基
づいてキャラクタデータ用メモリからのキャラクタデー
タまたは別の回路からのキャラクタ表示用保持データを
切換え選択する表示データ切換回路と、この表示データ
切換回路からシリアルに入力するデータを保持し、シフ
トレジスタからシリアルに出力するデータが前記表示デ
ータ切換回路にキャラクタ表示用保持データとして入力
する表示データ保持回路と、この表示データ保持回路の
保持データがパラレルに入力し、この保持データを別に
供給される表示データラッチ用のラッチパルス入力に同
期して表示データとしてラッチする表示データラッチ回
路と、クロックパルス入力をカウントし、Ｎ個カウント
が終了する毎にリセットパルスを生成するＮ進カウンタ
回路と、このＮ進カウンタ回路のリセットパルス出力に
同期して前記表示データラッチ用のラッチパルスを生成
して前記表示データラッチ回路に供給すると共に、前記
キャラクタデータ表示部のコモン駆動信号の切換タイミ
ング信号として供給するラッチパルス生成回路とを備
え、前記制御回路は、前記表示データ切換命令信号が入
力した時点で前記Ｎ進カウンタ回路のカウント動作を強
制的に終了させてリセットパルスを生成させることを特
徴としている。
【００１５】
【作用】表示データ切換命令信号が発生した時点のキャ
ラクタ表示データの書込みを表示データ切換命令信号発
生時点で直ちに行うようにタイミングを設定しているの
で、キャラクタ表示データの書込みタイミングをソフト
ウェア処理により待機状態に設定する必要がなくなる。
ラクタ表示データの書込みを表示データ切換命令信号発
生時点で直ちに行うようにタイミングを設定しているの
で、キャラクタ表示データの書込みタイミングをソフト
ウェア処理により待機状態に設定する必要がなくなる。
【００１６】これにより、動作クロック周波数を高くす
ることなくキャラクタ表示データ書込みの処理速度を改
善できる。換言すれば、処理速度が従来と同じのままで
よいとすれば、動作クロック周波数を低下させ、電池電
源の消費電力を低減することが可能になる。
ることなくキャラクタ表示データ書込みの処理速度を改
善できる。換言すれば、処理速度が従来と同じのままで
よいとすれば、動作クロック周波数を低下させ、電池電
源の消費電力を低減することが可能になる。
【００１７】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は、本発明の第１実施例として、複数
の表示桁を有する液晶表示器を備えた液晶電卓に採用さ
れている例えば１／３デューティ、１／２プレバイアス
駆動方式のキャラクタ表示データ書込み装置のブロック
構成の一例を示している。
に説明する。図１は、本発明の第１実施例として、複数
の表示桁を有する液晶表示器を備えた液晶電卓に採用さ
れている例えば１／３デューティ、１／２プレバイアス
駆動方式のキャラクタ表示データ書込み装置のブロック
構成の一例を示している。
【００１８】図１において、１０はキャラクタデータ読
み出し用のＲＯＭ、１１は置数処理とか演算処理に際し
てのキー操作に伴うキー入力をＣＰＵが判定して発生す
る表示データ切換命令信号に基づいて前記ＲＯＭ１０か
らのキャラクタデータまたは後述する表示データ保持回
路１２のキャラクタ表示用保持データを切換え選択する
表示データ切換回路である。
み出し用のＲＯＭ、１１は置数処理とか演算処理に際し
てのキー操作に伴うキー入力をＣＰＵが判定して発生す
る表示データ切換命令信号に基づいて前記ＲＯＭ１０か
らのキャラクタデータまたは後述する表示データ保持回
路１２のキャラクタ表示用保持データを切換え選択する
表示データ切換回路である。
【００１９】上記表示データ保持回路１２は、液晶表示
器の表示データ駆動デューティ比に対応する３個のシフ
トレジスタがカスケード接続されており、初段のシフト
レジスタ１２１は前記表示データ切換回路１１からシリ
アルに入力するデータを保持し、最終段のシフトレジス
タ１２３からシリアルに出力するデータが前記表示デー
タ切換回路１１に入力する。
器の表示データ駆動デューティ比に対応する３個のシフ
トレジスタがカスケード接続されており、初段のシフト
レジスタ１２１は前記表示データ切換回路１１からシリ
アルに入力するデータを保持し、最終段のシフトレジス
タ１２３からシリアルに出力するデータが前記表示デー
タ切換回路１１に入力する。
【００２０】これにより、上記表示データ保持回路１２
は、表示データ切換回路１１が最終段のシフトレジスタ
１２３の出力データを切換え選択している時には、最終
段のシフトレジスタ１２３の出力データが初段のシフト
レジスタ１２１に入力データとして帰還し、表示データ
を保持している。この表示データ保持動作状態は、新た
な表示データ切換命令信号が発生しない限り継続する。
は、表示データ切換回路１１が最終段のシフトレジスタ
１２３の出力データを切換え選択している時には、最終
段のシフトレジスタ１２３の出力データが初段のシフト
レジスタ１２１に入力データとして帰還し、表示データ
を保持している。この表示データ保持動作状態は、新た
な表示データ切換命令信号が発生しない限り継続する。
【００２１】１３はクロックパルス入力をカウントし、
Ｎ個カウントが終了する毎にリセットパルスを生成する
Ｎ進カウンタ回路である。ラッチパルス生成回路１４
は、上記Ｎ進カウンタ回路１３に上記クロックパルスを
入力させ、Ｎ進カウンタ回路１３のリセットパルス出力
に同期して表示データラッチ用のラッチパルスφdLを生
成して表示データラッチ回路１５に供給すると共に、液
晶表示器駆動のコモン信号（ＣＯＭ１〜ＣＯＭ３）生成
回路１６に切換タイミング信号として供給する。
Ｎ個カウントが終了する毎にリセットパルスを生成する
Ｎ進カウンタ回路である。ラッチパルス生成回路１４
は、上記Ｎ進カウンタ回路１３に上記クロックパルスを
入力させ、Ｎ進カウンタ回路１３のリセットパルス出力
に同期して表示データラッチ用のラッチパルスφdLを生
成して表示データラッチ回路１５に供給すると共に、液
晶表示器駆動のコモン信号（ＣＯＭ１〜ＣＯＭ３）生成
回路１６に切換タイミング信号として供給する。
【００２２】表示データラッチ回路１５は、前記表示デ
ータ保持回路１２の初段のシフトレジスタ１２１の保持
データがパラレルに入力し、この保持データを前記表示
データラッチ用のラッチパルスφdLに同期して表示デー
タとしてラッチする。このラッチされたデータは、液晶
表示器の各表示桁に対応して例えば７セグメント分のビ
ットデータを有し、セグメント信号Ｓｅｇとして液晶表
示器に供給される。
ータ保持回路１２の初段のシフトレジスタ１２１の保持
データがパラレルに入力し、この保持データを前記表示
データラッチ用のラッチパルスφdLに同期して表示デー
タとしてラッチする。このラッチされたデータは、液晶
表示器の各表示桁に対応して例えば７セグメント分のビ
ットデータを有し、セグメント信号Ｓｅｇとして液晶表
示器に供給される。
【００２３】さらに、本実施例では、前記表示データ切
換命令信号が発生した時点でキャラクタ表示データ用の
保持データをラッチするためのラッチパルスφdLを直ち
に生成させるように制御する制御回路が設けられてい
る。
換命令信号が発生した時点でキャラクタ表示データ用の
保持データをラッチするためのラッチパルスφdLを直ち
に生成させるように制御する制御回路が設けられてい
る。
【００２４】この制御回路の一具体例として、前記表示
データ切換命令信号が発生した時点で前記Ｎ進カウンタ
回路１３のカウント動作を強制的に終了させてリセット
パルスを生成させるように、表示データ切換命令信号が
Ｎ進カウンタ回路１３の強制リセット入力端に入力す
る。
データ切換命令信号が発生した時点で前記Ｎ進カウンタ
回路１３のカウント動作を強制的に終了させてリセット
パルスを生成させるように、表示データ切換命令信号が
Ｎ進カウンタ回路１３の強制リセット入力端に入力す
る。
【００２５】図２は、図１のキャラクタ表示データ書込
み装置の一動作例を示すタイミング波形図である。な
お、比較のため、従来例の書込み装置の動作タイミング
も示している。
み装置の一動作例を示すタイミング波形図である。な
お、比較のため、従来例の書込み装置の動作タイミング
も示している。
【００２６】図３は、図１のキャラクタ表示データ書込
み装置を含む液晶電卓に設けられているプログラムメモ
リに格納された制御プログラム中の表示ルーチンの一部
を示している。
み装置を含む液晶電卓に設けられているプログラムメモ
リに格納された制御プログラム中の表示ルーチンの一部
を示している。
【００２７】図２から分かるように、図１のキャラクタ
表示データ書込み装置によれば、表示データ切換命令信
号が発生した時点で、Ｎ進カウンタ回路１３のカウント
動作が強制的に終了してリセットパルスが生成される。
このＮ進カウンタ回路１３のリセットパルス出力に同期
してラッチパルス生成回路１４が表示データラッチ用の
ラッチパルスを生成して表示データラッチ回路１５に供
給する。
表示データ書込み装置によれば、表示データ切換命令信
号が発生した時点で、Ｎ進カウンタ回路１３のカウント
動作が強制的に終了してリセットパルスが生成される。
このＮ進カウンタ回路１３のリセットパルス出力に同期
してラッチパルス生成回路１４が表示データラッチ用の
ラッチパルスを生成して表示データラッチ回路１５に供
給する。
【００２８】これにより、表示データ切換命令信号が発
生した時点のキャラクタ表示データの書込みが直ちに行
われるので、従来例のように表示データ切換命令信号が
発生した時に表示データラッチ用のラッチパルスとの同
期がとれるまでソフトウェア処理により待機状態に設定
する必要がなくなる。
生した時点のキャラクタ表示データの書込みが直ちに行
われるので、従来例のように表示データ切換命令信号が
発生した時に表示データラッチ用のラッチパルスとの同
期がとれるまでソフトウェア処理により待機状態に設定
する必要がなくなる。
【００２９】このように表示データ切換命令信号が発生
した時点のキャラクタ表示データの書込みタイミングを
ソフトウェア処理により待機状態に設定する必要がなく
なるので、動作クロック周波数を高くすることなくキャ
ラクタ表示データ書込みの処理速度を改善できる。換言
すれば、処理速度が従来と同じのままでよいとすれば、
動作クロック周波数を低下させ、電池電源の消費電力を
低減することが可能になる。
した時点のキャラクタ表示データの書込みタイミングを
ソフトウェア処理により待機状態に設定する必要がなく
なるので、動作クロック周波数を高くすることなくキャ
ラクタ表示データ書込みの処理速度を改善できる。換言
すれば、処理速度が従来と同じのままでよいとすれば、
動作クロック周波数を低下させ、電池電源の消費電力を
低減することが可能になる。
【００３０】また、図３に示した制御プログラム中の表
示ルーチンは、演算処理命令と表示データ書込み命令と
の間に待機状態に設定させるための書込み待機命令がな
く、従来例よりもプログラムのステップ数が低減してい
る。
示ルーチンは、演算処理命令と表示データ書込み命令と
の間に待機状態に設定させるための書込み待機命令がな
く、従来例よりもプログラムのステップ数が低減してい
る。
【００３１】
【発明の効果】上述したように本発明によれば、表示デ
ータ切換命令信号発生時点で直ちにキャラクタ表示デー
タの書込みを行うことができ、動作クロック周波数を高
くすることなくキャラクタ表示データ書込みの処理速度
を改善し得るキャラクタ表示データ書込み装置を実現す
ることができる。
ータ切換命令信号発生時点で直ちにキャラクタ表示デー
タの書込みを行うことができ、動作クロック周波数を高
くすることなくキャラクタ表示データ書込みの処理速度
を改善し得るキャラクタ表示データ書込み装置を実現す
ることができる。
【図１】本発明の第１実施例に係るキャラクタ表示デー
タ書込み装置を示すブロック図。
タ書込み装置を示すブロック図。
【図２】図１の装置の一動作例を示すタイミング波形
図。
図。
【図３】図１の装置の表示制御プログラムの一部を示す
フローチャート。
フローチャート。
【図４】従来のキャラクタ表示データ書込み装置を示す
ブロック図。
ブロック図。
【図５】図４の装置の表示制御プログラムの一部を示す
フローチャート。
フローチャート。
１０…キャラクタデータ読み出し用のＲＯＭ、１１…表
示データ切換回路、１２…表示データ保持回路、１２１
〜１２３…シフトレジスタ、１３…Ｎ進カウンタ回路、
１４…ラッチパルス生成回路、１５…表示データラッチ
回路、１６…コモン信号生成回路。
示データ切換回路、１２…表示データ保持回路、１２１
〜１２３…シフトレジスタ、１３…Ｎ進カウンタ回路、
１４…ラッチパルス生成回路、１５…表示データラッチ
回路、１６…コモン信号生成回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−62296（ＪＰ，Ａ) 特開 昭62−231291（ＪＰ，Ａ) 特開 平１−106093（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 3/14 - 3/153 G09G 3/18 G09G 3/36 G02F 1/133 525
Claims (2)
- 【請求項１】 電子式小型計算機に設けられ、中央処理
装置からのキャラクタ表示データ切換命令信号入力を受
けてキャラクタ表示用の保持データをラッチしてキャラ
クタデータ表示部に供給するキャラクタ表示データ書込
み部と、 このキャラクタ表示データ書込み部に設けられ、前記表
示データ切換命令信号が入力した時点で前記キャラクタ
表示用の保持データをラッチするためのラッチパルスを
直ちに生成させるように制御する制御回路とを具備し、 前記キャラクタ表示データ書込み部は、 表示データ切換命令信号に基づいてキャラクタデータ用
メモリからのキャラクタデータまたは別の回路からのキ
ャラクタ表示用保持データを切換え選択する表示データ
切換回路と、 この表示データ切換回路からシリアルに入力するデータ
を保持し、シフトレジスタからシリアルに出力するデー
タが前記表示データ切換回路にキャラクタ表示用保持デ
ータとして入力する表示データ保持回路と、 この表示データ保持回路の保持データがパラレルに入力
し、この保持データを別に供給される表示データラッチ
用のラッチパルス入力に同期して表示データとしてラッ
チする表示データラッチ回路と、 クロックパルス入力をカウントし、Ｎ個カウントが終了
する毎にリセットパルスを生成するＮ進カウンタ回路
と、 このＮ進カウンタ回路のリセットパルス出力に同期して
前記表示データラッチ用のラッチパルスを生成して前記
表示データラッチ回路に供給すると共に、前記キャラク
タデータ表示部のコモン駆動信号の切換タイミング信号
として供給するラッチパルス生成回路とを備え、 前記制御回路は、 前記表示データ切換命令信号が入力した時点で前記Ｎ進
カウンタ回路のカウント動作を強制的に終了させてリセ
ットパルスを生成させる ことを特徴とするキャラクタ表
示データ書込み装置。 - 【請求項２】 請求項１記載のキャラクタ表示データ書
込み装置において、 前記表示データ保持回路は、 キャラクタデータ表示部の表示データ駆動デューティ比
に対応する複数個のシフトレジスタがカスケード接続さ
れており、初段のシフトレジスタは前記表示データ切換
回路からシリアルに入力するデータを保持し、最終段の
シフトレジスタからシリアルに出力するデータが前記表
示データ切換回路にキャラクタ表示用保持データとして
入力し、初段のシフトレジスタの保持データが前記表示
データラッチ回路にパラレルに入力することを特徴とす
るキャラクタ表示データ書込み装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24255993A JP3197123B2 (ja) | 1993-09-29 | 1993-09-29 | キャラクタ表示データ書込み装置 |
| US08/313,896 US5500653A (en) | 1993-09-29 | 1994-09-28 | Character data writing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24255993A JP3197123B2 (ja) | 1993-09-29 | 1993-09-29 | キャラクタ表示データ書込み装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0798644A JPH0798644A (ja) | 1995-04-11 |
| JP3197123B2 true JP3197123B2 (ja) | 2001-08-13 |
Family
ID=17090897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24255993A Expired - Fee Related JP3197123B2 (ja) | 1993-09-29 | 1993-09-29 | キャラクタ表示データ書込み装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5500653A (ja) |
| JP (1) | JP3197123B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3375764B2 (ja) * | 1994-12-26 | 2003-02-10 | 三菱電機株式会社 | 字体生成装置 |
| US6075510A (en) * | 1997-10-28 | 2000-06-13 | Nortel Networks Corporation | Low power refreshing (smart display multiplexing) |
| US7502462B2 (en) * | 2004-07-22 | 2009-03-10 | Research In Motion Limited | Keyboard for a mobile device |
| US8031178B2 (en) * | 2004-07-22 | 2011-10-04 | Research In Motion Limited | Keyboard with chassis structure |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6273294A (ja) * | 1985-09-27 | 1987-04-03 | カシオ計算機株式会社 | 画像表示装置 |
| EP0269744B1 (en) * | 1986-05-13 | 1994-12-14 | Sanyo Electric Co., Ltd | Circuit for driving an image display device |
-
1993
- 1993-09-29 JP JP24255993A patent/JP3197123B2/ja not_active Expired - Fee Related
-
1994
- 1994-09-28 US US08/313,896 patent/US5500653A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5500653A (en) | 1996-03-19 |
| JPH0798644A (ja) | 1995-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3197123B2 (ja) | キャラクタ表示データ書込み装置 | |
| JPS6214626A (ja) | 表示装置 | |
| US3934229A (en) | External register memory chip in a calculator system | |
| US4070664A (en) | Key controlled digital system having separated display periods and key input periods | |
| JP3331683B2 (ja) | 表示駆動回路 | |
| US6757352B1 (en) | Real time clock with a power saving counter for embedded systems | |
| EP0713173A1 (en) | Data processing system | |
| WO2004001708A2 (en) | Circuit arrangement for a display device which can be operated in a partial mode | |
| JP2639986B2 (ja) | マイクロコンピュータの表示装置 | |
| JPH1055157A (ja) | ディスプレイ・データの水平スクロール方式 | |
| JP2708945B2 (ja) | 表示制御回路 | |
| JP2595045B2 (ja) | タッチパネル入力装置 | |
| JP2731025B2 (ja) | 表示制御装置 | |
| JPH10333647A (ja) | マイクロコンピュータシステム | |
| JP2932627B2 (ja) | 表示装置 | |
| KR19990032363A (ko) | 액정 표시부가 구비된 키보드 장치 | |
| KR100328897B1 (ko) | 표시용마이크로컴퓨터 | |
| JPH1173167A (ja) | 表示制御装置 | |
| JPH026996A (ja) | 表示装置 | |
| JPH04205246A (ja) | 小型電子式計算機 | |
| JPH11161557A (ja) | 表示用マイクロコンピュータ | |
| JP2002006067A (ja) | デジタル表示式電子時計 | |
| JPS5921069B2 (ja) | プログラム書込方式 | |
| JPS61208122A (ja) | 小型演算装置 | |
| Liddle | DS-1 Display System |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010522 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090608 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090608 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |