JPS6273294A - 画像表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、液晶表示パネルを用いた画像表示装置に関す
る。

［従来技術とその問題点］ 近年、携帯用小型テレビジョン受像機においては、液晶
表示パネルで構成された画像表示装置が使用されている
。そして、この種、液晶表示パネルを用いた画像表示装
置は、従来、第４図ないし第６図に示すように構成され
ている。第４図は画像表示装置の全体の概略構成を示し
たもので、同図中１は例えば１２０Ｘ１６０ドツトの単
純マトリクス液晶表示パネル、２は走査側電極駆動回路
、３　ａ、　３　ｂは信号側電極駆動回路である。走査
側電極駆動回路２は、制御部（図示せず）からのタイミ
ング信号に従って液晶表示パネルｌの走査電極Ｘ１〜Ｘ
　１２０を順次駆動し、信号側電極駆動回路３ａ、３ｂ
はＡ／Ｄ変換回路（図示せず）によリＡ／Ｄ変換された
ｎビットのデジタル信号及び上記制御部からのタイミン
グ信号に従って液晶表示パネル１の信号電極Ｙ１〜Ｙ８
ｏ１Ｙ８１〜Ｙ１６゜をそれぞれ駆動する。すなわち、
信号側電極駆動回路３ａは、入力されるデータ中、有効
水平走査期間中の左側のデータ８０本を取込み、信号側
電極駆動回路３ｂは右側のデータ８０本を取込み、走査
側電極Ｘ１−Ｘ１２０の駆動タイミングに合わせて信号
側走査電極Ｙ１〜Ｙ８ｏ１Ｙ８１〜Ｙ１６ｏを駆動する
。

第５図は上記信号側電極駆動回路３ａの詳細を示すブロ
ック図である。同図において１１は４ビット×８０段の
シフトレジスタでＡ／Ｄ変換回路からの４ビツトの映像
データをサンプリングクロックφＳにより順次読込む。

そして、このシフトレジスタＩＩに読込まれたデータは
、ラッチパルスφＬに同期して動作する４ビット×８０
段のバッファ１２を介して階調信号作成回路１３へ転送
される。

また、１５は輝度変調パルス発生回路で、ラッチパルス
φＬ及びクロックパルスφ２をカウントして輝度変調パ
ルスＰ１〜Ｐ４を発生し、階調信号作成回路１３へ入力
する。上記輝度変調パルス発生回路１５は、ラッチパル
スφしてリセットされ、クロックパルスφ２を分周する
カウンタからなり、このカウンタにより順次１／２分周
された輝度変調パルスＰ１〜Ｐ４が作成される。上記ク
ロックパルスφ２は、例えば３　Ｍ　Ｈｚの基本クロッ
クである。しかして、上記階調信号作成回路１３は、バ
ッファ１２にラッチされた４ビツトの映像データと輝度
変調パルス発生回路１５からの輝度変調パルスＰ１〜Ｐ
４によって時間幅の異なる１６種の階調信号８１〜Ｓ８
０を作成し、２チヤンネル・アナログ争マルチプレクサ
１４へ出力する。このアナログ・マルチプレクサ１４は
、階調信号作成回路１３からの階調信号８１〜Ｓ８０と
フィールド切換信号φｆにより、信号側電極駆動信号Ｙ
１〜Ｙ８０を作成して上記液晶表示パネル１を駆動する
。

更に上記シフトレジスタ１１．バッファ１２、階調信号
作成回路Ｉ３、マルチプレクサ１４は、第６図に示すよ
うに構成される。第６図は、第５図の各回路の８０段中
の１段のみを取出して示したものである。シフトレジス
タ１１は、各段が４ビツトのレジスタ１１１からなって
おり、Ａ／Ｄ変換回路がら送られてくる４ビツトのデー
タＤ１〜Ｄ４がサンプリングクロックφＳによって動作
するレジスタ１、　ｌ　ｌを介して次段のレジスタ１１
２へ送られる。上記バッファ１２は、各段が４ビツトの
バッファレジスタ＋２１によって構成されており、レジ
スタＩｌｌからのデータをラッチパルスφＬに同期して
読込み、階調信号作成回路１３へ出力する。この階調信
号作成回路１３は、オア回路１３１〜１３４、アンド回
路】３５、フリップフロップ１３６〜１３８からなって
おり、バッファレジスタ１２１がらのデータが、輝度変
調パルス発生回路１５からの輝度変調パルスＰｉ−Ｐ４
と共にオア回路１３１〜１３４を介してアンド回路１３
５に入力される。このアンド回路１３５の出力は、クロ
ックパルスφ２に同期してフリップフロップ１３６に読
込まれ、その出力がフリップフロップ１３７のリセット
端子Ｒへ入力される。このフリップフロップ１３７は、
ラッチパルスφＬによってセットされ、フリップフロッ
プ１３６はラッチパルスφＬによってリセットされる。

そして、フリップフロップ１３７の出力がクロックパル
スφ２に同期して読込まれ、階調信号Ｓｔとしてアナロ
グ争マルチプレクサ１４へ送られる。このマルチプレク
サ１４は、デコーダ１４１及びトランスファゲート１４
２〜１４５からなり、フリップフロップ１３８からの階
調信号Ｓ１及びフレーム切換信号φｆがデコーダ１４１
に入力される。トランスファゲート１４２〜１４５ニハ
、Ｖ５．Ｖ２．Ｖ３．ＶＤの電圧がそれぞれ入力されて
おり、デコーダ１４１の出力によってゲート制御が行な
われ、Ｖ５゜Ｖ２．Ｖ３．ＶＯの電圧が選択されて信号
電極駆動信号Ｙ１として出力される。

上記のように従来の表示駆動回路においては、第６図に
示すようにシフトレジスタ１１の各段がバッファレジス
タ月１によって構成されている。従って、シフトレジス
タ１１は、映像データ４ビツトを転送するためのバッフ
ァレジスタ１１１が４ビット×８０段必要になる。上記
映像データは、基本クロックの３ＭＨｚに同期した高速
なデータであるので、この部分が８０段も有るというこ
とは、表示駆動回路（ＬＳＩ）の消費電流を増加させる
原因となる。

［発明の目的］ 本発明は」１記の点に鑑みてなされたもので、表示駆動
回路の消費電流を減少し得る画像表示装置を提供するこ
とを目的とする。

［発明の要点］ 本発明は、ｎビットの映像データを転送するためのｎｘ
ｍ段のシフトレジスタに代わってｍ段のラッチ回路を使
用することにより、消費電流の減少を計ったものである
。

［発明の実施例コ 以下、図面を参照して本発明の一実施例を説明する。第
１図は、第４図における画像表示装置の信号側電極駆動
回路３ａ部分の概略構成を示したものである。同図にお
いて、２１は例えば８０段のラッチ回路で、Ａ／Ｄ変換
回路から４ビツトの映像データが入力されると共にラッ
チパルスφＭが入力される。ラッチ回路２１は、上記ラ
ッチパルスφＭを順次シフトするシフトレジスタを備え
ており、このシフトレジスタによりシフトされるラッチ
クロックに同期して上記４ビツトの映像データをラッチ
し、バッファ［２へ出力する。この場合、ラッチ回路２
１は、図示有段より左設側に向かって、つまり、信号側
電極駆動信号Ｙ８０に対応する側より信号側電極駆動信
号Ｙ１に対応する側に向かってラッチパルスφＭをシフ
トする。このラッチ回路２１については詳細を後述する
。しかして、上記バッファ１２以降の階調信号作成回路
１３、マルチプレクサ１４、輝度変調パルス発生回路１
５については、第６図に示した従来装置と同様であるの
で、その詳細な説明は省略する。

次にラッチ回路２１の詳細について第２図により説明す
る。この第２図はラッチ回路２１及びバッファ１２部分
の信号側電極駆動信号Ｙ８０に対応する最右段について
示したものである。同図において、ラッチ回路２１にお
ける２１１は４ビツトのバッファレジスタ、２１２はシ
フトレジスタである。そして、ラッチ回路２１の各段に
設けられる上記）（・ソファレジスタ２１１には、Ａ／
Ｄ変換回路から送られてくる４ビツトの映像データが並
列的に与えられる。

また、シフトレジスタ２１２には、ラッチパルスφｙが
入力される。上記シフトレジスタ２１２は、ラッチパル
スφＭをクロックパルスφ２に同期して読込み、次段の
シフトレジスタ２１２に出力する。

すなわち、シフトレジスタ２１２は、第３図に示すよう
にクロックパルスφ２に同期して最初にう・ソチパルス
φＭを読込み、以下、各段のシフトレジスタ２１２がク
ロックパルスφ２に同期して順次シフトし、ラッチクロ
ックφτ８０〜φＴ１を発生する。そして、このラッチ
クロックφＴ　８０〜φＴ１により、ラッチ回路２１の
各段のバッファレジスタ２１１に４ビツトの映像データ
が順次ラッチされる。

上記のようにしてラッチ回路２１における全段のシフト
レジスタ２１２に映像データがう・ソチされると、その
後、ラッチパルスφＬが発生し、バッファレジスタ２１
１に保持されている映像データがバッファ１２へ転送さ
れる。そして、このバッファ１２に転送された映像デー
タが、階調信号作成回路１３を介してアナログ・マルチ
プレクサ１４へ送られる。このアナログ・マルチプレク
サ１４は、階調信号作成回路１３からの階調信号及びフ
レーム切換信号φｆに基づいて信号側電極駆動信号Ｙ１
〜Ｙ８０を作成する。

［発明の効果］ 以上詳記したように本発明によれば、映像データという
高速なデータを転送するシフトレジスタに代わってラッ
チ回路２１を使用しているので、ラッチ回路２１内のバ
ッファレジスタ２１１は例えば１水平走査期間中に一度
だけ４ビツトの映像データをラッチして次のラッチパル
スφＭが発生するまで保持していればよく、このため消
費電流を著しく減少することができる。また、シフトレ
ジスタ２１２は、ラッチパルスφＭをクロックパルスφ
２に同期してシフトするが、各段に１ビツト設ければよ
く、このためその消費電流はそれ程多くはない。更に、
ラッチ回路２１は、従来のシフトレジスタに比較して少
ない素子数でその目的を達成し得−１〇　− るものである。

【図面の簡単な説明】

第１図ないし第３図は本発明の一実施例を示すもので、
第１図は液晶テレビジョン受像機の信号側電極駆動回路
の構成を示すブロック図、第２図は第１図におけるラッ
チ回路及びバッファ部分の詳細を示すブロック図、第３
図は動作を説明するためのタイミングチャート、第４図
は従来の液晶テレビジョン受像機における表示駆動回路
部分の概略構成を示すブロック図、第５図は第４図の信
号側電極駆動回路の詳細を示すブロック図、第６図は更
に第５図の主要部の詳細を示す回路構成図である。 １・・・液晶表示パネル、２・・・走査側電極駆動回路
、３ａ、３ｂ・・・信号側電極駆動回路、１１・・・シ
フトレジスタ、１２・・・バッファ、１２１・・・バッ
ファレジスタ、１３・・・階調信号作成回路、１４・・
・２チヤンネル・アナログ・マルチプレクサ、１５・・
・輝度変調パルス発生回路、２１・・・ラッチ回路、２
１１・・・バッファレジスタ、２１２・・・シフトレジ
スタ。 ＝　１１−

Claims (1)

【特許請求の範囲】
1. 液晶表示パネルに複数階調の画像を表示する画像表示装
   置において、ｍ段のバッファレジスタからなり、上記ｍ
   段のバッファレジスタにそれぞれｎビット単位の映像デ
   ータが順次並列的に入力されるラッチ回路と、このラッ
   チ回路のバッファレジスタに対応して設けられ、ラッチ
   パルスφ＿Ｍを基本クロックに同期して順次シフトし、
   順次位相の異なるｍ個のラッチクロックφ＿Ｔ１〜φ＿
   Ｔｍを発生するシフトレジスタと、このシフトレジスタ
   から出力されるラッチクロックφ＿Ｔ１〜φ＿Ｔｍに同
   期して上記映像データを上記ラッチ回路のｍ段のバッフ
   ァレジスタに順次ラッチする手段と、上記ラッチ回路に
   ラッチされた映像データが上記ラッチパルスφ＿Ｍに同
   期して転送されるｍ段のバッファと、このバッファにラ
   ッチされた映像データに基づいて上記液晶表示パネルの
   信号側電極駆動信号を発生する手段とを具備したことを
   特徴とする画像表示装置。