JPS5997192A - マトリクス型液晶表示装置の駆動回路 - Google Patents
マトリクス型液晶表示装置の駆動回路Info
- Publication number
- JPS5997192A JPS5997192A JP20740282A JP20740282A JPS5997192A JP S5997192 A JPS5997192 A JP S5997192A JP 20740282 A JP20740282 A JP 20740282A JP 20740282 A JP20740282 A JP 20740282A JP S5997192 A JPS5997192 A JP S5997192A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal
- driving
- crystal display
- type liquid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、マトリクス型液晶表示装置の駆動方法、特に
画像表示用のマ） ＩＪクス型液晶表示装置の駆動方法
に関する。
画像表示用のマ） ＩＪクス型液晶表示装置の駆動方法
に関する。
第１図（α）は、マトリクス型液晶表示装置の構成を示
す図であり、１０１は液晶パネル、１０２は走査線、１
０３はデータ線、１０４は走査側駆動回路、１０５はデ
ータ側駆動回路である。走査［１０２及び走査線と対向
するデータ線１０３は、いずれもストライブ状の透明電
極で形成され、走査線とデータ線との間に液晶が介設さ
れており、走査線とデータ線との各交点に画素が形成さ
れている。液晶パネル１０１は時分割線順次駆動されて
おり、走査側駆動回路１０４からは走査線の選択信号が
順次出力され、データ側駆動回路１０５からは表示すべ
き画像に対応した液晶駆動信号が時系列で出力されてい
る。第１１Ｍ（ｂ）は第１図（ａ）のマトリクス型液晶
表示装置の各部の電圧波形を示す図であり、１１１乃至
１１５のそれぞれにおいて、縦軸は電圧を、横軸は時間
を表わしている。第１図Ｃｈ）において、１１１，１１
２．１１５はそれぞれ（ｉ−１）行目、ｉ行目＊（ｚ＋
１）行目の走査線の電圧波形、１１４はノ゛列目のデー
タ線の電圧波形であり、従って、を行ノ列の位置の画素
に印加される電圧の波形は１１５のようになる。１３１
は共通電位のレベルを示しておりその電位は■１である
。Ｖｌ 、Ｖ、。
す図であり、１０１は液晶パネル、１０２は走査線、１
０３はデータ線、１０４は走査側駆動回路、１０５はデ
ータ側駆動回路である。走査［１０２及び走査線と対向
するデータ線１０３は、いずれもストライブ状の透明電
極で形成され、走査線とデータ線との間に液晶が介設さ
れており、走査線とデータ線との各交点に画素が形成さ
れている。液晶パネル１０１は時分割線順次駆動されて
おり、走査側駆動回路１０４からは走査線の選択信号が
順次出力され、データ側駆動回路１０５からは表示すべ
き画像に対応した液晶駆動信号が時系列で出力されてい
る。第１１Ｍ（ｂ）は第１図（ａ）のマトリクス型液晶
表示装置の各部の電圧波形を示す図であり、１１１乃至
１１５のそれぞれにおいて、縦軸は電圧を、横軸は時間
を表わしている。第１図Ｃｈ）において、１１１，１１
２．１１５はそれぞれ（ｉ−１）行目、ｉ行目＊（ｚ＋
１）行目の走査線の電圧波形、１１４はノ゛列目のデー
タ線の電圧波形であり、従って、を行ノ列の位置の画素
に印加される電圧の波形は１１５のようになる。１３１
は共通電位のレベルを示しておりその電位は■１である
。Ｖｌ 、Ｖ、。
■０ｓＶ２は液晶駆動電位レベルを示しており、その大
小関係はｖｏ）ｖｌ）ｖ、）ｖ、である。
小関係はｖｏ）ｖｌ）ｖ、）ｖ、である。
１２１１１２２．１２３はそれぞれ、（ｉ−１）行目、
ｉ行目、 （ｉ＋１）行目の走査線選択期間を示してい
る。従来、液晶画像ディスプレイにおいて中間調表示を
行う場合、データ線駆動信号は、（１）画像データの値
にプリセットカウンタのカウント値をセットしてプリセ
ットカウンタを動作させることによって、走査線の一選
択期間のうち、画像データが表わしている値に相当する
期間だけ液晶をＯＮさせ、その他の期間は液晶をＯＦＦ
させるような輝度信号を生成する。ＣＩＩ） Ｋ階調の
階調表示を行う場合、Ｋ個の輝度信号を予め用意してお
き、画像データの値に従ってに個のうちがら１個の輝度
信号を選択する。等の方法によって生成されていた。デ
ータ側駆動回路の出力端子数はデータ線の本数分だけ必
要であり、従って輝度信号を生成するための単位回路も
データ線の本数分だけ必要となる。前記（１） 、 （
＋Ｄのごとき方法によって輝度信号を生成すると、デー
タ側駆動回路が複雑なものとなり、データ側駆動回路を
構成する素子数は厖大なものとなる。従って、前記（１
） 、 （１１）の駆動方法を集積回路（以下、ＩＯと
略記）によって実現しようとすればＩＣのチップ寸法は
大変大きなものとなり画像表示装置のコストを高める要
因となる。
ｉ行目、 （ｉ＋１）行目の走査線選択期間を示してい
る。従来、液晶画像ディスプレイにおいて中間調表示を
行う場合、データ線駆動信号は、（１）画像データの値
にプリセットカウンタのカウント値をセットしてプリセ
ットカウンタを動作させることによって、走査線の一選
択期間のうち、画像データが表わしている値に相当する
期間だけ液晶をＯＮさせ、その他の期間は液晶をＯＦＦ
させるような輝度信号を生成する。ＣＩＩ） Ｋ階調の
階調表示を行う場合、Ｋ個の輝度信号を予め用意してお
き、画像データの値に従ってに個のうちがら１個の輝度
信号を選択する。等の方法によって生成されていた。デ
ータ側駆動回路の出力端子数はデータ線の本数分だけ必
要であり、従って輝度信号を生成するための単位回路も
データ線の本数分だけ必要となる。前記（１） 、 （
＋Ｄのごとき方法によって輝度信号を生成すると、デー
タ側駆動回路が複雑なものとなり、データ側駆動回路を
構成する素子数は厖大なものとなる。従って、前記（１
） 、 （１１）の駆動方法を集積回路（以下、ＩＯと
略記）によって実現しようとすればＩＣのチップ寸法は
大変大きなものとなり画像表示装置のコストを高める要
因となる。
本発明は、上述のごとき欠点を解決するものであり、そ
の目的は低コストで信頼性の高い画像表示用のマトリク
ス型液晶表示装置の駆動方法を提供することにある。
の目的は低コストで信頼性の高い画像表示用のマトリク
ス型液晶表示装置の駆動方法を提供することにある。
本発明の主旨は、Ｋ階調の階調表示を行う場合、２Ｍ−
１＋１≦に６２Ｍ を満たすＭ個の相異なる基本信号
をあらかじめ用意しておき、Ｍビットの画像データとＭ
個の基本信号とからに階調分の輝度信号を生成すること
にある。（ここで、Ｋ、Ｍはいずれも整数）ただし、表
示のコントラストを最大限に得るために、Ｍ個の基本信
号はいずれも、走査線の一選択期間Ｔを周期とし、その
パルス幅は Ｋ−ｉ の整数倍とならなくてはならな
い。
１＋１≦に６２Ｍ を満たすＭ個の相異なる基本信号
をあらかじめ用意しておき、Ｍビットの画像データとＭ
個の基本信号とからに階調分の輝度信号を生成すること
にある。（ここで、Ｋ、Ｍはいずれも整数）ただし、表
示のコントラストを最大限に得るために、Ｍ個の基本信
号はいずれも、走査線の一選択期間Ｔを周期とし、その
パルス幅は Ｋ−ｉ の整数倍とならなくてはならな
い。
以下、実施例に基づいて本発明の詳細な説明する。第２
図は、本発明を用いたマトリクス型液晶表示装置の駆動
システムの構成の一例を示す図である。第２図において
、２００はＭビットの画像データ信号を供給するデータ
バスであり、第３図の３２１に示すごとく一周期内にＮ
サイクルの変化をしている。前記Ｍビットの画像データ
信号はＮ段のシフトレジスタ２０１乃至２０５の出力に
よって定められるアドレスに相当する第一のメモリに書
き込まれる。第２図の２５１乃至２５５はそれぞれシフ
トレジスタ２０１乃至２０５の出力信号を示している。
図は、本発明を用いたマトリクス型液晶表示装置の駆動
システムの構成の一例を示す図である。第２図において
、２００はＭビットの画像データ信号を供給するデータ
バスであり、第３図の３２１に示すごとく一周期内にＮ
サイクルの変化をしている。前記Ｍビットの画像データ
信号はＮ段のシフトレジスタ２０１乃至２０５の出力に
よって定められるアドレスに相当する第一のメモリに書
き込まれる。第２図の２５１乃至２５５はそれぞれシフ
トレジスタ２０１乃至２０５の出力信号を示している。
出力信号２５１乃至２５５は通常論理のｕＯ”であり、
−周期に一度だけ順次論理の′１”となりデータバス２
００の内容を第一のメモリ２１１乃至２１５に書き込ま
しめる。第３図のタイミングチャートはこの様子を示し
たものであり、３０１．３０２，３０３，３０４゜３０
５ばそれぞれシフトレジスタ２５１，２５２．２５３．
２５４．２５５の出力信号を、６１１．３１２，３１３
，３１４，３１５はそれぞれ第一メモリ−２１１，２１
２，２１３，２１４，２１５に格納されているデータの
内容を示している。なお、斜線はデータが不確定である
状態を示しテイル。第２図、第３図において、データバ
ス２００にのせられている画像データ信号はＴ１のタイ
ミングでメモリ２１１に、Ｔ２のタイミングでメモリー
２１２に、Ｔ３のタイミングでメモリー２１３に書き込
實れる。以下、順次メモリーへの画像データの書き込み
が行われ、ＴＮのタイミングでメモリー２１５への画像
データの書き込みが行ナワレテー周期の画像データのメ
モリーヘノ書き込み動作が終了する。前述の一周期分の
画像データは第１図における一本の走査線分の画像デー
タに相当するものである。また、−周期内のサイクル数
Ｎは第１図におけるデータ線の本数Ｎに等シイ。第２［
ｆｆ１２６０は第一のメモリー２１１乃至２１５のデー
タの第二のメモリー２２１乃至２２５への転送を制御す
るトリガー信号でありその信号波形は第３図３２２に示
される。トリガー信号３２２が論理のｕｌ”となってい
る期間内に第一のメモリーのデータは一斉に第二のメモ
リーに書き込まれ、３２２が論理の＃０”である期間中
第二のメモリー２２１乃至２２５のデータは３２３に示
すごとく安定を保っている。第二のメモリー２２１乃至
２２５のそれぞれはＭビットのデータ２７１乃至２７５
を出力しており、このＭビットのデータと階調信号の構
成要素である基本パルス列２６１とが、輝度信号生成回
路２３１乃至２３５によって合成されて各段の輝度信号
２８１乃至２８５が作られる。２６２は液晶をオンさせ
る電圧レベル、２６３は液晶をオフさせる電圧レベルを
与える信号であり、２６２．２６３と輝度信号２８１乃
至２８５より液晶駆動信号２９１乃至２２５が生成され
る。
−周期に一度だけ順次論理の′１”となりデータバス２
００の内容を第一のメモリ２１１乃至２１５に書き込ま
しめる。第３図のタイミングチャートはこの様子を示し
たものであり、３０１．３０２，３０３，３０４゜３０
５ばそれぞれシフトレジスタ２５１，２５２．２５３．
２５４．２５５の出力信号を、６１１．３１２，３１３
，３１４，３１５はそれぞれ第一メモリ−２１１，２１
２，２１３，２１４，２１５に格納されているデータの
内容を示している。なお、斜線はデータが不確定である
状態を示しテイル。第２図、第３図において、データバ
ス２００にのせられている画像データ信号はＴ１のタイ
ミングでメモリ２１１に、Ｔ２のタイミングでメモリー
２１２に、Ｔ３のタイミングでメモリー２１３に書き込
實れる。以下、順次メモリーへの画像データの書き込み
が行われ、ＴＮのタイミングでメモリー２１５への画像
データの書き込みが行ナワレテー周期の画像データのメ
モリーヘノ書き込み動作が終了する。前述の一周期分の
画像データは第１図における一本の走査線分の画像デー
タに相当するものである。また、−周期内のサイクル数
Ｎは第１図におけるデータ線の本数Ｎに等シイ。第２［
ｆｆ１２６０は第一のメモリー２１１乃至２１５のデー
タの第二のメモリー２２１乃至２２５への転送を制御す
るトリガー信号でありその信号波形は第３図３２２に示
される。トリガー信号３２２が論理のｕｌ”となってい
る期間内に第一のメモリーのデータは一斉に第二のメモ
リーに書き込まれ、３２２が論理の＃０”である期間中
第二のメモリー２２１乃至２２５のデータは３２３に示
すごとく安定を保っている。第二のメモリー２２１乃至
２２５のそれぞれはＭビットのデータ２７１乃至２７５
を出力しており、このＭビットのデータと階調信号の構
成要素である基本パルス列２６１とが、輝度信号生成回
路２３１乃至２３５によって合成されて各段の輝度信号
２８１乃至２８５が作られる。２６２は液晶をオンさせ
る電圧レベル、２６３は液晶をオフさせる電圧レベルを
与える信号であり、２６２．２６３と輝度信号２８１乃
至２８５より液晶駆動信号２９１乃至２２５が生成され
る。
第４図（Ｚ）は８階調の階調表示を行う場合の基本信号
列と輝度信号の組み合わせの一例である。
列と輝度信号の組み合わせの一例である。
本発明によれば、このとき必要となる基本信号の数Ｍは
Ｍ＝３である。第４図（α）において、４０１ 、４０
２ 、 ’４０３が基本パルス、４０４乃至４１１は前
記３個の基本信号と３ビツトの画像データとから生成さ
れた輝度信号であり、４０４゜４０５．４０６，４０７
，４０８，４０９，４１０．４１１はそれぞれ階調ラン
ク０，１，２，３．４，５，６．７に相当する。基本信
号４０１ｇ４０２．４０３をそれぞれＰ２ Ｉ Ｐｌ
＊ ”ＯＨバイナリ−コードで表わされた画像デー
タの２２の桁、２１の桁、２°の桁の数字をそれぞれＤ
２ 。
Ｍ＝３である。第４図（α）において、４０１ 、４０
２ 、 ’４０３が基本パルス、４０４乃至４１１は前
記３個の基本信号と３ビツトの画像データとから生成さ
れた輝度信号であり、４０４゜４０５．４０６，４０７
，４０８，４０９，４１０．４１１はそれぞれ階調ラン
ク０，１，２，３．４，５，６．７に相当する。基本信
号４０１ｇ４０２．４０３をそれぞれＰ２ Ｉ Ｐｌ
＊ ”ＯＨバイナリ−コードで表わされた画像デー
タの２２の桁、２１の桁、２°の桁の数字をそれぞれＤ
２ 。
Ｄ、、Ｄｏとすると、輝度信号Ｘは次式で表わされる。
Ｘ＝ Ｄ、 ６Ｐ２＋Ｄ１−Ｐ１＋Ｄｏ−Ｐ。
第４図（α）において、４１２，４１５はそれぞれ走査
線の一選択期間であり、その長さはＴである。また、基
本信号４０１のパルス幅４１４はる。階調表示のコント
ラストを最大限に得るために、第４図（α）に示すごと
く最低ランクの輝度信号４０４は全期間にわたってロー
、最高ランクの輝度信号４１１は全期間にわたってハイ
となるように基本パルスを定めることが本発明における
重要なポイントである。仮に、最高ランクの輝度信号が
４１７のごとく定められていたとすれば４１８のような
輝度信号がローとなる期間の存在によって表示のコント
ラストが制限されるのみならず、走査線及びデータ線の
抵抗と画素の容量とによる応答遅れに起因する液晶への
印加電圧波形のなまりによってもコントラストが低下さ
せられる第４図（ｂ）には、６階調の階調表示を行う場
合の基本信号列と輝度信号の組み合わせの一例を示す。
線の一選択期間であり、その長さはＴである。また、基
本信号４０１のパルス幅４１４はる。階調表示のコント
ラストを最大限に得るために、第４図（α）に示すごと
く最低ランクの輝度信号４０４は全期間にわたってロー
、最高ランクの輝度信号４１１は全期間にわたってハイ
となるように基本パルスを定めることが本発明における
重要なポイントである。仮に、最高ランクの輝度信号が
４１７のごとく定められていたとすれば４１８のような
輝度信号がローとなる期間の存在によって表示のコント
ラストが制限されるのみならず、走査線及びデータ線の
抵抗と画素の容量とによる応答遅れに起因する液晶への
印加電圧波形のなまりによってもコントラストが低下さ
せられる第４図（ｂ）には、６階調の階調表示を行う場
合の基本信号列と輝度信号の組み合わせの一例を示す。
同図において、４２１，４２２，４２３は基本信号であ
り、それぞれのパルス幅４５０．４第５図（α）ｅ Ｃ
ｂ）は、前述の基本信号４０１．４０２，４０３の生成
方法の一例を示した図である。同図において端子５０１
には水平走査周波数の７倍の周波数を有する信号ｃＫが
入力され、端子５０２には水平走査周波数と同一の周波
数ｔ４するリセット信号Ｒが入力される。５１１゜５１
２．５１３はリセット端子付きのＴ分Ｒ回路であり、０
ＬＩＱ、Ｒはそれぞれ入カ端子、出カ端子、リセット端
子である。前述の入力信号ＯＫ、リセット信号Ｒ，５１
１，５１２，５１３の出力信号Ｑｌ ｅ Ｑｌ ｅ
Ｑｓ 、及びＱｌ ・Ｑｚ−Ｑｓを変換して端子５
０６，５０７，５０８に得られる信号Ｑｓ＋τ２・見、
９Ｑ２・Ｑ８ を第５図〔ｂ〕に示す。第５図（７５）
におけるＱｓ−Ｑｔ・Ｑ。
り、それぞれのパルス幅４５０．４第５図（α）ｅ Ｃ
ｂ）は、前述の基本信号４０１．４０２，４０３の生成
方法の一例を示した図である。同図において端子５０１
には水平走査周波数の７倍の周波数を有する信号ｃＫが
入力され、端子５０２には水平走査周波数と同一の周波
数ｔ４するリセット信号Ｒが入力される。５１１゜５１
２．５１３はリセット端子付きのＴ分Ｒ回路であり、０
ＬＩＱ、Ｒはそれぞれ入カ端子、出カ端子、リセット端
子である。前述の入力信号ＯＫ、リセット信号Ｒ，５１
１，５１２，５１３の出力信号Ｑｌ ｅ Ｑｌ ｅ
Ｑｓ 、及びＱｌ ・Ｑｚ−Ｑｓを変換して端子５
０６，５０７，５０８に得られる信号Ｑｓ＋τ２・見、
９Ｑ２・Ｑ８ を第５図〔ｂ〕に示す。第５図（７５）
におけるＱｓ−Ｑｔ・Ｑ。
＋Ｑｚ・Ｑａ が第４図（ａ）における基本信号４０１
．４０２，４０３である。
．４０２，４０３である。
第６図（α）、Ｃｂ＞に、第４図（ｉにおける基本信号
４２Ｍ、４２２，４２３の生成方法の一例を示す。端子
６０１．６０２にはそれぞれ第６図（ｈ）に示すＯＫ及
びＲが入力され、６０３．６０４，６０５には第６図（
５）に示すＱｔ ｅＱ２−Ｑａが得られる。６０６
、６０７ 、６０８にはそれぞれ、Ｑｚ・Ｑｓ 、Ｑ
ｔ −Ｑａが得られる。
４２Ｍ、４２２，４２３の生成方法の一例を示す。端子
６０１．６０２にはそれぞれ第６図（ｈ）に示すＯＫ及
びＲが入力され、６０３．６０４，６０５には第６図（
５）に示すＱｔ ｅＱ２−Ｑａが得られる。６０６
、６０７ 、６０８にはそれぞれ、Ｑｚ・Ｑｓ 、Ｑ
ｔ −Ｑａが得られる。
罰、・τｓ＋Ｑｚ＊Ｑｓはそれぞれ第４図（Ａ）におけ
る基本信号４２１，４２２，４２３に相当する。
る基本信号４２１，４２２，４２３に相当する。
以上述べたごとく、本発明のマトリクス型液晶表示装置
の駆動方法によれば、基本信号を生成するための回路が
大いに簡略化されると同時に、データ線一本分の輝度信
号を生成するための単位回路も大変簡単なもので済む。
の駆動方法によれば、基本信号を生成するための回路が
大いに簡略化されると同時に、データ線一本分の輝度信
号を生成するための単位回路も大変簡単なもので済む。
従って、本発明を適用することにより液晶駆動回路のコ
ストは大幅に低減させられる。同時に、駆動回路の簡略
化によって駆動回路の低電力化及び信頼性向上が促進さ
れる。
ストは大幅に低減させられる。同時に、駆動回路の簡略
化によって駆動回路の低電力化及び信頼性向上が促進さ
れる。
第１図（α）、Ｃｈ）は従来のマトリクス型液晶表示装
置の構造及び駆動方法を説明するための図。 第２図は、本発明を適用したマトリクス型液晶表示装置
の駆動システムの一例を示す図。 １３［１，、第２図に示すシステムのタイミングチャー
トを示す図。 第４図（α） Ｉ ＣＡｌ ｌ第５図（α） ９ （ｂ
）及び第６図（α）、Ｃｂ）は本発明を説明するための
図。 以 上 第１ｂ（α） 第ｉＬ（ｂ）
置の構造及び駆動方法を説明するための図。 第２図は、本発明を適用したマトリクス型液晶表示装置
の駆動システムの一例を示す図。 １３［１，、第２図に示すシステムのタイミングチャー
トを示す図。 第４図（α） Ｉ ＣＡｌ ｌ第５図（α） ９ （ｂ
）及び第６図（α）、Ｃｂ）は本発明を説明するための
図。 以 上 第１ｂ（α） 第ｉＬ（ｂ）
Claims (1)
- 時分割線順次駆動によるマ） ＩＪクス型液晶表示装置
の駆動方法において、走査線の一選択期間のルス幅を有
し周期が走査線の一選択期間に等しい相異なるＭ個の基
本信号をあらかじめ用意しておき、Ｍビットの画像デー
タと前記Ｍ個の基本信号とから２Ｍ−’ ＋ １ 階
調乃至２Ｍ階調の輝度信号を生成し、該輝度信号に従っ
て画素の輝度を制御することを特徴とするマトリクス型
液晶表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20740282A JPS5997192A (ja) | 1982-11-26 | 1982-11-26 | マトリクス型液晶表示装置の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20740282A JPS5997192A (ja) | 1982-11-26 | 1982-11-26 | マトリクス型液晶表示装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5997192A true JPS5997192A (ja) | 1984-06-04 |
| JPH0469392B2 JPH0469392B2 (ja) | 1992-11-06 |
Family
ID=16539143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20740282A Granted JPS5997192A (ja) | 1982-11-26 | 1982-11-26 | マトリクス型液晶表示装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5997192A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61240224A (ja) * | 1985-04-04 | 1986-10-25 | コミツサリア タ レナジ− アトミツク | マトリツクス表示手段の制御方法 |
| JPS6273294A (ja) * | 1985-09-27 | 1987-04-03 | カシオ計算機株式会社 | 画像表示装置 |
| JP2000148088A (ja) * | 1998-11-16 | 2000-05-26 | Tdk Corp | 有機ｅｌ表示装置の駆動装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54100292A (en) * | 1978-01-25 | 1979-08-07 | Hitachi Ltd | Luminance modulation signal generator for liquid crystal display unit |
| JPS54100291A (en) * | 1978-01-25 | 1979-08-07 | Hitachi Ltd | Luminance modulation signal generator for liquid crystal display unit |
| JPS54100224A (en) * | 1978-01-25 | 1979-08-07 | Hitachi Ltd | Luminance modulator for liquid crystal display unit |
| JPS5531371A (en) * | 1978-08-29 | 1980-03-05 | Seiko Epson Corp | Liquid crystal driving circuit |
-
1982
- 1982-11-26 JP JP20740282A patent/JPS5997192A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54100292A (en) * | 1978-01-25 | 1979-08-07 | Hitachi Ltd | Luminance modulation signal generator for liquid crystal display unit |
| JPS54100291A (en) * | 1978-01-25 | 1979-08-07 | Hitachi Ltd | Luminance modulation signal generator for liquid crystal display unit |
| JPS54100224A (en) * | 1978-01-25 | 1979-08-07 | Hitachi Ltd | Luminance modulator for liquid crystal display unit |
| JPS5531371A (en) * | 1978-08-29 | 1980-03-05 | Seiko Epson Corp | Liquid crystal driving circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61240224A (ja) * | 1985-04-04 | 1986-10-25 | コミツサリア タ レナジ− アトミツク | マトリツクス表示手段の制御方法 |
| JPS6273294A (ja) * | 1985-09-27 | 1987-04-03 | カシオ計算機株式会社 | 画像表示装置 |
| JP2000148088A (ja) * | 1998-11-16 | 2000-05-26 | Tdk Corp | 有機ｅｌ表示装置の駆動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0469392B2 (ja) | 1992-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5856816A (en) | Data driver for liquid crystal display | |
| JP4425556B2 (ja) | 駆動装置およびそれを備えた表示モジュール | |
| JP2799095B2 (ja) | 液晶表示器駆動装置 | |
| CN101884062A (zh) | 显示装置及显示装置的驱动方法 | |
| JP2001092424A (ja) | 電気光学装置及びそれを用いた電子機器並びに表示駆動ｉｃ | |
| JP3705086B2 (ja) | 液晶表示装置 | |
| JPS59116790A (ja) | マトリクス型表示装置の駆動回路 | |
| US5541619A (en) | Display apparatus and method of driving display panel | |
| TW495628B (en) | Flat-panel display device, array substrate, and method for driving flat-panel display device | |
| JP2004062210A (ja) | 液晶表示装置及びその駆動方法 | |
| US4278974A (en) | Driving system of display | |
| US6975336B2 (en) | Liquid crystal device and electro-optical device, driving circuit and drive method therefor, and electronic apparatus | |
| US6597335B2 (en) | Liquid crystal display device and method for driving the same | |
| JPS5997192A (ja) | マトリクス型液晶表示装置の駆動回路 | |
| KR100365657B1 (ko) | 표시장치의 구동방법 및 구동회로 | |
| JPH10161592A (ja) | 液晶表示装置の駆動装置 | |
| JPH10161610A (ja) | 液晶表示装置 | |
| JP2791415B2 (ja) | 液晶駆動方式 | |
| JP2978515B2 (ja) | 液晶表示装置 | |
| JP2574871B2 (ja) | 表示装置 | |
| JP3066221B2 (ja) | 単純マトリックス駆動型液晶表示装置 | |
| TWI633532B (zh) | 在單色顯示面板中進行灰階影像顯示信號驅動的方法 | |
| JPS6020764B2 (ja) | マトリクス表示装置 | |
| JP2895889B2 (ja) | 表示装置 | |
| JPS62251798A (ja) | カラ−液晶表示装置のインタ−フエ−ス回路 |