JPS6020764B2 - マトリクス表示装置 - Google Patents

マトリクス表示装置

Info

Publication number
JPS6020764B2
JPS6020764B2 JP112978A JP112978A JPS6020764B2 JP S6020764 B2 JPS6020764 B2 JP S6020764B2 JP 112978 A JP112978 A JP 112978A JP 112978 A JP112978 A JP 112978A JP S6020764 B2 JPS6020764 B2 JP S6020764B2
Authority
JP
Japan
Prior art keywords
circuit
character pattern
signal
character
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP112978A
Other languages
English (en)
Other versions
JPS5494835A (en
Inventor
雅明 北島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP112978A priority Critical patent/JPS6020764B2/ja
Publication of JPS5494835A publication Critical patent/JPS5494835A/ja
Publication of JPS6020764B2 publication Critical patent/JPS6020764B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Description

【発明の詳細な説明】 本発明は、マトリクス型の表示パネルを有するマトリク
ス表示装置に係り、とくに表示信号の転送方式に特徴の
あるものに関する。
まず従来の液晶マトリクス駆動について順を追って説明
する。
第1図に液晶マトリクスパネルの電極構造を示す。液晶
マトリクスパネルは、走査電極1と信号電極2が格子状
に配列されており、両電極が交差したところが画素3と
なる。また、走差電極、信号電極にそれぞれ定められた
選択電圧、非選択電圧を印加することにより、点灯する
画素を選択し、文字及びグラフ等を表示する。ここで、
文字を表示する場合の液晶パネル1の構成を第2図、第
3図に示す。第2図で示す液晶マトリクスパネルは、縦
i行、横j行の計ixjのキャラクタ(文字)を表示す
る。また、各キャラク夕は、第3図に示すように5×7
画素で構成されており、このため、パネルの走査電極数
はi×7本、信号電極数はj×5本となる。このような
液晶マトリクスパネルを駆動する従来の装置の概要を第
4図に示す。液晶マトIJクス駆動では、一般0に、線
順次走査方式がとられている。これは、第1図に示した
各走査電極を、順次選択して、1ライン毎に表示する方
式である。フレームメモリ(キヤラクタメモリ)5にメ
モリされている文字コ−ド‘ま、順序文字パターン発5
生器6に転送されて、文字パターン信号に変換され、5
ビットの並列信号CHDとして出力される。
この文字パターン信号は、並列一直列変換回路8、直列
一並列変換回路9を経てラインメモリ101こ転送され
る。このラインメモリの内容に応じ、駆動回路11から
は、定められた選択電圧、非選択電圧が出力される。一
方、走査側において、走査回路12で走差信号が発生し
、この信号を駆動回路13に加えて、走査電極に加える
選択電圧、非選択電圧を発生させる。ここで、信号側の
動作をわかりやすくするために、各信号のタイムチャー
トを第5図に示す。文字発生器6に文字コード信号RA
MADおよび文字の行すなわち第3図に示したnl〜n
7を選択する行アドレス信号CGADを与えて、キャラ
クタスタート信号CHASTを加えるとこの信号に同期
して、5ビットの信号D,〜D5が同時に出力される。
信号D,〜D5が確立している時情mc内に5ビットの
信号をラインメモ川こ転送するために、転送用パルスC
PIを、並列一直列変換回路、直列一並列変換回路に加
える。一例として、液晶パネル表示文字数が8行×40
文字で、1文字が5×7画素構成とし、フレーム周波数
を50HZとすると転送用パルスCPIは560KHb
以上でなければならない。また1文字が、7×9画素の
場合では、1.雌MHz以上となる。このように、従来
の方式では、他の信号例えば、走査信号等と比較して転
送用パルスCPIは、非常に高い周波数となっている。
本発明の目的は、文字パターン発生器により得られる文
字パターン信号をラインメモリに転送する際に、低速度
で転送されるようなマトリクス表示装置を提供するにあ
る。
本発明は、文字パタ−ン発生器により得られる文字パタ
ーン信号をラインメモ川こ転送する時に文字パターン信
号を複数ビット並列に転送しようとするものである。
より具体的に言えば、ラインメモリの前段に複数ビット
のラッチ機能を有する複数のラッチ回路を設け、文字パ
ターン発生器の出力を複数ビットのデータ線により各々
のラッチ回路に順次に供給し、総てのラッチ回路に文字
パターン信号がホールドされる毎にこのボールドされた
文字パターン信号を一斉にラインメモ川こ転送するよう
な構成に本発明の特徴がある。本発明の実施例を以下順
を追って説明する。
第6図は特に本発明の主要部となるところの文字パター
ン発生器からの文字パターン信号をラインメモリに転送
する回路部を示すもので、本実施例の他の部分は第4図
と同様であるので説明を略する。第6図の回路は、文字
パターン発生器6、ラインメモリ10、信号側駆動回路
11、制御回路14、ストローブ信号発生回路15、ラ
ツチ回路16により構成されている。文字パターン発生
器の出力はD,〜D5の並列出力となっている。そして
文字パターン信号D,〜D5は、ラッチ回路LA,〜L
Anに入力されており、また、文字パターン信号をラッ
チするためのストロープ信号は、ストローブ信号発生回
路15により得られる。ラッチ回路の次段には、ライン
メモリ10が接続されておりさらに、ラインメモリー0
の次段には、選択電圧、非選択電圧を発生させる駆動回
路11が接続されている。ここで、液晶マトリクスパネ
ルの表示文字数が、横i文字とすると計i個のラッチ回
路が必要となる。次に、各部の動作を第7図に示すタイ
ムチャートに従って説明する。文字パターン発生回路に
供給する文字コード信号RAMAD、行アドレス信号C
GADおよびキヤラクタスタート信号CHASTにより
得られる文字パターン信号を、並列信号の状態でライン
メモリ10‘こ転送するには、ラッチ回路16に一時ホ
ールドする必要がある。これは、文字パターン信号発生
器からのパターン信号D,〜D5の5ビットが順次出力
されることから1ライン分の文字パターン信号をホール
ドして、同時にラインメモリに転送するためである。次
に、全ラッチ回路に1ライン分の文字パターン信号がラ
ツチされると、ラインスタート信号LSTによりライン
メモリに転送する。2ライン以下も同様の動作を繰り返
す。
このように本発明によれば、文字パターン発生器出力の
文字パターン信号を低速でラインメモリに転送すること
ができ、本実施例では、転送速度を1′5にできる。ま
たとくに本実施例では、複数ビット並列に転送するビッ
ト数を文字パターン発生器8の出力ビット数としている
ため、文字パターン発生器8とラッチ回路16を直接接
続することができ、回路の簡略化が図れる。本発明の変
形例を第8図に示す。
文字発生器6からの文字パターン信号を並列一直列変換
回路8で直列信号に変換し次に直列−並例変換回路9で
並列信号に変換する。ここでは、この並列出力は、10
ビットすなわち2文字分の文字パターン信号となってい
るが、さらに数文字分の文字パターン信号を並列信号に
変換する方式もある。このようにして得られた並列出力
を各ラッチ回路16に転送する。本発明によれば、文字
パターン発生器からの文字パタ−ン信号を低速でライン
メモリに転送することができるので、回路に動作周波数
の低い素子を使用することができる。
また、動作周波数が低いことから、特にC−MOS(相
補形MOS)ICを使った回路の消費電力を大幅に低減
できる。
【図面の簡単な説明】
第1図は、液晶マトリクスパネルの電極構造、第2図は
、液晶マトリクスパネルの文字の配置、第3図は、1文
字の構成図、第4図は、従来の液晶マトリクス表示装置
のブロック図、第5図は、第4図に示した各信号のタイ
ムチャート、第6図は、本発明による実施例の主要部の
ブロック図、第7図は、第6図に示した各誌号のタイム
チャート、第8図は、本発明の変形例である。 1・・・…信号電極、2・・…・走査電極、3・・・・
・・画素、5・・・・・・フレームメモリ、6・・・・
・・文字パターン発生器、10・・・・・・ラインメモ
リ、12・・・…走査回路、15・・・・・・ストロー
ブ信号発生回路、16・・・・・・ラツチ回路。 多1図 多2図 茅3回 多ム図 多58 そる図 多78 多9図

Claims (1)

  1. 【特許請求の範囲】 1 複数の走査電極と複数の信号電極とが交差するマト
    リクスパネルと、少なくとも一画面分の文字コード信号
    が蓄わえられるフレームメモリと、該フレームメモリか
    ら読み出される文字コード信号を一画素行ごとのパター
    ン発生器と、前記複数の走査電極を順次走査する走査回
    路と、前記複数の信号電極に対応したビツトを持ち、書
    き込まれた内容により該信号電極が駆動されるラインメ
    モリとを有し、順次走査の一走査タイミングごとに前記
    ラインメモリに画面の一画素行分の文字パターン信号を
    書き込むことにより画面の表示を行なう表示装置におい
    て、前記ラインメモリの複数ビツト毎にそれぞれラツチ
    回路を設け、前記文字パターン発生器の出力を導びく複
    数ビツトのデータ線に各ラツチ回路の共通に接続すると
    ともに、各ラツチ回路を時分割に駆動して文字パターン
    信号をそれぞれホールドさせ、全ラツチ回路の駆動が終
    了するごとにホールドされた文字パターン信号を一斉に
    前記ラインメモリに転送させるストローブ信号発生回路
    を設けたことを特徴とするマトリクス表示装置。 2 特許請求の範囲第1項において、ラツチ回路はそれ
    ぞれ文字パターン発生回路の出力ビツト数と同一のビツ
    ト数のものであることを特徴とするマトリクス表示装置
JP112978A 1978-01-11 1978-01-11 マトリクス表示装置 Expired JPS6020764B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP112978A JPS6020764B2 (ja) 1978-01-11 1978-01-11 マトリクス表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP112978A JPS6020764B2 (ja) 1978-01-11 1978-01-11 マトリクス表示装置

Publications (2)

Publication Number Publication Date
JPS5494835A JPS5494835A (en) 1979-07-26
JPS6020764B2 true JPS6020764B2 (ja) 1985-05-23

Family

ID=11492826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP112978A Expired JPS6020764B2 (ja) 1978-01-11 1978-01-11 マトリクス表示装置

Country Status (1)

Country Link
JP (1) JPS6020764B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0216706Y2 (ja) * 1986-02-01 1990-05-09
JPH0216707Y2 (ja) * 1986-02-28 1990-05-09
KR20190112171A (ko) 2018-02-22 2019-10-02 니토 보세키 가부시기가이샤 유리 클로스, 프리프레그 및 유리섬유강화 수지성형품

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6273294A (ja) * 1985-09-27 1987-04-03 カシオ計算機株式会社 画像表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0216706Y2 (ja) * 1986-02-01 1990-05-09
JPH0216707Y2 (ja) * 1986-02-28 1990-05-09
KR20190112171A (ko) 2018-02-22 2019-10-02 니토 보세키 가부시기가이샤 유리 클로스, 프리프레그 및 유리섬유강화 수지성형품

Also Published As

Publication number Publication date
JPS5494835A (en) 1979-07-26

Similar Documents

Publication Publication Date Title
KR900008068B1 (ko) 표시 데이타의 변환 방법 및 그 장치
US4985698A (en) Display panel driving apparatus
JP4777304B2 (ja) 液晶表示装置
US5448259A (en) Apparatus and method for driving a liquid crystal display
JPH10133172A (ja) 単純マトリクス型表示装置の駆動回路
US4149151A (en) Display data synthesizer circuit
JPH06103431B2 (ja) デイスプレイコントロ−ラ
US6972779B2 (en) Flat-panel display device
JPS62138893A (ja) ドツトマトリクス表示装置
JPS6020764B2 (ja) マトリクス表示装置
US6340964B1 (en) Driving device and liquid crystal display device
JP3460247B2 (ja) マトリックス型表示装置及びその駆動方法
JPH0230509B2 (ja)
JP3484855B2 (ja) 駆動装置
JP2001109439A (ja) 液晶パネルの走査電極駆動回路と駆動方法
JPH10161610A (ja) 液晶表示装置
JPS61121086A (ja) 相転移型液晶表示装置の駆動方法
JP2742261B2 (ja) マトリクス型表示装置
JP2002258809A (ja) 半導体集積回路及び画像表示装置
JPH0469392B2 (ja)
JP2599359B2 (ja) 表示制御装置
JP2508553B2 (ja) 蛍光表示管の駆動回路
JPS60209790A (ja) 表示装置
JPS6219897A (ja) Crtコントロ−ラによる液晶デイスプレイの制御方式
JP3304859B2 (ja) 液晶表示装置