JP3460247B2 - マトリックス型表示装置及びその駆動方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶駆動方法及びその表
示装置に係り、特に高速応答のＳＴＮ（Ｓｕｐｅｒ Ｔ
ｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）液晶を高コントラスト
表示する駆動方法及びその表示装置に関する。

【０００２】

【従来の技術】従来、マトリックス構造を持つ液晶表示
装置の駆動方法としてはアイトリプルイー トランジャ
クションズ オン エレクトロン デバイス（ＩＥＥＥ
Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ
ｄｅｖｉｃｅｓ Ｖｏｌ．ＥＤ−２６，Ｎｏ．５，Ｍ
ａｙ１９７９（ＰＰ７９５〜）のＵｌｔｉｍａｔｅＬｉ
ｍｉｔｓ ｆｏｒ Ｍａｔｒｉｘ Ａｄｄｒｅｓｓｉｎ
ｇ ｏｆ ＲＭＳ−Ｒｅｓｐｏｎｄｉｎｇ Ｌｉｑｕｉ
ｄ−Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ及びＳＩＤ９２’
Ｄｉｇｅｓｔ Ａｃｔｉｖｅ Ａｄｄｒｅｓｓｉｎｇ
Ｍｅｔｈｏｄｆｏｒ Ｈｉｇｈ−Ｃｏｎｔｒａｓｔ Ｖ
ｉｄｅｏ−Ｒａｔｅ ＳＴＮ Ｄｉｓｐｌａｙ）に記載
のように行電極に直交性を持つ関数に従った電圧を与
え、列電極にはその列のすべての表示情報と走査側の関
数との積和の関数を与える表示方法が提案されている。
以下、図２〜図５を用いその駆動方法を詳細に説明す
る。

【０００３】図２はＮ行、Ｍ列のマトリックス構造の液
晶表示部の構造を示す図であり、行電極と列電極の交点
が表示ドットを構成している。Ｎ個の行電極にはそれぞ
れｆ（１）〜ｆ（Ｎ）の関数で示される電圧が印加さ
れ、Ｍ個の列電極にはｇ（１）〜ｇ（Ｍ）の関数で示さ
れる電圧が印加される。Ｕ（ｉ，ｊ）はｉ行、ｊ列の交
点のドットに印加される電圧を示し、これは、ｆ（ｉ）
とｇ（ｊ）の差電圧である。図３は現在ＳＴＮ液晶の駆
動波形として一般的に使用されている行電極に印加され
る直交関数の１例を示す図である。図２、図３を用い現
在ＳＴＮ液晶の駆動方法として一般的に用いられている
駆動方法について説明する。今ｆ（ｉ）が図３の関数で
示されるとするとｆ（ｉ），ｇ（ｊ）はそれぞれ、式
（１）、式（２）で表すことがでる。

【０００４】

【数８】

【０００５】ここで、δ（ｉ，ｔ）はｉ＝ｔで１、ｉ≠
ｊで０であり、ＦＰは式（３）で与えられる定数で、

【０００６】

【数９】

【０００７】Ｐ（ｉ，ｊ）はｉ行、ｊ列の交点のドット
の表示情報を示し、表示オンの時に−１、表示オフの時
に１となる。この時ドットＵ（ｉ，ｊ）に印加される電
圧の実行値Ｕｒｍｓ（ｉ，ｊ）は式（１）（２）（３）
を用い次の様に計算できる。

【０００８】

【数１０】

【０００９】ここでＴ＝Ｎと置いて変形する。

【００１０】

【数１１】

【００１１】

【数１２】

【００１２】以上より、Ｕｒｍｓ（ｉ，ｊ）は式（４）
となる。この時、Ｐ（ｉ，ｊ）が表示オンとすると、Ｐ
（ｉ，ｊ）＝−１となり式（４）は式（５）となり、表
示オフとすると、Ｐ（ｉ，ｊ）＝１となり式（６）とな
る。

【００１３】

【数１３】

【００１４】以上より、ドットＵ（ｉ，ｊ）に印加され
る電圧実効値はそのドットのオン、オフの情報Ｐ（ｉ，
ｊ）により式（５）（６）となる。Ｕ（ｉ，ｊ）に印加
される電圧波形は（ｆ（ｉ）−ｇ（ｊ））であり式
（１）（２）から図４に示す波形となる。図４において
Ｓ１，Ｓ２，Ｓ３は次式で表される。

【００１５】

【数１４】

【００１６】ここでＮ＝２４０とするとＳ１＝１２．１
（Ｕ（ｉ，ｊ）＝表示オン）、１０．６（Ｕ（ｉ，ｊ）
＝表示オフ）Ｓ２＝０．７３，Ｓ３＝−０．７３となり
１フレーム（ｔ＝１〜Ｎの期間）に１度（ｉ＝ｔ）大き
な電圧が印加され、残りは低い電圧が印加される。この
ため高速応答のＳＴＮ液晶ではこの低い電圧を印加して
いる期間で表示輝度が低下することが考えられる。そこ
でこれを解決する駆動方法について次の方法が提案され
ている。この駆動方法について説明する。図５はウォル
シュ関数と呼ばれている直交関数で、分割＝８の例を示
している。今、図２の液晶表示部の行電極の関数として
分割＝Ｔのウォルシュ関数を用いｆ（ｉ）にＴ個のウォ
ルシュ関数のうちＮ個を選び適用（Ｔ≧Ｎ）した場合の
ドットＵ（ｉ，ｊ）の電圧実効値Ｕｒｍｓ（ｉ，ｊ）は
次の様になる。

【００１７】

【数１５】

【００１８】

【数１６】

【００１９】ここで、ｆ（ｉ），Ｇ（ｊ）は式（７）、
式（８）で与えられるものとする。

【００２０】

【数１７】

【００２１】ここで、Ｗ（ｉ，ｔ）はウォルシュ関数で
１または−１の値をとり、ＦＰは式（９）で示される定
数である。

【００２２】

【数１８】

【００２３】以上よりドットＵ（ｉ，ｊ）の電圧実効値
は次式となり、

【００２４】

【数１９】

【００２５】式（４）と同一になり、表示オンのときは
式（５）、表示オフの時は式（６）の値となる。すなわ
ち、行電極に与える電圧の関数を図５に示すウォルシュ
関数としてもドットＵ（ｉ，ｊ）に印加される電圧実効
値はそのドットの表示オン、表示オフにより式（５）、
式（６）で示されることになる。

【００２６】この場合、式（８）のｇ（ｊ）を次式に示
す形に変形して考えると

【００２７】

【数２０】

【００２８】ここで、Ｄはｊ列のｉ＝１〜ＮのＰ（ｉ，
ｊ）とｗ（ｉ，ｊ）の値の一致数（Ｐ（ｉ，ｊ）は±
１、Ｗ（ｉ，ｊ）は±１の値をとる）である。

【００２９】この時Ｄの値は次式で示す正規分布で示さ
れる。

【００３０】

【数２１】

【００３１】式（１１）より、ＤはＮ／２を中心とした
正規分布に従うため、式（１０）の値も同様に正規分布
に従う。このことより、Ｕ（ｉ，ｊ）に印加される電圧
波形（ｆ（ｉ）−ｇ（ｊ））は図４に比べ、ｔ＝１〜Ｔ
の間平均した電圧が印加される。

【００３２】

【発明が解決しようとする課題】上記従来の駆動方法は
行電極に与える電圧関数をウォルシュ関数とした場合、
式（７）（８）より列電極に印加されえる電圧関数ｇ
（ｊ）は式（１２）となり、ある時刻ｔの１つのドット
に対する印加電圧を決定するにはｉ＝１〜Ｎの表示情報
Ｐ（ｉ，ｊ）とウォルシュ関数Ｗ（ｉ、ｔ）の積和を計
算する必要があり実現が困難であり、具体的駆動回路は
明示されていない。これにたいして行電極に与える電圧
関数を図３に示す関数とすると列電極に印加される電圧
関数ｇ（ｊ）は式（１３）であり、

【００３３】

【数２２】

【００３４】積和は必要なく回路構成は簡単となる。し
かし、この場合は図４に示すようにドットＵ（ｉ，ｊ）
に印加される電圧波形はＮ回に１度のみ高い電圧とな
り、残りのＮ−１回は低い電圧となるため高速応答のＳ
ＴＮ液晶を表示する場合コントラストを低下させること
が考えられる。

【００３５】本発明の目的は回路構成が簡単で、高速応
答のＳＴＮ液晶に対してもコントラストを低下すること
のない新しい行電極に印加する電圧関数を示すととも
に、実現可能な回路構成を示すことである。

【００３６】

【課題を解決するための手段】上記目的を達成するた
め、行関数発生手段と関数発生手段とＸ行の表示データ
を格納するラインメモリ手段とラインメモリ手段と関数
発生手段の出力を演算する演算手段と演算手段の出力を
電圧に変換する電圧発生手段を設けた。

【００３７】

【作用】行関数発生手段はＮ行のうちある時刻ｔではＸ
行のみウォルシュ関数とし残りの行は０となるように関
数を発生し、液晶の行電極駆動手段に与える。また関数
発生手段は上記Ｘ行のウォルシュ関数と同じ値を発生し
その出力はラインメモリ手段の出力と演算され、演算結
果が電圧に変換され列電極駆動手段に与えられる。

【００３８】

【実施例】本発明の１実施例を以下に図面を用いて説明
する。図１は本発明の一実施例の液晶表示装置のブロッ
ク図である。図１の液晶表示の動作の説明の前に液晶に
印加される電圧波形について説明する。図６はＮ個の行
電極に印加する電圧関数を８行のみウォルシュ関数と
し、１フレーム周期Ｔを２Ｎ（Ｎは表示行数）とし上記
８行のウォルシュ関数を分割＝１６で駆動する場合の行
電極の電圧関数を示す図である。なお液晶表示部は従来
例と同様にＮ行、Ｍ列の表示とする。この場合、行電極
に印加される電圧関数、および列電極に印加される電圧
関数はそれぞれ式（２０）（２１）となる。

【００３９】

【数２３】

【００４０】ここで、ＦＰは式（２２）で示される定数
であり、Ｂ（ｉ，ｔ）は図６に示す関数である。

【００４１】

【数２４】

【００４２】またＰ（ｉ，ｊ）は従来例と同様に、ｉ
行、ｊ列のドットが表示オンの時−１、表示オフの時１
となる。式（２０）〜（２２）を用いドットＵ（ｉ，
ｊ）の電圧実効値Ｕｒｍｓ（ｉ，ｊ）を計算すると次の
ようになる。

【００４３】

【数２５】

【００４４】

【数２６】

【００４５】

【数２７】

【００４６】

【数２８】

【００４７】これよりＵ（ｉ，ｊ）の電圧実効値は式
（２３）となり、Ｕ（ｉ，ｊ）が表示オンの時はＰ
（ｉ，ｊ）は−１となるためその電圧実効値は式（２
４）となり、表示オフのときはＰ（ｉ，ｊ）は１となる
ため式（２５）となる。

【００４８】

【数２９】

【００４９】以上より行電極に印加する電圧関数を図１
のようにしても表示オン、オフの電圧実効値は従来例で
示した時と変わらないことが式（２４）（２５）と式
（５）（６）を比較することでわかる。

【００５０】以上Ｎ行のうち８行をウォルシュ関数と
し、この８行のウォルシュ関数を１６分割で駆動すると
して説明してきたがこれに限られる訳ではなく、一般的
にＮ行のうちＲ行をウォルシュ関数とし、このウォルシ
ュ関数をＫ分割で駆動することも可能である。この時Ｒ
＜Ｎ，Ｋ≧Ｒの関係が成立するものとする。

【００５１】以下、一般化した場合のｆ（ｉ）、ｇ
（ｊ）を式（２６）（２７）に示し、この場合の定数Ｆ
Ｐを式（２８）に示す。また、この時のＵ（ｉ，ｊ）の
電圧実効値Ｕｒｍｓ（ｉ，ｊ）を計算する。

【００５２】

【数３０】

【００５３】

【数３１】

【００５４】

【数３２】

【００５５】これは式（２３）と一致する。以上より一
般的に上記のように置いても式（２９）が成立すればそ
のドットＵ（ｉ，ｊ）の電圧実効値Ｕｒｍｓ（ｉ，ｊ）
は従来例と同様になる。また、本実施例ではウォルシュ
関数を用いて説明したがこれに限られる訳ではなく、実
効値の計算の経過より１と−１の値を持つ直交関数であ
れば良い。以下、この駆動方法を部分直交関数駆動方式
と呼び説明する。

【００５６】

【数３３】

【００５７】次に、上記で説明した液晶駆動回路の１実
施例を図１、図７〜図１４を用いて説明する。図７は部
分直交関数駆動方式を実現する列信号発生手段の１実施
例のブロック図で、１は表示データで、表示オンを”
１”、表示オフを”０”で表す。２は書き込み手段、３
はＡデータ、４はＢデータ、５はＸ行分のデータを格納
するラインメモリＡ、６はＸ行分のデータを格納するラ
インメモリＢで書き込み手段２はＡデータ３、Ｂデータ
４を介してラインメモリＡ５，Ｂ６に表示データ１を書
き込む。尚、この時、書き込み手段２はＸ行ずつ交互に
ラインメモリＡ５、ラインメモリＢ６に書き込みを行
う。７は読みだしデータＡ、８は読みだしデータＢ、９
は読みだし手段で、読みだし手段９はラインメモリＡ
５、ラインメモリＢ６のうち書き込みを行っていない方
から読みだしデータＡ７、読みだしデータＢ８を介して
格納されたデータを読みだす。なおこの読みだし動作は
Ｘ行分のデータを同時に読みだすものとする。１０は読
みだし手段９によりラインメモリから読みだされた表示
情報でＸ行表示データである。１１は演算手段、１３は
関数発生手段、１３はＸ行関数データで、演算手段１１
は表示情報であるＸ行表示データ１０とＸ行関数データ
１３の積和演算を行う。１４は演算データ、１５は電圧
変換手段、１６はアナログ表示データであり、演算手段
１１の演算結果である演算データ１４を電圧変換手段に
より電圧に変換しアナログ表示データとする。図１は図
７の列信号発生手段を用いた液晶表示装置の１実施例の
ブロック図で、１７は列信号発生手段で図６で説明した
ものであり、１８は列電極駆動手段でアナログ表示デー
タを１行分取り込み、その後一斉に１行分のデータを出
力する。尚、この１行分のデータ取り込みは１分割期間
で行われる。１９〜２１は列電極信号でそれぞれ１列列
電極信号、２列列電極信号、Ｍ列列電極信号である。２
２は行関数発生手段で、図６で示した行関数を発生す
る。２３は行関数データ、２４は行電極駆動手段で行関
数発生手段２２は１分割時間の行分の関数を行関数デー
タ２３を介して行電極駆動手段２４に書き込み、行電極
駆動手段２４は書き込み終了後に行電極にその値に従っ
た電圧を出力する。尚、この行関数データ２３の書き込
みも１分割期間で行われ、列電極駆動手段１８のアナロ
グ表示データ１６の書き込みの１分割期間の周期と同期
している。２５〜２７は行電極信号でそれぞれ１行電極
信号、２行電極信号、Ｎ行電極信号である。２８はＮ
行、Ｍ列の表示を行う液晶パネルである。図８は本実施
例において液晶パネル２８を４行、４列とした時の液晶
パネルのドット情報を表す図、図９は関数発生手段１２
のＸ行関数データ１３の各ｔにおける値を示す図、図１
０はＸ行読みだしデータ１０とＸ行関数データ１３のタ
イミング関係を説明する図、図１１は演算手段１１の１
実施例のブロック図で、２９、３０は論理反転を行う反
転回路、３１、３２は排他的論理和をとるＥＸＯＲ回
路、３３はデコード手段である。図１２は、デコード手
段３３の動作を説明する図であり、図１３は行関数発生
手段１２の出力する関数データ２３の各ｔの値を示す
図、図１４は列電極駆動手段１８、行駆動手段２４の動
作を説明するタイミング図である。

【００５８】また、本実施例では説明の都合上液晶パネ
ル２８は４行、４列で、Ｘ＝２、この２行を４分割で駆
動するとして説明する。すなわち、１フレームは８分割
で駆動することになる（式（２９）参照）。まず最初に
図７の動作を説明する。

【００５９】表示データ１は図８に示す液晶パネル２８
の各ドットに対してＵ（１，１），Ｕ（１，２）………
Ｕ（２，１），Ｕ（２，２）………Ｕ（４，１），Ｕ
（４，２）……Ｕ（４，４）とシリアルに送られて来
る。この表示データ１は書き込み手段２によりラインメ
モリＡ５，ラインメモリＢ６に２行づつ交互に書き込ま
れる。すなわち、１、２行目のデータはラインメモリＡ
５に、３、４行目のデータはラインメモリＢ６に書き込
まれることになる。今、１、２行目のデータのラインメ
モリＡ５への書き込みが終了し、３行目のデータがライ
ンメモリＢ６に書き込まれているとすると、読みだし手
段９はラインメモリＡ５より書き込まれたデータをライ
ンメモリＡ５より読みだす。この時、読みだしデータＡ
７はＵ（１，１）とＵ（２，１）を同時に、Ｕ（１，
２）とＵ（２，２）を同時にと行方向のデータを同時に
読みだし、Ｘ行読みだしデータ１０として出力する。関
数発生手段は各時刻ｔ（２行を４分割で駆動しているた
めｔ＝１〜４を繰り返す）に従い、図９に示すｈ
（１），ｈ（２）のＸ行関数データを発生する。ここ
で、関数データｈ（１），ｈ（２）は１ビットで、−１
を”０”、＋１を”１”で示している。ここで、関数発
生手段１２の動作と読みだし手段９の動作のタイミング
を図１０で説明する。Ｘ行関数データ１３がｔ＝１のｈ
（１），ｈ（２）となっているとき読みだし手段９は図
１０に示すように１列目から４列目の２行のデータを順
次読みだす。これをｔ＝４まで繰返し、終了後関数発生
手段は再びｔ＝１からＸ行関数データ１３を発生する。
これに対して、読みだし手段９はラインメモリＢ６から
ラインメモリＡ５からの読みだしと同様な動作でデータ
を読みだす。次に、演算手段１１の動作を図１１、１２
を用いて説明する。今、Ｘ行読みだしデータがＵ（１，
１），Ｕ（２，１）で、Ｘ行関数データがｈ（１），ｈ
（２）とすると表示データは表示オンを”１”、表示オ
フを”０”で表しているため、式（２１）のＰ（ｉ，
ｊ）の表現に合わせるため反転回路２９、３０でＵ
（１，１），Ｕ（２，１）を反転する。この反転された
データはそれぞれｈ（１），ｈ（２）と排他的論理和回
路をＥＸＯＲ３１，３２でとり、その出力をデーコード
手段３３で図１２に従いデコードする。これは次式の演
算を行っていることになり、式（２１）の積和を演算す
ることになる。

【００６０】

【数３４】

【００６１】従って、演算データ１４は図１２に示すい
ずれかの値をとり、電圧変換手段により式（２６）、
（２７）（２８）より次式の電圧値となる様に変換さ
れ、アナログ表示データ１６として出力される。

【００６２】

【数３５】

【００６３】本実施例ではＮ＝４，Ｒ＝２である。ま
た、Ｖｏｆｆは式（２５）で示すように表示オフ電圧
を”１”としているため実際の駆動電圧に変換するため
の係数である。以上、説明したように図７の列信号発生
手段は式（２０）〜（２９）で説明した部分直交関数駆
動を実現している。次に、図７に示すこの列信号発生手
段を用いた液晶表示装置の実施例を図１を用い説明す
る。

【００６４】表示データ１は列信号発生手段１７により
式（２７）に従った信号に変換され式（３０）に従った
電圧に変換される。このアナログ表示データ１６は順次
列電極駆動手段１８に取り込まれ、このデータは１行分
の取り込み終了時に一斉に列電極信号に出力される。行
関数発生手段２２は図１３に示す関数で行関数データ２
３をｆ（１），ｆ（２），ｆ（３），ｆ（４）と順次出
力する。行電極駆動手段２４はこの行関数データ２３を
受取、１列分のデータを全て受け取った後、行電極信号
として出力する。以上、列電極手段１８、行電極手段２
４の動作タイミングを図１４に示す。

【００６５】以上説明したＳＴＮ液晶の駆動方法によれ
ば、式（２７）に示される列信号の演算は従来例ではＮ
行分を行うのに対して、Ｒ行（Ｒ＜Ｎ）分でよく、回路
的にも実現が容易である。ここで、２４０行、６４０列
の１演算時間（図１０のｔａ）を求める。ここで、フレ
ーム周波数は６０Ｈｚ，Ｒ＝８，Ｋ＝１６とする。

【００６６】

【数３６】

【００６７】すなわち、約５４ｎｓの間に８行（Ｒ＝
８）分のデータを読みだし演算を行えば良い。これは、
実施例で示したように８行分のデータを同時に読みだ
し、演算することは容易である。これに対して、従来の
駆動方法ではｔａは次のようになる。

【００６８】

【数３７】

【００６９】ｔａそのものは部分直交関数駆動に比較し
て長くなる。しかし、この約１００ｎｓの間に２４０行
分のデータを読みだし演算することは論理回路上困難で
ある。すなわち、１行のデータ分の処理速度は０．４ｎ
ｓとなり、パラレル駆動を行い論理回路上実現可能な速
度に落すとしても、そのパラレル数が多くなり、大きな
論理規模となる。これに比較して、部分直交関数駆動で
は演算の行数が少なく、小さな論理規模で実現可能とな
る。

【００７０】次に、本発明の他の実施例を以下図面を用
いて説明する。図１５は本実施例の液晶表示装置のブロ
ック図である。図１５の液晶表示の動作の説明の前に液
晶に印加される電圧波形について説明する。図１６はＮ
個の行電極に印加する電圧関数を８行のみウォルシュ関
数とし、１フレーム周期Ｔを２Ｎ（Ｎは表示行数）と
し、上記８行のウォルシュ関数を分割＝１６で駆動する
場合の行電極の電圧関数を示す図である。また液晶表示
部は従来例と同様にＮ行、Ｍ列の表示とする。一般的
に、Ｎ個の行電極に印加する電圧関数をｍ行のみウォル
シュ関数とし、１フレームの周期をＴとし、上記ｍ行の
ウォルシュ関数の分割数をｓとすると、各行電極に印加
される電圧関数Ｆｈと、各列電極に印加される電圧関数
Ｇｊと、ｉ行ｊ列の画素に印加される電圧の実行値Ｕｒ
ｍｓは次のようになる。

【００７１】

【数３８】

【００７２】

【数３９】

【００７３】

【数４０】

【００７４】

【数４１】

【００７５】以上よりｉ行ｊ列の画素に印加される電圧
の実行値Ｕｒｍｓは、式（３６）となる。又、表示オン
のときＩｉｊは−１、表示オフのときＩｉｊは＋１とな
るので、それぞれの電圧実行値は式（３７）、式（３
８）となる。

【００７６】

【数４２】

【００７７】ここで、動作マージンＲを定義すると式
（３９）となる。

【００７８】

【数４３】

【００７９】式（３９）において、動作マージンＲが最
大となるｃを求めると、式（４０）となる。

【００８０】

【数４４】

【００８１】式（４０）を式（３７）、式（３８）に代
入すると、Ｕｒｍｓ（ｏｎ）とＵｒｍｓ（ｏｆｆ）は式
（４１）、式（４２）となる。

【００８２】

【数４５】

【００８３】又、式（４０）をしき（３９）に代入する
と、動作マージンＲは式（４３）となる。

【００８４】

【数４６】

【００８５】ここで、Ｕｒｍｓ（ｏｆｆ）を１と置く
と、式（４２）からＦは式（４４）となる。

【００８６】

【数４７】

【００８７】式（４４）をしき（４１）、式（４２）に
代入すると、Ｕｒｍｓ（ｏｎ）とＵｒｍｓ（ｏｆｆ）は
式（４５）、式（４６）となる。

【００８８】

【数４８】

【００８９】以上のように、行電極に印加する電圧関数
を図１６のようにした場合、表示オン、オフの電圧実行
値は、従来例のＮをｎＮとしたときと同じであることが
式（４５）式（４６）と、式（６）、式（６）を比較す
ることで分かる。また、本実施例ではウォルシュ関数を
用いて説明したがこれに限られる訳ではなく、実効値の
計算の経過より１と−１の値を持つ直交関数であれば良
い。以下、この駆動方法を第一の実施例と同様に部分直
交関数駆動方式と呼ぶこととする。

【００９０】次に、上記で説明した液晶駆動回路の第二
の実施例を図１５、図１６、及び図７〜図１４を用いて
説明する。図７は部分直交関数駆動方式を実現する列信
号発生手段のブロック図で、第一の実施例と同じ構成で
あり、各部分の説明は省略する。又、同様に図８〜図１
４は、第一の実施例と同じ構成であるので、各部分の説
明は省略する。図１５は図７の列信号発生手段を用いた
液晶表示装置の第二の実施例のブロック図で、１７は列
信号発生手段で図７で説明したものであり、１８は列電
極駆動手段でアナログ表示データを１行分取り込み、そ
の後一斉に１行分のデータを出力する。尚、この１行分
のデータ取り込みは１分割期間で行われる。１９〜２１
は列電極信号でそれぞれ１列列電極信号、２列列電極信
号、Ｍ列列電極信号である。３４は行関数発生手段で、
図６で示した行関数を発生する。２３は行関数データ、
２４は行電極駆動手段で行関数発生手段３４は１分割時
間の行分の関数を行関数データ２３を介して行電極駆動
手段２４に書き込み、行電極駆動手段２４は書き込み終
了後に行電極にその値に従った電圧を出力する。尚、こ
の行関数データ２３の書き込みも１分割期間で行われ、
列電極駆動手段１８のアナログ表示データ１６の書き込
みの１分割期間の周期と同期している。２５〜２７は行
電極信号でそれぞれ１行電極信号、２行電極信号、Ｎ行
電極信号である。２８はＮ行、Ｍ列の表示を行う液晶パ
ネルである。尚、本実施例では説明の都合上液晶パネル
２８は４行、４列で、Ｘ＝２、この２行を４分割で駆動
するとして説明する。すなわち、１フレームは８分割で
駆動することになる（式（２９）参照）。まず最初に図
７の動作を説明する。表示データ１は図８に示す液晶パ
ネル２８の各ドットに対してＵ（１，１），Ｕ（１，
２）………Ｕ（２，１），Ｕ（２，２）………Ｕ（４，
１），Ｕ（４，２）……Ｕ（４，４）とシリアルに送ら
れて来る。この表示データ１は書き込み手段２によりラ
インメモリＡ５，ラインメモリＢ６に２行づつ交互に書
き込まれる。すなわち、１、２行目のデータはラインメ
モリＡ５に、３、４行目のデータはラインメモリＢ６に
書き込まれることになる。今、１、２行目のデータのラ
インメモリＡ５への書き込みが終了し、３行目のデータ
がラインメモリＢ６に書き込まれているとすると、読み
だし手段９はラインメモリＡ５より書き込まれたデータ
をラインメモリＡ５より読みだす。この時、読みだしデ
ータＡはＵ（１，１）とＵ（２，１）を同時に、Ｕ
（１，２）とＵ（２，２）を同時にと行方向のデータを
同時に読みだし、Ｘ行読みだしデータ１０として出力す
る。関数発生手段は各時刻ｔ（２行を４分割で駆動して
いるためｔ＝１〜４を繰り返す）に従い、図９に示すｈ
（１），ｈ（２）のＸ行関数データを発生する。ここ
で、関数データｈ（１），ｈ（２）は１ビットで、−１
を”０”、＋１を”１”で示している。ここで、関数発
生手段１２の動作と読みだし手段９の動作のタイミング
を図１０で説明する。Ｘ行関数データ１３がｔ＝１のｈ
（１），ｈ（２）となっているとき読みだし手段９は図
１０に示すように１列目から４列目の２行のデータを順
次読みだす。これをｔ＝４まで繰返し、終了後関数発生
手段は再びｔ＝１からＸ行関数データ１３を発生する。
これに対して、読みだし手段９はラインメモリＢ６から
ラインメモリＡ５からの読みだしと同様な動作でデータ
を読みだす。次に、演算手段１１の動作を図１１、１２
を用いて説明する。今、Ｘ行読みだしデータがＵ（１，
１），Ｕ（２，１）で、Ｘ行関数データがｈ（１），ｈ
（２）とすると表示データは表示オンを”１”、表示オ
フを”０”で表しているため、式（２１）のＰ（ｉ，
ｊ）の表現に合わせるため反転回路２９、３０でＵ
（１，１），Ｕ（２，１）を反転する。この反転された
データはそれぞれｈ（１），ｈ（２）と排他的論理和回
路をＥＸＯＲ３１，３２でとり、その出力をデーコード
手段３３で図１２に従いデコードする。これは式（３
４）の積和演算を行っていることになる。従って、演算
データ１４は図１２に示すいずれかの値をとり、電圧変
換手段により式（３１）、（３２）（３４）（４０）
（４４）に示す電圧値となる様に変換され、アナログ表
示データ１６として出力される。本実施例ではＮ＝４，
Ｒ＝２である。また、Ｖｏｆｆは表示オフ電圧を”１”
としているため実際の駆動電圧に変換するための係数で
ある。以上、説明したように図７の列信号発生手段は式
（３１）〜（４６）で説明した部分直交関数駆動を実現
している。

【００９１】次に、図７に示すこの列信号発生手段を用
いた液晶表示装置の実施例を図１５を用い説明する。表
示データ１は、列信号発生手段１７により式（３４）に
従った信号に変換される。このアナログ表示データ１６
は順次列電極駆動手段１８に取り込まれ、このデータは
１行分の取り込み終了時に一斉に列電極信号に出力され
る。行関数発生手段２２は、図１６に示す関数で行関数
データ２３をｆ（１），ｆ（２），ｆ（３），ｆ（４）
と順次出力する。行電極駆動手段２４はこの行関数デー
タ２３を受け取り、１列分のデータを全て受け取った
後、行電極信号として出力する。以上、列電極手段１
８、行電極手段２４の動作タイミングを図１４に示す。

【００９２】以上説明したＳＴＮ液晶の駆動方法によれ
ば、式（３４）に示される列信号の演算はｍ行（ｍ＜
Ｎ）分でよく、回路的にも実現が容易である。ここで、
２４０行、６４０列の１演算時間（図１０のｔａ）を求
める。ここで、フレーム周波数は６０Ｈｚ，ｍ＝８，ｓ
＝１６とすると、第一の実施例と同様に約５４ｎｓの間
に８行（ｍ＝８）分のデータを読みだし演算を行えば良
い。これは、実施例で示したように８行分のデータを同
時に読みだし、演算することは容易である。これに対し
て、従来の駆動方法ではｔａも第一の実施例と同様に約
１００ｎｓとなる。しかし、この約１００ｎｓの間に２
４０行分のデータを読みだし演算することは論理回路上
困難である。すなわち、１行のデータ分の処理速度は
０．４ｎｓとなり、パラレル駆動を行い論理回路上実現
可能な速度に落すとしても、そのパラレル数が多くな
り、大きな論理規模となる。これに比較して、部分直交
関数駆動では演算の行数が少なく、小さな論理規模で実
現可能となる。

【００９３】以上説明した実施例では、Ｎ行の表示装置
をＲ行単位にＫ分割の直交関数を電圧関数として駆動す
る場合、図６、図１６に示したように、Ｋ分割を連続し
て行なっていた。又、第一の実施例と第二の実施例か
ら、図１７に示す直交関数を用いても実現可能である。
図１７の直交関数は、第一の実施例では０を、第二の実
施例ではＷ₀となる期間に０とＷ₀を交互に組み合わせ与
えるものである。この場合の実施例の詳細の説明は行わ
ないが、第一の実施例、第二の実施例の説明から同様に
実現可能であることは自明である。さらに、図１７で
は、０とＷ₀を交互としたが、これに限られる訳ではな
く、それらの数、与え方を変えても実現可能である。

【００９４】次に、本発明の第三の実施例を示す。第三
の実施例は、例えばＮ行の表示装置を８行ずつ、１６分
割で駆動する場合において、１６分割をＷ１からＷ４の
各４分割（ｋ１からｋ１６で示される１６分割のうちｋ
１からｋ４をＷ１、ｋ５からｋ８をＷ２、ｋ９からｋ１
２をＷ３、ｋ１３からｋ１６をＷ４とする）を分散させ
て駆動する方法の具体的回路について示すものである。
この場合、１６分割を分散させただけであり、その分散
された時間に、当該の８行の演算を行ない列電極の印加
電圧を計算することにより、第１の実施例と同じ表示オ
ンと表示オフの電圧で駆動できることは自明である。
尚、この考え方に近い公知例としては、Ｊａｐａｎ Ｄ
ｉｓｐｌａｙ ’９２ダイジェストの５０３頁から５０
５頁に記載されているが、その動作、具体的回路に関し
ては記載されていない。以下、図面を用いて第３の実施
例の詳細を説明する。図１８は本第３の実施例の液晶表
示装置のブロック図であり、３５は表示データ、３６は
水平同期信号であるＨ信号、３７は垂直同期信号である
Ｖ信号、３８は表示データ３５に同期したＤＣＬＫ、３
９は表示データ３５のうち表示装置上で表示すべきデー
タを”ハイ”で示す表示信号であり、表示データ３５と
してはＨ信号３６の１周期の１水平時間に１ライン分の
６４０ドット、Ｖ信号３７の１周期の１フレーム時間に
２４０ライン分のデータが送られてくるものとする。４
０はフレームメモリ制御手段、４１はフレームライトデ
ータ、４２はフレームメモリに対し入力されるデータの
書き込み及び読みだしを制御するフレームメモリ制御バ
ス、４３はデータ信号制御バスであり、フレームメモリ
制御手段４０は表示データ３５をシリアルパラレル変換
し４ドットのパラレルデータのフレームメモリライトデ
ータ４１を生成し、さらに、Ｈ信号３６、Ｖ信号３７、
ＤＣＬＫ３８、表示信号３９よりフレーム制御信号バス
４２、データ信号制御バス４３を生成する。これら生成
する信号の詳細は後で説明する。４４はフレームメモリ
手段、４５はフレームメモリリードデータである。４６
は列信号発生手段であり、第１の実施例と同様に、フレ
ームリードデータ４５の８ライン分に対し演算を行い液
晶データ４７を生成する。４８は列信号制御バス、４９
は関数信号バスでそれぞれ列信号発生手段４６で生成さ
れる。５０は行関数発生手段であり、５１は行データ、
５２は行信号バスであり、行関数発生手段５０は関数信
号バス４９を用い、行データ５１、行データ制御信号バ
ス５２を生成する。５３は列電極駆動手段、５４から５
６は第１列、第２列及び第６４０列の列電極信号で、液
晶データ４７を列信号制御バス４８により列電極駆動手
段５３へ書き込み、列電極駆動手段５３は液晶データ４
７の情報により、９種類の電圧から１つを選択し、対応
する列電極信号に出力する。尚、図１８では、９種類の
電圧は図示していないが、１例としては外部で、抵抗手
段による分圧回路で生成し、列電極駆動手段に入力し、
実現することが出来る。５７は行電極駆動手段、５８か
ら６０はそれぞれ１行目、２行目、２４０行目の行電極
信号で、行データ５１は行データ制御バス５２により行
電極駆動手段５７に書き込まれ、行電極駆動手段５７は
書き込まれた行データ５１の情報に従い、３種類の電圧
から１電圧を選択し対応する行電極信号に出力する。
尚、図１８では３種類の電圧は図示していないが、列電
極駆動手段５３の場合と同様に外部で抵抗手段による分
圧回路で生成し、行電極駆動手段５７に入力する実施例
がある。また、列電極駆動手段５３、行電極駆動手段５
７の動作は、選択する電圧数を除けば、日立製ＴＦＴ液
晶ドライバ”ＨＤ６６３１０”と同じ動作であり実現が
容易であることは自明である。６１は横６４０ドット、
縦２４０ラインの表示部を持つ液晶表示装置で、列電極
と行電極の交点が１ドットの表示であり、この交点の電
位差の電圧実効値で表示オン、表示オフを表示する。図
１９は本液晶表示装置に入力される表示データ３５のタ
イミング図、図２０はフレームメモリ手段４４から読み
だされるフレームメモリリードデータ４５及び、データ
制御バス４３のタイミングを示すタイミング図である。
図２０において、リードＶ信号８１、リードＨ信号８
２、リード表示データ４５はデータ制御バス４３の信号
である。図２１はフレームメモリ手段４４の１実施例の
ブロック図であり、６２は１フレーム分の６４０ドット
×２４０ラインの表示情報を格納するフレームメモリ手
段Ａ、６３は同様に１フレーム分の表示情報を格納する
フレームメモリ手段Ｂであり、６４はフレームメモリ手
段Ａ６２に書き込みアドレスのリセットを指示するＡＷ
リセット、６５はフレームメモリ手段Ａ６２に書き込み
動作をを行うＡＷクロック、６６はフレームメモリ手段
Ａ６２に読みだしアドレスのリセットを指示するＡＲリ
セット、６７はフレームメモリ手段Ａ６２に読みだし動
作を行うＡＲクロック、６８はフレームメモリ手段Ｂ６
３に書き込みアドレスのリセットを指示するＢＷリセッ
ト、６９はフレームメモリ手段Ｂ６３に書き込み動作を
を行うＢＷクロック、７０はフレームメモリ手段Ｂ６３
に読みだしアドレスのリセットを指示するＢＲリセッ
ト、７１はフレームメモリ手段Ｂ６３に読みだし動作を
行うＢＲクロックである。７２はフレームメモリＲ／Ｗ
信号で、”ハイ”の時フレームメモリ手段Ａ６２への書
き込み、フレムメモリ手段Ｂ６３からの読みだしを示
し、”ロー”の時フレームメモリ手段Ａ６２からの読み
だし、フレムメモリ手段Ｂ６３への書き込みを示す。７
３はセレクト手段Ａ、７４はセレクト手段Ｂで、それぞ
れフレームメモリＲ／Ｗ信号７２に従い選択動作を行
う。７５はメモリＡリセット、７６はメモリＡクロッ
ク、７７はメモリＡＲ／Ｗ信号、７８はメモリＢリセッ
ト、７９はメモリＢクロック、８０はメモリＢＲ／Ｗ信
号で、メモリＡ手段６２、メモリＢ手段６３はそれぞれ
のＲ／Ｗ信号７７、８０に従い、リード、ライトの動作
を行う（Ｒ／Ｗ信号が”ハイ”の時ライト動作、”ロ
ー”の時リード動作とする）。又、メモリＡ手段６２、
メモリＢ手段６３のリード、ライトのアドレスは各リセ
ット信号７５、７８により”０”にリセットされ、その
後各クロック７６、７９の書き込み、読みだし動作の後
にインクリメントされる。図２２はフレームメモリ手段
４４の動作を説明するタイミング図、図２３は図１８の
列信号発生手段４６の１実施例のブロック図である。図
２３において、８５は書き込み手段、８６はＡデータ、
８７はＡ制御バス、８８はラインアドレス、８９はＢ制
御バス、９０はＢデータ、９１はＡＷ信号で、９２はラ
インメモリＡ、９３はラインメモリＢである。書き込み
手段８５は４ビットパラレルのフレームメモリリードデ
ータ４５をＡデータ８６、Ｂデータ９０として出力する
と共に、データ制御信号バス４３によりＡ制御バス８
７、ラインアドレス８８、Ｂ制御バス８９、ＡＷ信号９
１を生成する。尚、書き込み動作はフレームメモリリー
ドデータ４５の８ライン毎にラインメモリＡ９２、ライ
ンメモリＢ９３に対し交互に行い、これをＡＷ信号９１
で”ハイ”の時ラインメモリＡ９２への書き込み、”ロ
ー”の時にラインメモリＢ９３への書き込みを示すもの
とする。９５はＡリード制御バス、９６はＢリード制御
バス、９４は読みだし手段、９７はＡリードデータ、９
８はＢリードデータであり、読みだし手段９４はデータ
制御バス４３を用い、Ａリード制御バス９５、Ｂリード
制御バス９６を生成し、Ａリードデータ９７、Ｂリード
データ９８としてラインメモリＡ９２、ラインメモリＢ
９３より読みだし動作を行う。尚、この読みだし動作は
ＡＷ信号９１を用い、書き込み動作を行っていないライ
ンメモリからの読みだしを行うように動作する。９９は
読みだしデータである８ラインデータ、１００はリード
カウントであり、それぞれ読みだし手段９４で生成され
る。１０１は関数発生手段、１０２は直交関数データで
あり、関数発生手段１０１はリードカウント１００、デ
ータ制御バス４３により分割１６の８つの直交関数を生
成し、直交関数データ１０２として出力する。１０３は
演算手段であり、８ラインデータ９９と直交関数データ
１０２とを演算し、液晶データ４７を出力する。尚、具
体的な演算方法、手段は後述する。図２４は、図２３の
ラインメモリＡ９２の書き込み動作に着目した１実施例
のブロック図で、１０４はＡＷリセット、１０５はＡＷ
クロックでそれぞれＡ制御バス８７の信号である。１０
６から１０８はそれぞれ１ライン分の表示情報を格納す
るラインメモリで、それぞれライン１メモリ、ライン２
メモリ、ライン８メモリである。尚、図中３から７ライ
ンのメモリは省略してある。１０９はライトアドレスデ
コード手段でラインアドレス８８をデコードし、どのラ
インメモリにデータを書き込むか指示する。１１０はラ
インメモリ１ライト信号、１１１はラインメモリ２ライ
ト信号、１１２はラインメモリ８ライト信号でそれぞ
れ”ハイ”となっているメモリに対して書き込み動作を
行う。又、各ラインメモリはＡＷリセット１０４によ
り、書き込みアドレスを”０”とし、その後ＡＷクロッ
ク１０５により順次書き込み動作、アドレスのインクリ
メントを行う。図２５、図２６はラインメモリＡ９２へ
の書き込み動作を説明する図、図２７はラインメモリＡ
９２の読みだしに着目した１実施例のブロック図であ
り、ＡＲリセット１１６、ＡＲクロック１１７はＡリー
ド制御バス９５の信号である。１１３から１１５はそれ
ぞれ、ライン１メモリ１０６、ライン２メモリ１０７、
ライン８メモリ１０８のリードデータでラインメモリＡ
１データ、ラインメモリＡ２データ、ラインメモリＡ８
データである。リード動作はＡＲリセット１１６によ
り、リードアドレスを”０”とし、その後ＡＲクロック
１１７により、順次ライン１メモリ１０６からライン８
メモリ１０８の８ライン分のメモリから同時に１ドット
ずつ６４０ドット分読みだす。図２８はラインメモリＡ
９２からの読みだし動作を説明するタイミング図、図２
９は図２３の演算手段１０３の１実施例のブロック図で
ある。１１９はＥＸＯＲであり、８ライン分の１ビット
のデータ情報の８ラインデータ９９、及び８つの直交関
数である直交関数データ１０２の各データの排他的論理
和を演算する。１２０はＥＸＯＲ１１９の出力の演算デ
ータ、１２１はデコード手段で演算データ１２０の”ハ
イ”の数をデコードし、デコード結果は液晶データ４７
として出力される。図３０は関数発生手段１０１の１実
施例のブロック図で、１２２は８種類の直交関数データ
を１６分割分記憶する直交関数記憶手段で、フィールド
信号８４、リードカウント１００に従い８種類の直交関
数の値である直交関数データ１０２を出力する。１２３
はラインブロックカウンタ、１２４はラインブロック信
号であり、ラインブロックかうんた１２３はリードＶ信
号８１を基準として、リードＨ信号８２で８ライン単位
にカウント動作を行い、そのカウント値をラインブロッ
ク信号１２４として出力する。図３１は関数値記憶手段
１２２の動作を説明する図であり、図３２はラインブロ
ックカウンタ１２３の動作を説明するタイミング図、図
３３は列電極駆動手段５３の動作を説明するタイミング
図である。図３４は行関数発生手段５０の１実施例のブ
ロック図で、１２５は水平クロック、１２６は液晶クロ
ック、１２８は部分カウント値、１２９部分クロック
で、各々列信号発生手段４６で生成される。１２７は部
分カウンタで、ここでは水平クロック１２５でリセット
され、液晶クロック１２６で８カウントを繰り返すカウ
ンタであり、そのカウント値を部分カウント値１２８と
して出力すると共に８カウント同期の部分クロック１２
９を生成する。１３０はブロックカウンタ、１３１はブ
ロック値で、水平クロック１２５でリセットされ、部分
クロック１２９でカウントし、そのカウント値をブロッ
ク値１３１として出力する。１３２は比較手段、１３３
は比較出力で、ラインブロック出力１２４とブロック値
１３１を比較し、一致した時に比較出力１３３を“ハ
イ”とする。１３４はＰ→Ｓ手段で、入力である８種の
直交関数の直交関数データ１０２を部分カント値１２８
に従い１種ずつ出力する。１３５はＰ→Ｓ手段１３４の
出力のシリアル直交データで、１３６は比較出力１３３
が“ハイ”の時シリアル直交データを出力し、それ以外
では“０”を出力するセレクト手段である。

【００９５】まず図１８を用いて第３の実施例の概略動
作を説明し、その後図１９から図３５を用いて、図１８
の液晶表示装置のブロック図の各ブロックの詳細の動作
説明を行う。

【００９６】入力される表示データ３５は、１フレーム
期間に表示すべき１画面分のデータがシリアルに送られ
てくる。フレームメモリ制御手段４０はこの表示データ
３５を４ビットパラレルに変換し、フレームメモリ手段
４４に順次書き込みを行う。又、フレームメモリ制御手
段４０は１フレーム前に格納した４ビットパラレルの表
示データ３５の情報をフレームメモリ手段４４から入力
のフレーム周期の１／４の周期で４回読みだし動作を行
う。フレームメモリ制御手段４０は上記読みだしのタイ
ミングに合わせ入力のＨ信号３６、Ｖ信号３７、ＤＣＬ
Ｋ３８、表示信号３９からリードＶ信号８１、リードＨ
信号８２、リード表示信号８３、フィールド信号８４、
及びＤＣＬＫと同じ周期の基準クロックを合わせてデー
タ制御バス４３として列発生手段４６に出力する。フィ
ールド信号８４は４回の読みだしの回数を示すもので”
１”から”４”の値を持ち、ここではそれぞれ第１フィ
ールドから第４フィールドと呼ぶ。列信号発生手段４６
はデータ信号制御バス４３、フレームメモリリードデー
タ４５から列電極駆動手段５３へ出力する液晶データ４
７、列信号制御バス４８を生成する。列信号発生手段４
６はフレームリードデータ４５を８ライン分取り込み、
取り込んだ８ライン分のデータを同時に１ドットずつ読
みだし、この読みだした８ライン分のデータと直交関数
のデータとの演算を行い液晶データ４７を生成する。こ
の演算では図１７に示すように第１フィールドはＷ１の
直交関数での演算、第２フィールドではＷ２、第３フィ
ールドでＷ３、第４フィールドでＷ４の直交関数との演
算を行う。行関数発生手段５０は、図１７の直交関数及
び”０”の駆動電圧が各行電極信号に与えられるよう
に、行電極駆動手段５７を制御する。尚、上記列信号発
生手段４６内の演算の直交関数と同期をとるため、行関
数発生手段５０は関数信号バス４９を用いて行データ５
１を生成する。

【００９７】以下、各ブロックの動作の詳細を説明す
る。

【００９８】図１８に入力される表示データ３５のタイ
ミングを図１９に示す。表示データ３５は縦２４０ライ
ンあり、Ｖ信号３７の１周期の１フレーム期間（ここで
は１６ｍｓ）に２４０ラインのデータが送られてくる。
１ラインは、Ｈ信号３６の１周期で示され、この期間で
表示信号３９の”ハイ”で示される有効期間で６４０ド
ットのデータがシリアルに順次送られてくる。従って、
この表示データ３５は１画面を横６４０ドット、縦２４
０ラインで構成している。この表示データは、４ビット
パラレルに変換され、フレームメモリ手段４４に書き込
まれると共に、図２０に示すように１／４の周期で読み
だされる。次に、フレームメモリ手段４４の読みだし、
書き込み動作について説明する。フレームメモリ手段４
４は、図２１に示す構成で実現でき、セレクト手段Ａは
フレームＲ／Ｗ信号７２が”ハイ”の時は図２２に示す
ように、メモリ手段Ａ７９への書き込みを行わせるた
め、ＡＷリセット６４、ＡＷクロック６５を選択し、メ
モリＡリセット７５、メモリＡクロック７６として出力
し、メモリＡＲ／Ｗ信号を”ハイ”にする。これによ
り、メモリ手段ＡはＶ信号３７と同一のタイミングであ
るＡＷリセット６４によりアドレスをリセットし、その
後ＡＷクロック６５により、表示信号３９の”ハイ”の
期間のフレームライトデータ４１の書き込みを行う。こ
こで、ＡＷクロック６３はフレームライトデータ４１に
同期した、すなわちＤＣＬＫ３８の４倍の周期のクロッ
クで、表示信号３９が”ハイ”の期間のデータのみにク
ロック出力となるクロック信号である。この書き込み動
作を行っている時は、セレクト手段Ｂ７４は、メモリＢ
リセット７８、メモリＢクロック７９として、ＢＲリセ
ット７０、ＢＲクロック７１を選択し、メモリＢＲ／Ｗ
信号を”ロー”にしているため、メモリＢ手段８０は図
２２に示すように、Ｖ信号３７の４倍の周波数のリード
Ｖ信号に同期して、読みだし動作を行うことになる。
尚、ＢＲクロック７１は書き込みに対して４倍の速度で
読みだしを行うため書き込みのクロックの１／４の周期
のクロック、すなわちＤＣＬＫ３８と同一の周期のクロ
ックとなる。また、フレームＲ／Ｗ信号７２が”ロー”
の時は、セレクト手段Ａ７３、セレクト手段Ｂ７４はそ
れぞれ、ＡＲリセット６６、ＡＲクロック６７、ＢＷリ
セット６８、ＢＷクロック６９を選択し、メモリＡＲ／
Ｗ信号７７を”ロー”、メモリＢＲ／Ｗ信号８０を”ハ
イ”にし、メモリＡ手段６２に対しては読みだし動作、
メモリＢ手段６３に対しては書き込み動作を行わせる。

【００９９】以上説明したように、フレームメモリ制御
手段４０、フレームメモリ手段４４の動作により、図１
９に示される表示データ３５はフレームメモリ手段４４
に書き込まれ、そのデータは１フレーム期間遅れて、図
２０に示すように１／４の周期で４回読みだされる。
尚、図２０には図示していないが、フレームリードデー
タ４５は入力のＤＣＬＫ３８と同じ周期のリードクロッ
クに同期し、このリードクロックはデータ制御信号バス
４３に含まれている。

【０１００】次に列信号４６の動作の詳細を説明する。

【０１０１】フレームリードデータ４５は４ビットのパ
ラレルデータであり、書き込み手段８５により、ライン
メモリＡ９２又はラインメモリＢ９３へ書き込まれる。
書き込み手段８５は図２４に示すように、リードＶ信号
８１を基準にしリードＨ信号８２によりカウントされ、
１〜８の値を繰り返すラインアドレス８８を生成すると
共に８ライン毎にＡＷ信号９１を“ハイ”、“ロー”と
繰り返させる。ＡＷ信号９１はフレームリードデータ４
５の書き込みを行なうラインメモリを指示する信号であ
り、“ハイ”の時ラインメモリＡ９２への書き込みを指
示し、“ロー”の時ラインメモリＢへの書き込みを指示
する。

【０１０２】今、ＡＷ信号９１を“ハイ”とし、ライン
メモリＡ９２への書き込み動作を図２５、図２６を用い
て説明する。図２５においてライトアドレスデコード手
段１０９は、ＡＷ信号９１が“ハイ”の時、図２４に示
したライトアドレス８８の値により、ライン１メモリ１
０６からライン８メモリ１０９の８ヶのラインメモリに
対して、順次書き込み動作をイネーブルとする。すなわ
ち、各ラインメモリに対しては、図２６に示すようにリ
ードＨ信号８２と同一のＡＷリセット１１３によりライ
トアドレスをリセットし、リード表示信号８３が“ハ
イ”の期間のデータに同期したクロック、ＡＷクロック
１１４で、順次ラインメモリにＡデータ８６を１ライン
ずつ書き込むことになる。ラインメモリＢ９３も図２５
と同一の構成で実現できる。但し、ラインメモリＢ９３
内のライトアドレスデコード手段は、ＡＷ信号９１が
“ロー”の時にライトアドレス８８に従い各ライト信号
をイネーブルにする。ラインメモリＡ９２はＡＷ信号９
１が“ロー”の時（ラインメモリＢ９３へ書き込みを行
なっている時）読み出し手段９４により読み出し動作を
行なう。以下、この読み出し動作を図２７、図２８を用
いて説明する。ライン１メモリ１０６からライン８メモ
リ１０８は、ＡＲリセット１１６によりリードアドレス
をリセットし、その後ＡＲクロック１１７により順次１
ドットずつ読み出される。この時、読み出し手段９４は
ＡＲリセット１１６を図２８に示すように、ＡＷ信号９
１が“ロー”の期間に４回、すなわちリードＨ信号８２
の２周期毎に生成し、又、その時リードカウント１１８
を１から４にカウントアップする。ＡＲリセット１１６
の１周期では、ＡＲクロック１１７により６４０ドット
のデータが順次読みだされ、８ラインのデータのＡリー
ドデータ９７として出力されえる。この動作は、フレー
ムメモリＢも同様であり、ＡＷ信号が”ハイ”の時、Ｂ
Ｒクロック、ＢＲリセットを読みだし手段９４がＢリー
ド制御バスとして出力し、読みだしを行う。図２６でわ
かるように、ＡＷリセット１１３、ＡＷクロック１１４
はラインメモリＡ９２が書き込み動作時のみに出力され
る。ＢＷリセット、ＢＷクロックも同様にラインメモリ
Ｂ９３が書き込み時のみに出力される。又、リード用の
リセット、クロックも同様である。読みだされたデータ
の８ラインデータ９９は演算手段１０３に入力され、図
２９に示すようにＥＸＯＲ１１９で直交関数データ１０
２と演算を行い、その出力結果の”１”の数をデコード
し、液晶データ４７として出力する。この時、演算され
る直交関数データ１０２は、図３０に示す関数発生手段
１０１で生成される。図３０において、関数記憶手段１
２２は、フィールド信号８４、リードカウント１００に
従い、図３１に示す関係で直交関数データ１０２を生成
する。すなわち、フィールド信号８４が”１”の時は図
１７のＷ１に相当する分割時間Ｋ１からＫ４の直交関数
データを、”２”の時はＷ２に相当する分割時間Ｋ５か
らＫ８の直交関数データを、”３”の時はＷ３に相当す
る分割時間Ｋ９からＫ１２の直交関数データを、”４”
の時はＷ４に相当する分割時間Ｋ１３からＫ１６の直交
関数データを生成する。

【０１０３】ラインブロックカウンタ１２３は図３２に
示すように、フレームリードデータ４５が一旦、ライン
メモリに書き込まれれその後、読みだされることより８
ライン分遅れる。従って、リードＶ信号８１に対し、８
ライン遅れたタイミングで、１から３０（２４０ライン
を８ラインずつ３０分割）カウントする。すなわち、こ
のラインブロックカウンタ１２３の出力であるラインブ
ロック信号１２４は、現在、ラインメモリより読みださ
れ演算手段１０３で演算されているラインのブロック
（８ラインずつ１から３０のブロック）を示しているこ
とになる。

【０１０４】列信号制御バス４８は水平クロック１２
５、液晶クロック１２６を含んでおり、それぞれの信号
は読みだし手段９４により生成され、水平クロック１２
５はＡＲリセット１１６と同一周期の、リードＨ信号８
２の２周期の周期であり、液晶クロック１２６は、リー
ドクロックと同一の周期であり、それぞれ、ＡＲリセッ
ト１１６とＢＲリセットのＯＲ演算、ＡＲクロック１１
７とＢＲクロックのＯＲ演算で表すことができる。

【０１０５】列信号駆動手段５３は、液晶クロック１２
６により順次液晶データ４７をラッチし、６４０ドット
分のデータラッチ後の水平クロック１２５により、列電
極信号として、９種類の電圧から１種類を各ドットの液
晶データ４７の情報により、選択し出力する。すなわ
ち、図３３に示すように、液晶データ４７は水平クロッ
ク１２５の１周期遅れで電圧に変換され、液晶パネル６
１に与えられる。尚、図中１−ｋ１、１−ｋ２………は
第１ブロック（１行目から８行目）の表示データに対し
ての直交関数の分割時間ｋ１、ｋ２………の演算結果で
あることを示している。

【０１０６】次に、行関数発生手段５０の動作を説明す
る。行関数発生手段５０は、列信号発生手段４６で演算
を行っているラインに対して直交関数を出力するように
行電極駆動手段５７を制御する手段であり、図３４に示
す構成で実現できる。部分カウンタ１２７は、図３５に
示すように、水平クロック１２５でリセットされ、液晶
クロック１２６により、１から８のカウント動作を繰り
返し部分カウント値１２８として出力すると共に、この
８カウント周期の液晶クロック１２９でブロックカウン
タ１３０をカウントアップする。すなわち、行電極駆動
手段５７の制御信号である、行データ制御バスは、水平
クロック１３５、液晶クロック１２６であるため、ライ
ンブロック信号１２４と同一のブロック値１３１以外の
行データ５１を”０”とするため、比較手段１３２、セ
レクト手段１３６が動作し、ラインブロック信号１２４
とブロック値１３１が一致した時は、Ｐ→Ｓ手段１７４
を介して、列信号発生手段４６の演算に用いられた直交
関数データ１０２を１ビットずつ行データ５１として出
力する。これにより、演算されたブロックの行のみに直
交関数データを与え、それ以外の行を”０”とすること
が可能となる。

【０１０７】以上説明した動作により、列電極用の演
算、及び行電極への電圧印加を制御でき、分割時間を分
散させた形での液晶の駆動が可能となる。

【０１０８】又、本実施例ではフレームメモリの読みだ
しを書き込みの周期で４回としたが、これに限られる分
けではなくｘ回の読みだしとすることも可能である。

【０１０９】さらに、１ブロックのライン数も８ライン
としたが、第１の実施例と同様にｙラインとすることも
可能である。

【０１１０】第三の実施例の回路構成では、図２３に示
したように列信号発生手段４６にラインメモリを使用し
ている。しかし、これに限られる訳ではなく、ラインメ
モリを使用しない構成でも実現可能である。この実施例
を第四の実施例として図３５から図３８を用いて説明す
る。図３５は、第四の実施例の液晶表示装置のブロック
図であり、１３７はフレームメモリ制御手段、１３８は
フレームリードデータであり、フレームメモリ手段に対
して、表示データの書き込み、フレームリードデータ１
３８の読み出しを制御する。１３９は列信号発生手段で
ある。その他第三の実施例と同じ動作を行うブロックは
図１８と同じ符号を記入した。図３６はフレームメモリ
手段４４からの読み出し動作を説明するタイミング図、
図３７は列信号発生手段の一実施例のブロック図であ
る。図３７において、１４０はフレームリードデータ１
３８のデータの並び変えを行うデータ変換手段である。
その他のブロックは第三の実施例で、説明した列信号発
生手段４６の構成を示す図２３と同じであり、同じ動作
を行うブロックには同じ符号を記入した。図３８は、デ
ータ変換手段１４０の動作を説明するタイミング図であ
る。以下、図面を参照しながら、第四の実施例の動作を
説明する。

【０１１１】図３５において、入力される表示データ３
５、及び入力タイミング信号は、第三の実施例と同じく
図１９に示すタイミングで入力される。入力表示データ
３５は、フレームメモリ制御手段１３７により、フレー
ムメモリ手段４４に書き込まれる。フレームメモリ制御
手段１３７は入力タイミング信号である、Ｈ信号３６、
Ｖ信号３７、ＤＣＬＫ３８、表示信号３９を用いてフレ
ームメモリ制御バス４２の信号を作成する。これらの動
作は、第三の実施例と同じである。フレームメモリ手段
４４に書き込まれた表示データ３５は、同じくフレーム
メモリ制御手段１３７により、読みだされ、フレームリ
ードデータ１３８として列信号発生手段１３９に与えら
れる。フレームメモリ制御手段１３７は、この読み出し
動作のタイミングにあわせ、リードＶ信号８１、リード
Ｈ８２、リード表示信号８３、フィールド信号８４、Ｄ
ＣＬＫ３８と同じ周期の基準クロックをデータ制御バス
４３として生成する。以下、この読み出し動作を説明す
る。読みだしは、第三の実施例と同様に、図２１に示す
フレームメモリ手段の書き込みの行われていないメモリ
手段Ａ６２または、メモリ手段Ｂ６３から図３６に示す
ように、入力のフレーム周期であるＶ信号３７の周期
で、４回読み出し動作を行う。従って、リードＶ信号８
１は入力の１フレーム期間に４周期となり、フィールド
信号８４で示す第１フィールドから第４フィールドを形
成する。１フィールド期間にリードＨ信号８２は３０周
期となり、この１周期で８ライン分の表示データをフレ
ームメモリ手段より読みだす。従って、リードＨ信号８
２の第１周期では、フレームリードデータ１３８は１ラ
イン目から８ライン目のデータを水平方向４ビットづつ
図３６に示す順に読みだし、フレームリードデータ１３
８とする。図中、Ｌ１、Ｌ２、……、Ｌ８は１ライン
目、２ライン目、……、８ライン目、のデータを示して
いる。以上説明したように、第四の実施例では、第三の
実施例に比べ、フレームリードデータ１３８の読みだし
順を変え、これにともない、リードＨ信号８２の周期が
異なることを除けばその動作は、第三の実施例と同じで
ある。

【０１１２】フレームリードデータ１３８はデータ信号
制御バス４３と共に、列信号発生手段１３９に与えられ
る。列信号発生手段１３９は図３７に示す構成で実現で
き、データ変換手段１４０はフレームリードデータ１３
８を図３８に示すように、水平方向４ビットの８ライン
分のデータを水平１ビット８ライン分の８ビットのデー
タの８ラインデータ９９に変換する。この８ラインデー
タ９９は図３７に示すように、演算手段１０３に与えら
れ、液晶データ４７に変換される。演算手段１０３の動
作は、第三の実施例と同様である。

【０１１３】以上、説明したように、ラインメモリを用
いなくても、第三の実施例と同じ動作を実現可能であ
る。

【０１１４】以上説明した実施例では、液晶表示装置
は、図３９に示す液晶表示装置１４３のように、表示デ
ータを生成するパソコンやワークステーション、ワープ
ロなどの情報処理装置の表示制御回路であるシステム装
置表示制御手段１４１とインターフェイス信号１４２で
接続され使用されることが多い。この時のインターフェ
イス信号１４２を図４０に示す。これは、第一の実施例
から四の実施例で用いた入力信号であり、Ｖ信号３７、
Ｈ信号３６、表示データ３５、表示信号３９、ＤＣＬＫ
３８である。Ｖ信号３７は１画面の表示データを液晶表
示装置１４３に送る期間を示す信号で、１周期を１フレ
ームと称する。Ｈ信号３６は、表示データの１ライン分
のデータを送る期間を示し、１周期を１水平期間と称す
る。表示データ３５はシリアルに１ビットづつ上記タイ
ミングに従い１画面のデータを順に液晶表示装置１４３
に送る。ＤＣＬＫ３８は図示していないが表示データに
同期したクロックである。表示信号３９は表示データ３
５のうち、液晶表示装置に表示すべきデータを示す信号
である。尚、図４０では、帰線データと呼ばれる表示し
ないデータは水平にしかない（図中の表示データ３５
の”１”と記入された前と６４０と記入された後のデー
タ）が、これに限られる訳でなく数ラインの帰線データ
がある場合も考えられる。

【０１１５】しかし、第一の実施例から第四の実施例の
を実現した情報処理装置のインターフェイスはこれに限
られる訳ではなく、例えば、各実施例で用いた、フレー
ムメモリ制御手段、フレームメモリ手段、列信号発生手
段、行関数発生手段等をシステム装置表示制御手段１４
１に設けることで、液晶表示装置１４３のインターフェ
イス１４２信号を図４１、４２とすることも可能であ
る。

【０１１６】図４１は、第三の実施例のフレームメモリ
制御手段、フレームメモリ手段をシステム装置表示制御
手段１４１に設けた場合のインターフェイス信号１４２
の１例を示すタイミング図である。これは、図２０で示
したフレームリードデータ４５とデータ信号制御バス４
３の信号である。又、図示していないがフレームリード
データ４５に同期したクロックが必要である。また、図
４１では、フレームリードデータ４５は、４ビットパラ
レルであるがこれに限られる訳ではなく、パラレル数は
１ビットのシリアルから任意の複数ビットとすることが
可能である。また、パラレルで送る場合は、液晶表示装
置側の処理回路のタイミング設計を簡単化する目的で、
インターフェイス信号として、１ドットのデータ周期の
クロックを加えることも考えられる。

【０１１７】図４２は、第四の実施例のフレームメモリ
制御手段、フレームメモリ手段をシステム装置表示制御
手段１４１に設けた場合のインターフェイス信号１４２
の１例を示すタイミング図である。これは、図３６で示
したフレームリードデータ１３８とデータ信号制御バス
４３の信号である。又、図示していないがフレームリー
ドデータ４５に同期したクロックが必要である。また、
図４１では、フレームリードデータ４５は、水平方向４
ビットパラレルであるがこれに限られる訳ではなく、パ
ラレル数は１ビットのシリアルから任意の複数ビットと
することが可能である。また、ライン方向の読みだし
も、例えば、１ライン目のデータを８ビット送った後、
２ライン目、３ライン目と順に８ビットのデータを送る
ことも可能である。すなわち、ここでの特徴は、１水平
のデータを順に送るのではなく、複数ラインのデータを
交互に送ることである。また、パラレルで送る場合は、
液晶表示装置側の処理回路のタイミング設計を簡単化す
る目的で、インターフェイス信号として、１ドットのデ
ータ周期のクロックを加えることも考えられる。

【０１１８】上記２つの実施例のインターフェイス信号
の特徴は、同じ画面のデータを複数回送ることであり、
フィールドの４回の回数、その他のタイミングに限定す
るものではない。

【０１１９】また、第三の実施例、第四の実施例のデー
タ信号制御バス４３と比較するとフィールド信号がない
が、これは、Ｖ信号、リードＶ信号から容易に生成可能
である。

【０１２０】次に、システム装置表示制御手段１４１に
列信号発生手段及び、行関数発生手段を設けた場合のイ
ンターフェイス信号１４２の例を示す。この場合のイン
ターフェイス信号１４２は、図１８を例に取ると、液晶
データ４７、列信号制御バス４８、行データ５１、行信
号バス５２となる。この時の特徴は、液晶データは、複
数ラインの表示データと、その複数ラインに印加される
直交関数との演算結果であること、及び、行電極駆動手
段をタイミング信号だけでなく、その動作を制御する行
データ５１をインターフェイスとしたことである。ま
た、行関数発生手段のみを液晶表示装置１４３に設ける
構成も考えられ、この時のは、行データ５１、行信号バ
ス５２に変え、関数信号バス４９がインターフェイス信
号１４２に加わる。関数信号バスは、例えば、第三の実
施例で示したように複数ラインの表示データと演算が行
われる直交関数のデータを示す直交関数データ１０２、
とタイミング信号を示すラインブロック信号１２４、水
平クロック１２５、液晶クロック１２６で構成される。
この場合の特徴は、インターフェイス信号１４２とし
て、液晶データ４７の演算に用いた直交関数データ１０
２があることである。また、上記のタイミング信号は、
これに限られる訳ではなく、直交関数データ１０２を行
電極駆動手段５７を駆動する行データ５１に変換でき、
行信号バス５２を生成可能なタイミング信号であれば良
い。

【０１２１】次に、第一の実施例から第四の実施例で説
明した機能をシステム装置表示制御手段１４１に設けた
場合の実施例を図面を用いて説明する。図４３は、従来
のシステム装置表示制御手段１４１の１例のブロック図
である。１４４は中央演算装置であるＣＰＵ、１４５は
アドレスバス、１４６はデータバス、１４７は表示コン
トローラ、１４８は表示メモリバス、１４９は表示した
い情報を格納する表示メモリ、１５０は表示パレットデ
ータ、１５１は表示タイミング信号バス、１５２はパレ
ット手段、１５３は表示データである。この時のインタ
ーフェイス信号１４２は図１９に示すタイミングとなる
（ＤＣＬＫは図示されていない）。ＣＰＵ１４４は、表
示コントローラ１４７を通じて、アドレスバスで、表示
メモリ１４９の書き込みや読みだしの位置を指示し、デ
ータバスを介してデータを書き込み、読みだしを行う。
これにより、ＣＰＵ１４４は表示メモリ上に、表示した
い画面を書き込んだり、表示メモリ１４９から読みだし
たりできることになる。表示コントローラ１４７はＣＰ
Ｕ１４４の表示メモリ１４９への書き込みや読みだしの
動作を調停すると共に、表示装置へ表示すべきデータを
送るため表示メモリ１４９から読みだしを行う。また、
表示コントローラ１４７は表示タイミング制御信号バス
１５１を生成する。表示コントローラ１４７の表示メモ
リ１４９から読みだしたデータは、パレットデータ１５
０となり、パレット手段１５２を介して表示データ１５
３となる。通常、パレット手段１５２は、パレットデー
タ１５０を色情報に変換するが、ここでは、モノクロ表
示であるためパレットデータ１５０をそのまま表示デー
タ１５３とすることとする。

【０１２２】図４４は、図４１で示したインターフェイ
ス信号とした場合のシステム装置表示制御手段の１実施
例を示したもので、前に説明した、フレームメモリ制御
手段、フレームメモリ手段の機能をそのままシステム装
置に設けた場合と比較して、表示情報を記憶するメモリ
手段の容量を２／３にできる特徴を有するものである。
図４４から図４６を用いて説明する。図４１は、システ
ム装置表示制御手段の１実施例のブロック図であり、従
来の構成に対して、表示コントローラ１４７の表示メモ
リ１４９の読みだし方を変え、さらに、この読みだした
データを記憶するメモリ手段を設けた。１５４はこの記
憶手段である、バッファ手段である。先に説明した、フ
レームメモリ手段は図２１に示したように、１画面分の
データを記憶するメモリ手段を２つ用いたが、バッファ
手段１５４は１画面分のデータを記憶するものとする。
１５５はバッファデータである。図４５は、バッファ手
段１５４の１実施例のブロック図であり、１５６は選択
手段で、パレットデータ１５０または、記憶したデータ
を切り換える。１５７はバッファメモリリード／ライト
手段であり、１５８はデータ切り換え信号、１５９はメ
モリ制御信号バス、１６０はメモリデータ、１６１はメ
モリリードデータである。１６２は、１画面分の表示デ
ータを記憶するメモリ手段である。バッファメモリリー
ド／ライト手段１５７は、表示タイミング制御信号バス
１５１を用いて、メモリ手段１６２に対して書き込み、
読みだしを制御するため、メモリアドレスや、メモリの
書き込み、読みだし用の信号であるメモリ制御信号バス
１５９を生成する。図４６はパレットデータ１５０を説
明するタイミング図である。

【０１２３】図４４において、表示コントローラ１４７
は表示メモリ１４９から、図４６に示すように、従来の
１フレーム期間の１／４の周期（１フィールド周期）の
リードＶ信号の最初の周期（第１フィールド）で、１画
面分のデータを読みだし、パレットデータ１５０とし、
後の第２フィールドから第４フィールドまでは読みだし
を行わない。。リードＨ信号は１フィールド周期で２６
０周期となり、パレットデータ１５０はリードＨ信号の
１０周期目から２４９周期目までに１ライン目から２４
０ライン目までのデータとなる。これを、図４６では、
Ｌ１からＬ２４０で示している。リード表示信号はパレ
ットデータ１５０が、この表示するデータとなっている
ときに”ハイ”となる信号である。また、パレットデー
タ１５０はリードＨ信号の１周期に図中”１”から”６
４０”で示される６４０ドットのデータがシリアルのデ
ータとなる。このような、パレットデータ１５０は、図
４５に示す選択手段１５６により、第１フィールドでは
バッファデータ１５５となると、共に、この第１フィー
ルドでは、バッファメモリリード／ライト手段１５７に
より、メモリ手段１６２に書き込まれる。第２フィール
ド以降では、この書き込まれたデータが１フィールドで
１画面分のデータがメモリ手段１６２から、パレットデ
ータ１５０と同じタイミングで、バッファメモリリード
／ライト手段１５７で読みだされ、メモリリードデータ
１６１となり、選択手段１５６は、第２フィールドから
第４フィールドでは、このメモリリードデータ１６１が
バッファデータ１５５となる。従って、バッファデータ
１５５はパレット手段１５２を介して、表示データ１５
３となり、図４１で示したフレームリードデータと同じ
となる。バッファメモリリード／ライト手段１５７は表
示タイミング制御信号バス１５１を用いて、各種の制御
信号を生成するが、ここでは詳細には説明しないが、図
４６のタイミング信号や、パレットデータの基準信号と
なるドットクロックなどから容易に生成できることは自
明である。

【０１２４】本実施例では、表示コントローラ１４７
は、従来、１画面分のデータを読みだしていた１フレー
ム期間を複数のフィールド期間に分割し、その中の１フ
ィールドで表示メモリ１４９から表示データを読みだ
し、これをそのまま表示データ１５３とすると共に、メ
モリ手段１６２に記憶させ、残りのフィールドでは、メ
モリ手段１６２に記憶したデータを１フィールドに１画
面分読みだし、表示データ１５３とする。これにより、
先に説明した実施例に比較して、メモリ手段１６２の容
量を１画面分とできる。図４８は、本実施例を用いて、
図４２に示したインターフェイス信号とする場合の表示
コントローラ１４７の表示メモリ１４９からの読みだし
を説明するために、パレットデータ１５０のタイミング
を示すものである。表示コントローラ１４７は、図４７
に示すように、第１フィールドで１画面分のデータを読
みだし、パレットデータ１５０となる。パレットデータ
１５０はリードＨ信号３０周期で１画面分のデータを、
１周期で８ライン分を読みだす。従って、図中のＬＬ１
では１ライン目から８ライン目、ＬＬ２では９ライン目
から１６ライン目をＬＬ３０では２３３ライン目から２
４０ライン目の８ライン分のデータを読みだす。そし
て、図４７では、リードＨ信号の１周期で、１ドットづ
つ８ライン分読みだし、これを繰り返す（図中Ｌ１、Ｌ
２、…Ｌ８が１ライン目、２ライン目、…８ライン目を
示し、”１”から”６４０”が１ドット目から６４０ド
ット目を示す）。

【０１２５】

【発明の効果】以上説明したＳＴＮ液晶の駆動方法によ
れば、式（２７）に示される列信号の演算は従来例では
Ｎ行分を行うのに対して、Ｒ行（Ｒ＜Ｎ）分でよく、回
路的にも実現が容易である。ここで、２４０行、６４０
列の１演算時間（図１０のｔａ）を求める。ここで、フ
レーム周波数は６０Ｈｚ，Ｒ＝８，Ｋ＝１６とする。

【０１２６】

【数３６】

【０１２７】すなわち、約５４ｎｓの間に８行（Ｒ＝
８）分のデータを読みだし演算を行えば良い。これは、
実施例で示したように８行分のデータを同時に読みだ
し、演算することは容易である。これに対して、従来の
駆動方法ではｔａは次のようになる。

【０１２８】

【数３７】

【０１２９】ｔａそのものは部分直交関数駆動に比較し
て長くなる。しかし、この約１００ｎｓの間に２４０行
分のデータを読みだし演算することは論理回路上困難で
ある。すなわち、１行のデータ分の処理速度は０．４ｎ
ｓとなり、パラレル駆動を行い論理回路上実現可能な速
度に落すとしても、そのパラレル数が多くなり、大きな
論理規模となる。これに比較して、部分直交関数駆動で
は演算の行数が少なく、小さな論理規模で実現可能とな
る。

【０１３０】さらに、部分直交駆動の分割を時間方向に
分散させることにより、選択期間（部分直交駆動用の直
交関数で示される電圧が行電極に印加される期間）の電
圧を印加する周期を短くでき、非選択期間（部分直交駆
動用の直交関数で示される電圧が行電極に印加されない
期間）の表示輝度の低下を防止することができる。

【０１３１】システム装置の表示制御手段に従来、表示
するデータを記憶する表示メモリ以外に表示データを記
憶する記憶手段、及び、直交関数生成手段、などを設け
ることにより、表示装置の機能を簡略化することができ
る。

【０１３２】さらに、表示制御手段の表示コントローラ
の表示データの読みだしを、複数フィールドに分割した
各フィールドの１フィールドで表示メモリから１画面分
のデータを読みだすこととすることで、表示データの記
憶手段の記憶容量を少なくすることができる。

【図面の簡単な説明】

【図１】本発明の液晶表示装置の１実施例のブロック
図、

【図２】Ｎ列、Ｍ行のマトリックス構造の液晶表示部、

【図３】現在ＳＴＮ液晶の駆動波形として一般的に使用
されている行電極に印加される直交関数の１例を示す
図、

【図４】ドットＵ（ｉ，ｊ）に印加される液晶駆動電圧
波形を示す図、

【図５】ウォルシュ関数と呼ばれている直交関数で、分
割＝８の例を示す図、

【図６】Ｎ個の行電極に印加する電圧関数を８行のみウ
ォルシュ関数とし、１フレーム周期Ｔを２Ｎ（Ｎは表示
行数）とし上記８行のウォルシュ関数を分割＝１６で駆
動する場合の行電極の電圧関数を示す図、

【図７】列信号発生手段の１実施例のブロック図、

【図８】本実施例において液晶パネル２８を４行、４列
とした時の液晶パネルのドット情報を表す図、

【図９】関数発生手段１２のＸ行関数データ１３の各ｔ
における値を示す図、

【図１０】Ｘ行読みだしデータ１０とＸ行関数データ１
３のタイミング関係を説明する図、

【図１１】演算手段１１の１実施例のブロック図、

【図１２】デコード回路３３の動作を説明する図、

【図１３】行関数発生手段１２の出力する関数データ２
３の各ｔの値を示す図、

【図１４】列電極駆動手段１８、行駆動手段２４の動作
を説明するタイミング図、

【図１５】本発明の液晶表示装置の第二の実施例のブロ
ック図、

【図１６】第二の実施例において、Ｎ個の行電極に印加
する電圧関数を８行のみウォルシュ関数とし、１フレー
ム周期Ｔを２Ｎ（Ｎは表示行数）とし、上記８行のウォ
ルシュ関数を分割＝１６で駆動する場合の行電極の電圧
関数を示す図、

【図１７】図１６の第二の実施例に対して、Ｗ₀をＷ₀と
０とした行電極の電圧関数を示す図、

【図１８】第三の実施例の液晶表示装置のブロック図、

【図１９】液晶表示装置に入力される表示データ３５の
タイミング図、

【図２０】フレームメモリ手段４４から読みだされるフ
レームメモリリードデータ４５及びデータ制御バス４３
のタイミングを示す図、

【図２１】フレームメモリ手段４４の一実施例を示すブ
ロック図、

【図２２】フレームメモリ手段４４の動作を説明するタ
イミング図、

【図２３】列信号発生手段４６のブロック図、

【図２４】図２３のラインメモリＡ９２の書き込み動作
を説明する図、

【図２５】図２３のラインメモリＡ９２の書き込み動作
に着目したブロック図、

【図２６】図２３のラインメモリＡ９２の書き込み動作
を説明する図、

【図２７】図２３のラインメモリＡ９２の読みだし動作
に着目したブロック図、

【図２８】図２３のラインメモリＡ９２の読みだし動作
を説明する図、

【図２９】演算手段１０３のブロック図、

【図３０】関数発生手段１０１のブロック図、

【図３１】関数値記憶手段１２２の動作を説明する図、

【図３２】ラインブロックカウンタ１２３の動作を説明
するタイミング図、

【図３３】列電極駆動手段５３の動作を説明するタイミ
ング図、

【図３４】行関数発生手段５０のブロック図である。

【図３５】第四の実施例の液晶表示装置のブロック図、

【図３６】フレームメモリ手段４４からの読み出し動作
を説明するタイミング図、

【図３７】列信号発生手段の一実施例のブロック図、

【図３８】データ変換手段１４０の動作を説明するタイ
ミング図、

【図３９】システム装置の表示制御装置１４１と液晶表
示装置１４３のインターフェイスを説明するブロック
図、

【図４０】インターフェイス信号１４２のタイミングを
表す１例を示す図、

【図４１】第三の実施例のフレームメモリ制御手段、フ
レームメモリ手段をシステム装置表示制御手段１４１に
設けた場合のインターフェイス信号１４２の１例を示す
タイミング図、

【図４２】第四の実施例のフレームメモリ制御手段、フ
レームメモリ手段をシステム装置表示制御手段１４１に
設けた場合のインターフェイス信号１４２の１例を示す
タイミング図、

【図４３】従来のシステム装置の表示制御手段１４１の
１例のブロック図、

【図４４】図４１で示したインターフェイス信号を用い
る場合のシステム装置表示制御手段１４１の１実施例と
してのブロック図、

【図４５】バッファ手段１５４の１実施例のブロック
図、

【図４６】図４４のパレットデータ１５０を説明するタ
イミング図、

【図４７】図４２に示したインターフェイス信号を用い
る場合に、表示コントローラ１４７の表示メモリ１４９
からの読みだしを説明するためのパレットデータ１５０
を説明するタイミング図。

【符号の説明】

１…表示データ、２…書き込み手段、３…Ａデータ、４
…Ｂデータ、５…ラインメモリＡ、６…ラインメモリ
Ｂ、７…読みだしデータＡ、８…読みだしデータＢ、９
…読みだし手段、１０…Ｘ行表示データ、１１…演算手
段、１２…関数発生手段、１３…Ｘ行関数データ、１４
…演算データ、１５…電圧変換手段、１６…アナログ表
示データ、１７…列信号発生手段、１８…列電極駆動手
段、１９〜２１…列電極信号でそれぞれ１列列電極信
号、２列列電極信号、Ｍ列列電極信号、２２…行関数発
生手段、２３…行関数データ、２４…行電極駆動手段、
２５〜２７…行電極信号でそれぞれ１行電極信号、２行
電極信号、Ｎ行電極信号、２８…Ｎ行、Ｍ列の表示を行
う液晶パネル、２９、３０…反転回路、３１、３２…Ｅ
ＸＯＲ回路、３３…デコード回路、３４…行関数発生手
段３５…表示データ、３６…Ｈ信号、３７…Ｖ信号、３
８…ＤＣＬＫ、３９…表示信号、４０…フレームメモリ
制御手段、４１…フレームライトデータ、４２…フレー
ムメモリ制御バス、４３…データ信号制御バス、４４…
フレームメモリ手段、４５…フレームメモリリードデー
タ、４６…列信号発生手段、４７…液晶データ、４８…
列信号制御バス、４９…関数信号バス、５０…行関数発
生手段、５１…行データ、５２…行信号バス、５３…列
電極駆動手段、５４…第１列列電極信号、５５…第２列
列電極信号、５６…第６４０列列電極信号、５７…行電
極駆動手段、５８…１行目行電極信号、５９…２行目行
電極信号、６０…２４０行目行電極信号、６１…液晶表
示装置、６２…フレームメモリ手段Ａ、６３…フレーム
メモリ手段Ｂ、６４…ＡＷリセット、６５…ＡＷクロッ
ク、６６…ＡＲリセット、６７…ＡＲクロック、６８…
ＢＷリセット、６９…ＢＷクロック、７０…ＢＲリセッ
ト、７１…ＢＲクロック、７２…フレームメモリＲ／Ｗ
信号、７３…セレクト手段Ａ、７４…セレクト手段Ｂ、
７５…メモリＡリセット、７６…メモリＡクロック、７
７…メモリＡＲ／Ｗ信号、７８…メモリＢリセット、７
９…メモリＢクロック、８０…メモリＢＲ／Ｗ信号、８
１…リードＶ信号、８２…リードＨ信号、８３…リード
表示信号、８４…フィールド信号８５…書き込み手段、
８６…Ａデータ、８７…Ａ制御バス、８８…ラインアド
レス、８９…Ｂ制御バス、９０…Ｂデータ、９１…ＡＷ
信号、９２…ラインメモリＡ、９３…ラインメモリＢ、
９４…読みだし手段、９５…Ａリード制御バス、９６…
Ｂリード制御バス、９７…Ａリードデータ、９８…Ｂリ
ードデータ、９９…８ラインデータ、１００…リードカ
ウント、１０１…関数発生手段、１０２…直交関数デー
タ、１０３…演算手段、１０４…ＡＷリセット、１０５
…ＡＷクロック、１０６…ライン１メモリ、１０７…ラ
イン２メモリ、１０８…ライン８メモリ、１０９…ライ
トアドレスデコード手段、１１０…ラインメモリ１ライ
ト信号、１１１…ラインメモリ２ライト信号、１１２…
ラインメモリ８ライト信号、１１３…ラインメモリ１リ
ードデータ、１１４…ラインメモリ２リードデータ、１
１５…ラインメモリ８リードデータ、１１６…ＡＲリセ
ット、１１７…ＡＲクロック、１１８…リードカウン
ト、１１９…ＥＸＯＲ、１２０…演算データ、１２１…
デコード手段、１２２…直交関数記憶手段、１２３…ラ
インブロックカウンタ、１２４…ラインブロック信号、
１２５…水平クロック、１２６…液晶クロック、１２７
…部分カウンタ、１２８…部分カウント値、１２９…部
分クロック、１３０…ブロックカウンタ、１３１…ブロ
ック値、１３２…比較手段、１３３…比較出力、１３４
…Ｐ→Ｓ手段、１３５…シリアル直交データ、１３６…
セレクト手段、１３７…フレームメモリ制御手段、１３
８…フレームメモリリードデータ、１３９…列信号発生
手段、１４０…データ変換手段、１４１…システム装置
表示制御手段、１４２…インターフェイス信号、１４３
…液晶表示装置、１４４…ＣＰＵ、１４５…アドレスバ
ス、１４６…データバス、１４７…表示コントローラ、
１４８…表示メモリバス、１４９…表示メモリ、１５０
…パレットデータ、１５１…表示タイミング信号バス、
１５２…パレット手段、１５３…表示データ、１５４…
バッファ手段、１５５…バッファデータ、１５６…選択
手段、１５７…バッファメモリリード／ライト手段、１
５８…データ切り換え信号、１５９…メモリ制御信号バ
ス、１６０…メモリデータ、１６１…メモリリードデー
タである。１６２…１画面分の表示データを記憶するメ
モリ手段。

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｇ０９Ｇ 3/20 ６４１ Ｇ０９Ｇ 3/20 ６４１Ｔ (72)発明者 西谷 茂之 神奈川県横浜市戸塚区吉田町292番地株 式会社日立製作所マイクロエレクトロニ クス機器開発研究所内 (72)発明者 北島 雅明 茨城県日立市大みか町七丁目１番１号株 式会社日立製作所日立研究所内 (56)参考文献 特開 平６−27904（ＪＰ，Ａ) 特開 平５−100642（ＪＰ，Ａ) 特開 平６−4043（ＪＰ，Ａ) 国際公開93／23844（ＷＯ，Ａ１) Ｔ．Ｎ．ＲＵＣＫＭＯＮＧＴＨＡＮ, Ａ ＧＥＮＥＲＡＬＩＺＥＤ ＡＤＤＲ ＥＳＳＩＮＧ ＴＥＣＨＮＩＱＵＥ Ｆ ＯＲ ＲＭＳ ＲＥＳＰＯＮＤＩＮＧ ＭＡＴＲＩＸ ＬＣＤＳ，ＣＯＮＦＥＲ ＥＮＣＥ ＲＥＣＯＲＤ ＯＦ ＴＨＥ 1988 ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＤＩＳＰＬＡＹ ＲＥＳＥＡＲＣＨ Ｃ ＯＮＦＥＲＥＮＣＥ，米国，1988年12月 18日，ｐ．80−85 Ｔ．Ｊ．Ｓｃｈｅｆｆｅｒ，Ａｃｔｉ ｖｅ ａｄｄｒｅｓｓｉｎｇ Ｍｅｔｈ ｏｎ ｆｏｒ Ｈｉｇｈ−Ｃｏｎｔｏｒ ａｓｔ Ｖｉｄｅｏ−Ｒａｔｅ ＳＴＮ Ｄｉｓｐｌａｙｓ，1992 Ｓｏｃｉｅ ｔｙ ｆｏｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ ｉｎｔｅｒｎａｔｉ ｏｎａｌ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇ ｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐ ａｐｐｅｒｓ，米国，1992年 ５月, ｐ．228−231 (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/00 - 3/38 G02F 1/133 505 - 580

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】Ｎ行の行電極とＭ列の列電極の交点部にド
   ットを備えた表示部と、表示データを列電圧に変換し該
   列電圧を該列電極に印加する列電極駆動手段と、行電圧
   を該行電極に印加する行電極駆動手段とを備えたマトリ
   ックス型表示装置において、該 Ｎ行の行電極は、Ｌ分割（Ｌは２以上の整数）され、該行電極駆動手段は、 １フレーム期間２ＮのうちのＫ期
   間（０＜Ｋ＜２Ｎ、Ｋは整数）に１，−１の値を持つウ
   ォルシュ関数によって形成された電圧波形、該１フレー
   ム周期２ＮのうちのＫ期間以外の期間に該ウォルシュ関
   数以外の１，−１の値を持つ直交関数と０となる関数を
   交互に組み合わせて形成された電圧波形に従って、該行
   電圧を該行電極に印加し、 該行電極駆動手段は、さらに、該ウォルシュ関数によっ
   て形成された電圧波形に従った行電圧を、該Ｌ分割され
   た行電極ごとに、該Ｋ期間づつずらして 印加することを
   特徴とするマトリックス型表示装置。
2. 【請求項２】請求項１のマトリックス型表示装置におい
   て、ｊ行目の行電極に、 【数１】 に従った行電圧が与えられる時、ｉ列目の列電極に、 【数２】 に従った列電圧が与えられ、Ｂ（ｊ・ｔ）は、ｊ行目の行電極に対し、時間ｔで印加
   される行電圧を指示す る関数である ことを特徴とするマ
   トリックス型表示装置。
3. 【請求項３】 請求項２のマトリックス型表示装置におい
   て、 Ｘ行分（１≦Ｘ＜Ｎ）の表示データを格納するメモリ手
   段と、 該メモリ手段に表示データを書き込む書き込み手段と、 該メモリ手段から表示データを読みだす読みだし手段
   と、 該Ｋ期間について該ウォルシュ関数を発生するＸ行関数
   発生手段と、 該Ｘ行関数発生手段の出力と該メモリ手段から読みだし
   たデータとを演算する演算手段と、 該演算手段の出力を電圧に変換する電圧変換手段とを備
   えたことを特徴とするマトリックス型表示装置。
4. 【請求項４】 請求項３のマトリックス型表示装置におい
   て、 該演算手段は、 【数４】 の演算を行い、 該電圧変換手段は、 【数５】 によって規定された列電圧となるように変換することを
   特徴とするマトリックス型表示装置。