JPH09218666A - 液晶表示パネルの駆動装置 - Google Patents

Abstract

(57)【要約】 【課題】 複数の行を同時選択する単純マトリクス型液
晶パネルの駆動装置において、フレームメモリと列バッ
ファメモリの容量を削減する。 【解決手段】 画像データ用フレームメモリ１は、アク
セスの方向を１フィールド毎に切り替えながら、読み出
しを書き込みに先行させて１フィールド分の画像データ
を同時に読み書きし、その出力データを画像データ用列
バッファメモリ３へ書き込み、画像データ用列バッファ
メモリ３で読み出し方向を変換する。演算回路６は画像
データを行列演算により列信号データに変換して列信号
データ用バッファメモリ７に書き込む。列信号データ用
列バッファメモリ７は演算出力の列信号データの読み出
し方向を変換し、列データ用フレームメモリ８は、アク
セスの方向を１フィールド毎に切り替えながら、読み出
しを書き込みに先行させて１フィールド分の画像データ
を同時に読み書きする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、複数行同時選択
駆動法を用いた単純マトリクス型液晶表示パネルを駆動
する液晶表示パネルの駆動装置に関するものである。

【０００２】

【従来の技術】現在、液晶表示パネルは、フラットパネ
ルディスプレイとして広く一般で使用されている。その
代表的な種類の１つに、ＳＴＮ単純マトリクス型液晶表
示パネルがある。以後、ＳＴＮ単純マトリクス型液晶表
示パネルをＳＴＮ液晶表示パネルと略す。このＳＴＮ液
晶表示パネルは、図２４に示されるように、２枚のガラ
ス基板２４３ａと２４３ｂとで実効値電圧に応答する液
晶層２４４を挟持する構造となっている。

【０００３】ガラス基板２４３ａには複数の縞状透明電
極である行電極２４１が、ガラス基板２４３ｂには同じ
く複数の縞状透明電極である列電極２４２が、それぞれ
形成されており、行電極２４１と列電極２４２とは互い
に直交する関係を持つ。このような単純構造から、ＳＴ
Ｎ液晶表示パネルは、低コストで生産できるという利点
を持つ。また、ビデオレートの動画を表示できる、高速
応答のＳＴＮ液晶表示パネルが開発されつつある現在、
その利用分野が広がりつつある。

【０００４】しかし、高速応答のＳＴＮ液晶表示パネル
に対し、１つの行電極に１フレーム期間に１度だけ選択
電圧を印加し、その行の上にある画素の情報を列電極か
ら供給する従来の線順次駆動法を用いると、コントラス
トが著しく低下する。この現象は図２５で説明される。
図２５において、（ａ）の信号は１つの行電極に印加さ
れる行信号であり、（ｂ）の信号は１つの列電極に印加
される列信号であり、（ｃ）の信号は行電極と列電極の
交点にある１つの画素に印加される（ａ）の信号と
（ｂ）の信号との差信号である。

【０００５】図２５（ａ）の信号は行選択パルスである
ため、従来の駆動法では、それぞれの行電極は１フレー
ム期間に１度だけ選択される。液晶層２４４内の応答速
度の速い液晶は図２５（ｃ）の信号によって駆動され、
図２５（ｄ）の波形のような光学応答を示し、オン輝度
の低下およびオフ輝度の上昇の現象が現れている。そし
て、人間の目には図２５（ｄ）の波形上に２つの破線で
示されているオン輝度およびオフ輝度として知覚される
ため、線順次駆動法を高速応答の液晶に用いた場合、表
示される画像のコントラストは低下してしまう。この現
象をフレーム応答現象という。

【０００６】そこで、近年、複数行同時選択駆動法と呼
ばれる新しい駆動法が提案されている。これは、一度に
複数の行を同時に選択することで、１つの行を１フレー
ム期間に複数回選択し、フレーム応答現象を抑制する技
術である。図２６はこの複数行同時選択駆動法によって
フレーム応答現象が抑制されることを示している。図２
６において、（ａ）の信号は１つの行電極に印加される
行信号であり、（ｂ）の信号は１つの列電極に印加され
る列信号であり、（ｃ）の信号は（ａ）の信号と（ｂ）
の信号との差信号である。

【０００７】図２６（ａ）の信号に示されるように、１
フレーム期間内に等間隔に何度も１つの行を選択するた
め、図２６（ｃ）の信号で駆動される画素の液晶は、図
２６（ｄ）の波形のような光学応答を示し、線順次駆動
法のようなオン輝度の低下およびオフ輝度の上昇を防
ぎ、高いコントラストが得られる。図２７は、この複数
行同時選択駆動法の具体的な処理の概要を示したもので
ある。まず、行電極２４１への行信号について説明す
る。直交行列２７１は、各データが１，−１の２値、ま
たは、１，０，−１の３値からなり、行列を構成する列
ベクトルの内、任意の異なる２つの列ベクトルの内積値
が、必ず０になる行列である。行ドライバ１２は、行信
号として直交行列２７１のデータに比例した電圧を繰り
返し行電極２４１に印加する。このような直交行列の３
値の内、１，−１に対応する電圧が、行電極２４１に対
する選択パルスとなる。したがって、直交行列２７１の
１つの行ベクトルの１，−１の総数分だけ、行電極２７
１を同時に選択し、直交行列２７１の１つの列ベクトル
の１，−１の総数分だけ、１つの行電極を、１フレーム
期間に選択することになる。

【０００８】つぎに、列電極２４２への列信号について
説明する。液晶表示パネルに表示する１フレーム分のデ
ィジタル画像データ２７２（−１がオン、１がオフに対
応）に対して、直交行列２７１との積である列信号デー
タ２７３を作成する。列ドライバ１１は、列信号として
列信号データの各データの値に比例した電圧を列電極２
４２に印加する。

【０００９】２つの信号は、ｉ番目（ｉは０以上Ｘ未満
の整数）の１Ｈ期間（１フレーム期間＝１Ｈ期間×Ｘ）
において、直交行列２７１のｉ行目のデータを行電極
に、列信号データ２７３のｉ行目のデータを列電極にそ
れぞれ印加される。このようにすると１フレーム期間
で、両電極間のそれぞれの画素に、表示すべき画像デー
タに比例した実効値電圧が蓄積される。各画素の液晶層
２４４は、行電極２４１および列電極２４２間の実効値
電圧に応じて光を透過するため、液晶表示パネルに画像
が表示されることになる。

【００１０】この駆動法を行う駆動装置においては、画
像データの１列のデータに対して演算を行い、列信号デ
ータの１つのデータを求める。そこで、画像データの各
データの読み出しの順序は、図２７における画像データ
の行列で説明すると、 ｘ1,1 →ｘ2,1 →ｘ3,1 →ｘ4,1 →ｘ1,2 →ｘ2,2 →・・・→ｘ4,4 の順序で行われるが、画像データの書き込みは ｘ1,1 →ｘ1,2 →ｘ1,3 →ｘ1,4 →ｘ2,1 →ｘ2,2 →・・・→ｘ4,4 の順序で行われる。

【００１１】すなわち、読み出しと書き込みのアクセス
方向が異なるので、画像データを一時記憶して出力する
ためには、画像データを保持できる容量のフレームメモ
リを２つ使用し、一方のフレームメモリで書き込みを行
い、他方のフレームメモリに保持された１フレーム前の
画像データの読み出しを、演算を行うのに必要な方向で
行う動作を１フレーム毎に交互に行う必要がある。

【００１２】一方、列信号データの各データは、図２７
に示すように画像データ２７２の列ベクトルと直交行列
２７１の行ベクトルの内積値であるが、画像データ２７
２の１つの列ベクトルに関して、直交行列２７１の行ベ
クトルを１行目から最終行まで順に進めながら計算する
ので、列信号データ２７３はつぎのような順で作成され
る。

【００１３】 ｙ1,1 →ｙ2,1 →ｙ3,1 →ｙ4,1 →ｙ1,2 →ｙ2,2 →・・・→ｙ4,4 このように作成された列信号データは、図２７に示すよ
うに１行単位で使用されるので、つぎのような順序で列
ドライバ１１に送られることになる。 ｙ1,1 →ｙ1,2 →ｙ1,3 →ｙ1,4 →ｙ2,1 →ｙ2,2 →・・・→ｙ4,4 したがって、列信号データの場合も画像データと同様
に、そのデータサイズの２倍の容量のフレームメモリが
必要となる。

【００１４】

【発明が解決しようとする課題】したがって、上記の複
数行同時選択駆動法を行おうとすると、列信号データを
算出するために、フレームメモリを画像データ用と列信
号データ用にそれぞれ２倍の容量を持つか、行方向およ
び列方向とも任意にアクセスできる高速で高価なフレー
ムメモリを使用する必要があり、駆動装置全体のコスト
が増大するという問題があった。

【００１５】なお、上記の点について補足すると、高速
のフレームメモリというのは、画像データおよび列信号
データともに、１データの処理を行う単位時間内にラン
ダムな同一アドレスの読み書きが可能なメモリのこと
で、このようなメモリは高価であるということである。
また、このように１フレーム内に読み書きを行うことが
可能であれば２フレームは必要なくなるということをい
っている。また、読み出し、書き込み速度が低速という
のは、ダイナミックＲＡＭ等のランダムアクセス速度
（１２０ｎｓ）程度の速度を言い、高速というのは、ビ
デオＲＡＭ等の連続アクセス速度（５０ｎｓ）程度の速
度をいう。

【００１６】また、直交行列として、１，−１の２値か
らなる直交行列に０を入れることで同時選択する行数を
減らしても、全行同時選択の場合と同等のコントラスト
を得られることが知られている（詳細は 1993 SID Dige
st of Papers,pp.89〜92参照）が、従来は１，０，−１
の３値からなる（数１）の行列Ｚを用いて演算を行って
いた。

【００１７】

【数１】

【００１８】

【数２】

【００１９】

【数３】

【００２０】

【数４】

【００２１】

【数５】

【００２２】これに対し、（数２）の行列Ｚａは、（数
３）のような１，−１の２値からなる直交行列Ｎと（数
４）のような単位行列Ｌを、（数５）の式で表される方
法で拡張することで求めることができ、（数２）の行列
Ｚａを用いると、列信号データの計算に必要な画像デー
タ数を削減することが可能である。ただし、そのために
はコントラストを低下させないための時間方向への展開
が必要となるが、その方法については明示されていな
い。

【００２３】この発明の第１の目的は、ｎ行分の列バッ
ファメモリと画像データや列信号データのサイズと同じ
容量のフレームメモリで従来と同等の駆動方式を実現
し、メモリ容量を削減して、駆動装置全体のコストを削
減することができる液晶表示パネルの駆動装置を提供す
ることである。この発明の第２の目的は、ｎ行分の列バ
ッファメモリと画像データや列信号データのサイズと同
じ容量のフレームメモリだけで、フレームメモリを特に
増加することなく、上下に分割された液晶表示パネルを
同時に駆動することができる液晶表示パネルの駆動装置
を提供することである。

【００２４】

【課題を解決するための手段】請求項１記載の液晶表示
パネルの駆動装置は、Ｘ個の行電極とＹ個の列電極の間
に実効値電圧に応答する液晶を挟持しＸ個の行電極のう
ち同時にｎ個を駆動する方式を用いて単純マトリクス型
液晶表示パネルを駆動するものであり、読み出しおよび
書き込みのアクセス方向をフィールド毎に切り替えると
ともに、外部から転送されるＸ行Ｙ列のディジタル画像
データの書き込みと読み出しとを独立して行う第１のフ
レームメモリと、読み出しを書き込みに先行させる状態
で第１のフレームメモリに独立した書き込みアドレスと
読み出しアドレスとを与える第１のアドレス発生回路
と、ｎ行分の記憶容量を有し第１のフレームメモリから
出力される画像データの行列の方向を変換して出力する
第１の列バッファメモリと、第１の列バッファメモリに
独立した書き込みアドレスと読み出しアドレスとを与え
る第２のアドレス発生回路と、行電極を駆動する行信号
のパターンをｎ次の行列として保持し出力する行列発生
回路と、行列発生回路の出力データで第１の列バッファ
メモリから出力される画像データを変換し列信号データ
として出力する演算回路と、ｎ行分の記憶容量を有し演
算回路から出力される列信号データの行列の方向を変換
して出力する第２の列バッファメモリと、第２の列バッ
ファメモリに独立した書き込みアドレスと読み出しアド
レスを与える第３のアドレス発生回路と、読み出しおよ
び書き込みのアクセス方向をフィールド毎に切り替える
とともに、第２の列バッファメモリから出力されるＸ行
Ｙ列の列信号データの書き込みと読み出しを独立して行
う第２のフレームメモリと、読み出しを書き込みに先行
させる状態で第２のフレームメモリに独立した書き込み
アドレスと読み出しアドレスとを与える第４のアドレス
発生回路と、行列発生回路の出力データを用いて行電極
を駆動する行ドライバと、第２のフレームメモリから出
力される列信号データを用いて列電極を駆動する列ドラ
イバとを備えている。

【００２５】この構成によれば、第１および第２のフレ
ームメモリの読み出しおよび書き込みのアクセス方向を
フィールド毎に切り替えるとともに、第１および第２の
フレームメモリの読み出しを書き込みに先行させること
により、第１および第２の列バッファメモリを直交行列
の次数と同一の行数ｎで構成して所望の列信号データを
作成して列電極を駆動することができる。

【００２６】請求項２記載の液晶表示パネルの駆動装置
は、Ｘ個の行電極とＹ個の列電極の間に実効値電圧に応
答する液晶を挟持しＸ個の行電極のうち同時にｎ個を駆
動する方式を用いて上下に分割された単純マトリクス型
液晶表示パネルの上部および下部を同時に駆動するもの
であり、読み出しおよび書き込みのアクセス方向をフィ
ールド毎に切り替えるとともに、外部から転送されるＸ
行Ｙ列のディジタル画像データの書き込みと読み出しを
独立して行う第１のフレームメモリと、読み出しを書き
込みに先行させる状態で第１のフレームメモリに独立し
た書き込みアドレスと読み出しアドレスとを与え、かつ
単純マトリクス型液晶表示パネルの上部および下部を同
時に駆動するように読み出しアドレスを書き込みアドレ
スの順番に対して変換して出力する第１のアドレス発生
回路と、ｎ行分の記憶容量を有し第１のフレームメモリ
から出力される画像データの行列の方向を変換して出力
する第１の列バッファメモリと、第１の列バッファメモ
リに独立した書き込みアドレスと読み出しアドレスとを
与える第２のアドレス発生回路と、行電極を駆動する行
信号のパターンをｎ次の行列として保持し出力する行列
発生回路と、行列発生回路の出力データで第１の列バッ
ファメモリから出力される画像データを変換し列信号デ
ータとして出力する演算回路と、ｎ行分の記憶容量を有
し演算回路から出力される列信号データの行列の方向を
変換して出力する第２の列バッファメモリと、第２の列
バッファメモリに独立した書き込みアドレスと読み出し
アドレスを与える第３のアドレス発生回路と、読み出し
および書き込みのアクセス方向をフィールド毎に切り替
えるとともに、第２の列バッファメモリから出力される
Ｘ行Ｙ列の列信号データの書き込みと読み出しとを独立
して行う第２のフレームメモリと、読み出しを書き込み
に先行させる状態で第２のフレームメモリに独立した書
き込みアドレスと読み出しアドレスとを与える第４のア
ドレス発生回路と、行列発生回路の出力データを用いて
行電極を駆動する行ドライバと、第２のフレームメモリ
から出力される列信号データを用いて２Ｘ個の列電極を
駆動する列ドライバとを備えている。

【００２７】この構成によれば、第１および第２のフレ
ームメモリの読み出しおよび書き込みのアクセス方向を
フィールド毎に切り替えるとともに、第１および第２の
フレームメモリの読み出しを書き込みに先行させること
により、第１および第２の列バッファメモリを直交行列
の次数と同一の行数ｎで構成して所望の列信号データを
作成して列電極を駆動することができる。また、第１お
よび第２のフレームメモリを増加することなく、上下に
分割された液晶表示パネルを同時に駆動できる列信号デ
ータを作成して２Ｘ個の列電極を駆動することができ
る。

【００２８】請求項３記載の液晶表示パネルの駆動装置
は、請求項１または請求項２記載の液晶表示パネルの駆
動装置において、第１のフレームメモリの書き込みアド
レスを１行の範囲内で変換することにより、列信号デー
タの出力を左右同時に出力して単純マトリクス型液晶表
示パネルを駆動するようにしている。この構成によれ
ば、フレームメモリを増加することなく、列信号データ
を左右同時に出力して単純マトリクス型液晶表示パネル
を駆動することができる。

【００２９】請求項４記載の液晶表示パネルの駆動装置
は、請求項１または請求項２記載の液晶表示パネルの駆
動装置において、第２のフレームメモリの書き込みアド
レスを１行の範囲内で変換することにより、列信号デー
タの展開を行うようにしている。この構成によれば、フ
レームメモリを増加することなく、列信号データの展開
を行うことが可能となる。

【００３０】

【発明の実施の形態】 （第１の実施の形態）以下、この発明の第１の実施の形
態について、図面を参照しながら説明する。図１はこの
発明の第１の実施の形態の液晶表示パネルの駆動装置の
ブロック図である。図１において、画像データ用フレー
ムメモリ１としては、独立した書き込みアドレス信号と
読み出しアドレス信号と書き込みデータ信号と読み出し
データ信号とを持つフレームメモリを用い、外部から入
力される１フィールドもしくは１フレーム分のディジタ
ル画像データであるＸ行Ｙ列の行列Ａを、図４に示す順
序でいったん保持する。その時、画像データ用フレーム
メモリ１に与えられるアドレスはアドレス発生回路２で
作成する。

【００３１】アドレス発生回路２は、外部からの有効な
画像データの入力以前に、読み出しアドレスを作成しｔ
行分のデータ出力を行う。外部からの有効な画像データ
の入力時は、読み出しアドレスが書き込みアドレスから
複数行先行した条件でそれぞれのアドレスを作成し、必
要な画像データの読み出しと入力される画像データの書
き込みを同時に行う。

【００３２】画像データ用列バッファメモリ３は、１行
（ｙ／ｘ）列を１ワード単位とする画像データ用フレー
ムメモリ１から、１Ｈ区間に処理されるｘワードの内の
ｎ次の直交行列の演算に必要なｎ行分を１ブロックとし
てアドレス発生回路４で作成した書き込みアドレスに従
っていったん保持する。いったん保持されたデータは、
アドレス発生回路４で作成した読み出しアドレスで読み
出し順序を変換し、ｎ行１列ずつ出力する。

【００３３】行列発生回路５は例えばＲＯＭで構成さ
れ、１，−１の２値からなるｎ行ｎ列の直交行列Ｎのデ
ータを１行単位で出力する。演算回路６は行列発生回路
５から入力する直交行列Ｎの行ベクトルと、列バッファ
メモリ３から出力されるｎ個のデータの内積を演算し、
列信号データであるＸ行Ｙ列の行列Ｂのｎ行１列のデー
タを求め、列信号データ用列バッファメモリ７に転送す
る。

【００３４】列信号データ用列バッファメモリ７は、転
送されてくる行列Ｂの１ブロックを構成する（ｙ／ｘ）
列ｎ行分のデータを、アドレス発生回路８で作成した書
き込みアドレスに従っていったん保持する。いったん保
持されたデータは、アドレス発生回路８で作成した読み
出しアドレスで読み出し順序を変換し、１行（ｙ／ｘ）
列ずつ出力する。

【００３５】列信号データ用フレームメモリ９として
は、独立した書き込みアドレス信号と読み出しアドレス
信号と書き込みデータ信号と読み出しデータ信号とを持
つフレームメモリを用い、列信号データ用列バッファメ
モリ７から入力される１フィールドもしくは１フレーム
分のディジタル列信号データであるＸ行Ｙ列の行列Ｂを
いったん保持する。その時、列信号データ用フレームメ
モリ９に与えられるアドレスはアドレス発生回路１０で
作成する。アドレス発生回路１０は、列信号データ用列
バッファメモリ７からの列信号データが入力される以前
に読み出しアドレスを出力し、ｔ行のデータ出力を行
う。列信号データの入力時は、読み出しアドレスが書き
込みアドレスから複数行先行した条件でそれぞれのアド
レスを作成し、列方向への列信号データの読み出しとブ
ロック単位で入力される列信号データの書き込みを同時
に行う。

【００３６】列ドライバ１１は、列信号データ用フレー
ムメモリ９から送られてくるデータを１フレーム期間内
の時刻ｔＨにおいて、行列Ｂのｔ行目のＹ個のデータに
対応するアナログデータに応じた電圧として、単純マト
リクス型液晶表示パネル１３のＹ個の列電極に印加す
る。また、行列発生回路５はｎ次の直交行列Ｎの行ベク
トルを、列信号データの出力に対応させ順に出力する。
行ドライバ１２は行列発生回路５から出力されたデータ
に応じた電圧を、単純マトリックス型液晶表示パネル１
３のＸ個の行電極に印加する。これによって、（数５）
に示すｎ行ｎ列の直交行列Ｎを単位行列で拡張した直交
行列Ｚａの１つの行の各データに応じた電圧を、単純マ
トリックス型液晶表示パネル１３のＸ本の行電極に印加
することができる。

【００３７】上記の単純マトリックス型液晶表示パネル
１３が６４０画素×ＲＧＢ×２４０Ｈ（１フィールド）
の場合、行ドライバ１２は４８０個の出力を持ち、列ド
ライバ１１は１９２０個の出力を持つことになる。以下
に、個々の構成について詳細に説明する。まず、画像デ
ータ用フレームメモリ１の構成について説明する。この
実施の形態では、図５（ｂ）に示すように（ｙ／ｘ）バ
イトを１ワード単位で構成し、ワード単位で高速にアク
セスすることの可能なフレームメモリを用いるものとす
る。このメモリは、図５（ａ）に示すように、１ワード
単位では任意に高速にアクセスできるが、１ワード内の
任意の１バイト単位では高速にアクセスすることができ
ない構成をとることで、列方向へ１列単位で読み出しを
行う速度は低速となる。しかし、ワード単位では行方
向、列方向ともに高速アクセスすることが可能となるの
で、複数ワードを高速メモリ（列バッファメモリ）にい
ったん保持し、アクセス方向を切り換えれば列方向に対
しても見かけ上は高速となる。また、ワード単位で考え
た場合、行方向と列方向のデータ数がそれぞれｘワード
で構成されるので、アクセス方向として１フィールド毎
に図６（ａ）の方向と図６（ｂ）の方向とを交互に繰り
返すことにより、書き込み方向と読み出し方向を容易に
変換でき、画像データを１フィールド分持つだけで、求
められる画像データのアクセスを実現可能とする。な
お、画像データ用フレームメモリ１において、読み書き
のアクセス方向が１フィールド毎に切り替わっても、書
き込みのアクセス方向を画像データの行方向とし、読み
出しのアクセス方向を画像データの列方向とすることは
同じである。

【００３８】また、複数のＤＲＡＭを用い上記構成をと
ることによっても、同様の効果が得られる。つぎに、画
像データ用フレームメモリ１の読み出しと書き込みのタ
イミングについて詳細な動作を図２および図３を用いて
説明する。まず、図２に示すように、外部から入力され
る画像データは、図３（ａ）のフィールド基準信号を基
準に図４に示すように矢印の順で書き込まれるが、１Ｈ
内での動作としては、図４（ｂ）の水平同期信号を基準
に１ＨにＹ個の列データが画像データ用フレームメモリ
１に書き込まれる。すなわち、書き込み動作としては、
図４（ａ）のフィールド基準信号からｐＨ遅れたタイミ
ングで出力される図４（ｃ）の書き込み基準信号を基準
にアドレス発生回路２内の書き込みアドレスカウンタ１
０１でアドレスを発生し、図４（ｅ）に示すように、ｘ
行の画像データが入力されるまでのｘＨ分制御を行う。
この時、書き込み基準信号より（ｘ−ｔ）Ｈ目以降は、
読み出し処理は終了し、書き込み処理のみの動作とな
る。また、画像データ用フレームメモリ１からの読み出
しは、前記したように画像データの書き込みが図４
（ａ）のフィールド基準信号から水平走査線ｐＨ後を基
準に開始されるので、図４（ｄ）の読み出し基準信号は
（ｐ−ｔ）Ｈ目（１≦ｔ≦８）に設定される。この図４
（ｄ）の読み出し基準信号を基準に、アドレス発生回路
２内の読み出しアドレスカウンタ１０２は、図４（ｆ）
に示すように、読み出し範囲のｘＨ分制御を行う。この
時、読み出し動作を行うｔＨ分のブロックに関しては読
み出しの終了まで書き込みを行うことはない。

【００３９】つぎに、１Ｈ区間内の画像データ用フレー
ムメモリ１の読み出し方法と、画像データ用列バッファ
メモリ３の詳細な動作について説明する。まず、画像デ
ータは１Ｈ区間内に画像データ用フレームメモリ１から
図５（ｃ）に示すように出力される。これは、図８に示
したｎ行（ｙ／ｘ）列単位の行列Ｃを１ブロックとし、
図９の順に（ｘ／ｎ）ブロック読み出すのと同一であ
る。また、ｎ次の行列に対応した画像データ用列バッフ
ァメモリ３は、画像データ用フレームメモリ１から出力
されるｎ行（ｙ／ｘ）列単位の行列Ｃの容量で構成さ
れ、２面構成することにより書き込み動作と読み出し動
作を交互に行う。書き込み時は、図８に示すような順序
で入力され、読み出し時は図１０に示すように変換され
る。それにより、図７（ａ）の演算を図７（ｂ）のよう
にｎ行単位で１列毎で演算を行うために必要とされる画
像データを得ることができる。

【００４０】つぎに、演算回路６について、行列発生回
路５と演算回路６の動作を主として図面を用いて説明す
る。行列発生回路６はＲＯＭで構成され直交行列Ｎの行
ベクトルを発生するため、１フレーム期間中に何度も直
交行列Ｎを発生する。また、画像データはｎ行１列の単
位で（ｙ／ｘ）列が図１０のように出力される。行列演
算は、図７に示すようにｎ行１列を１単位とし、ｎ次の
直交行列とｎ行１列のデータにより、ｎ行１列の列信号
データが演算される。それを、図１０のように順次入力
される行列に対して行い、図１１のような順で行列の出
力を行う。ここで、行列発生回路６は、この実施の形態
ではＲＯＭを用いているが、ＲＡＭで構成しても同様の
効果が得られる。

【００４１】つぎに、１Ｈ区間内の列信号データに対す
る列信号データ用列バッファメモリ７の動作と列信号デ
ータ用フレームメモリ９の書き込み方法について説明す
る。演算回路６から出力された列信号データは、図１１
に示すように、列信号データ用列バッファメモリ７に、
ｎ行１列の単位で（ｙ／ｘ）列入力される。列信号デー
タ用列バッファメモリ７はｎ行（ｙ／ｘ）列単位の行列
Ｄの容量で構成され、２面構成することにより書き込み
動作と読み出し動作を交互に行う。書き込み時は、図１
１に示すような順序で入力され、読み出し時は図１２に
示すように変換され、（ｙ／ｘ）列単位でｎ行のデータ
を出力する。列信号データ用列バッファメモリ７から出
力された（ｙ／ｘ）列の列信号データは図１３に示すよ
うに、単位行列Ｄの単位で矢印の順に列信号データ用フ
レームメモリ９に転送される。このとき、図１４（ｃ）
に示すように１Ｈの時間内にはｘ行（ｙ／ｘ）列の列信
号データが出力される。これを、図１４（ｂ）の単位で
図１４（ａ）に示すように列信号データ用フレームメモ
リ９に入力する。また、列信号データ用フレームメモリ
９は画像データ用フレームメモリ１と同様のものを用い
るので、画像データ用フレームメモリ１の詳細な説明で
明らかなように、図１５（ａ），（ｂ）に示すように、
読み出しと書き込みのアクセス方向の変換を１フィール
ド毎に行う。なお、列信号データ用フレームメモリ９に
おいて、読み書きのアクセス方向が１フィールド毎に切
り替わっても、書き込みのアクセス方向を列信号データ
の列方向とし、読み出しのアクセス方向を列信号データ
の列方向とすることは同じである。

【００４２】つぎに、列信号データ用フレームメモリ９
の読み出しと書き込みのタイミングについて図１６およ
び図１７を用いて説明する。まず、図１６に示すよう
に、列信号データ用列バッファメモリ７から入力される
列信号データは、図１４（ｃ）に示すような１Ｈ内での
動作として、図１７（ｂ）の水平同期信号を基準に１Ｈ
にＹ個の列データが列信号データ用フレームメモリ９に
書き込まれる。すなわち、書き込み動作としては、図１
７（ａ）のフィールド基準信号から（ｐ−ｔ）Ｈ遅れた
タイミングで出力される図１７（ｃ）の書き込み基準信
号を基準にアドレス発生回路１０内の書き込みアドレス
カウンタ３０１でアドレスを発生し、図１７（ｅ）に示
すように、ｘ行の画像データが入力されるまでのｘＨ分
制御を行う。この時、書き込み基準信号より（ｘ−ｔ）
Ｈ目以降は、読み出し処理は終了し、書き込み処理のみ
の動作となる。また、列信号データ用フレームメモリ９
からの読み出しは、前記したように列信号データの書き
込みが図１７（ａ）のフィールド基準信号から水平走査
線（ｐ−ｔ）Ｈ後を基準に開始されるので、図１７
（ｄ）の読み出し基準信号は（ｐ−２ｔ）Ｈ目（１≦ｔ
≦８）に設定される。この図１７（ｄ）の読み出し基準
信号を基準に、アドレス発生回路１０内の読み出しアド
レスカウンタ３０２は、図１７（ｆ）に示すように、読
み出し範囲のｘＨ分制御を行う。この時、読み出し動作
を行うｔＨ分のブロックに関しては読み出しの終了まで
書き込みを行うことはない。よって、図１８に示される
ような順で、列信号データは出力される。

【００４３】ここで、フィールド基準信号から書き込み
基準信号までの遅れ時間が、フレームメモリ１とフレー
ムメモリ９とで異なる理由について説明する。つまり、
フレームメモリ１から（ｐ−ｔ）Ｈ目に読み出しが開始
された信号が処理されてフレームメモリ９に（ｐ−ｔ）
Ｈ目に書き込まれる。さらに、フレームメモリ９は、
（ｐ−Ｈ）目よりさらにｔＨ前に読み出しを開始するた
め、（ｐ−２ｔ）Ｈ目に読み出し開始となる。

【００４４】また、ｔを１から８の範囲にしている理由
について説明する。１フィールドは２６２．５Ｈである
が、カウンタを９ビットから８ビットに削減するため、
簡易的に２５６Ｈとして処理を行っている。よって、画
像エリアを２４０Ｈとすると、２４０Ｈ＋２ｔＨ≦２５
６Ｈとするために、１≦ｔ≦８としている。以上のよう
に、この発明の第１の実施の形態によれば、アドレス発
生回路２およびアドレス発生回路１０で画像データ用フ
レームメモリ１および列信号データ用フレームメモリ９
の読み出しを書き込みに先行させることにより、画像デ
ータ用列バッファメモリ３および列信号データ用列バッ
ファメモリ７をそれぞれ直交行列Ｎの次数ｎから求めら
れる２面のｎ行（ｙ／ｘ）列の高速メモリで構成し、所
望の列信号データを作成して行電極を駆動することがで
きる。したがって、ｎ行分の列バッファメモリと画像デ
ータや列信号データのサイズと同じ容量のフレームメモ
リで従来と同等の駆動方式を実現し、メモリ容量を削減
することができ、駆動装置全体のコストを削減すること
ができる。

【００４５】（第２の実施の形態）つぎに、画像データ
用フレームメモリのｎ行１列単位の読み出しを、記憶し
た順番とは異なる順番に変換することにより、上下に分
割された単純マトリクス型液晶表示パネルを駆動する方
式の実施の形態について図２８を参照しながら説明す
る。この上下に分割された単純マトリクス型液晶表示パ
ネルというのは、一般にＤＳＴＮ型と呼ばれているもの
で、行数が半分になったＳＴＮ型液晶パネルを２枚貼り
合わせたものであり、列ドライバは図１のものに比べて
２倍の数が必要となる。

【００４６】各ブロックの構成については、上下に分か
れていることに対応して列ドライバ１１が１個追加され
てあわせて２個になったこと以外は、前述した構成と同
一であるので、説明を省略する。この実施の形態では図
２に示す読み出しアドレスカウンタ１０２の構成を変更
しているので、その動作について詳細に説明を行う。

【００４７】まず、画像データ用フレームメモリ１のア
クセスに関しては、読み出しが先行しているため、同一
ブロックに書き込みが開始されるまでのｔＨ区間内は、
所望のデータ数（Ｙ画素×ｔ）をタイミングおよび順序
に関わらず読み出すことが可能である。そこで、画像デ
ータ用フレームメモリ１の読み出しブロックの順序を図
９の方式から図１９の方式に変更することにより、列信
号データの出力順を変更することが可能である。例え
ば、図１９に示すように、画像データ用フレームメモリ
１を→→→の順もしくは→→→の順で
１ブロック毎に読み出す。この順で前述した動作と同様
に、演算回路６で列信号データに変換する。変換した列
信号データは、列信号データ用列バッファメモリ７に出
力する。ここで、図２０（ｃ）に示すようにｔ＝０から
の順でデータを出力する場合、前記第１の実施の形態に
示す４ワードを図２０（ｂ）の１ワードＭ’とした構成
に変更することにより、図２０（ａ）に示すように、メ
モリアドレスの行方向と列方向のワード数がｘ／２で同
一となる。よって、第１の実施の形態で説明したのと同
様に、高速に行方向、列方向ともに高速アクセス可能、
かつ、アクセス方向の変換の可能な画像データ用フレー
ムメモリ１が構成される。

【００４８】以上説明したことにより、列信号データ用
列バッファメモリ３は４倍となるが、画像データ用フレ
ームメモリ１の容量を増加することなく上下分割された
単純マトリクス型液晶表示パネルを駆動する駆動回路が
実現でき、駆動装置全体のコストを削減することができ
る。 （第３の実施の形態）つぎに、画像データ用フレームメ
モリの書き込みを１行の範囲内で列方向に変換し、ｎ行
１列単位の読み出しを、記憶した順番と異なる順番に変
換して出力することにより、画像データ用列ドライバの
入力が左右に複数分割された単純マトリクス型液晶表示
パネルを駆動する第３の実施の形態について、図２９を
参照しながら説明する。

【００４９】各ブロックの構成については、単一の列ド
ライバ１１から４個の列ドライバ１１′（出力端子数が
列ドライバ１１の半分である）に変更された以外は、前
述した構成と同一であるので説明を省略する。この第３
の実施の形態では図２に示す書き込みアドレスカウンタ
１０１および読み出しアドレスカウンタ１０２の構成を
変更しているので、その動作について詳細に説明を行
う。

【００５０】まず、画像データ用フレームメモリ１のア
クセスに関しては、読み出しが先行しているため、同一
ブロックに書き込みが開始されるまでのｔＨ区間内は、
所望のデータ数（Ｙ画素×ｔ）をタイミングおよび順序
に関わらず読み出すことが可能である。そこで、画像デ
ータ用フレームメモリ１の読み出しブロックの順序を図
９の方式から図２１の方式に変更することにより、列信
号データの出力順を変更することが可能である。また、
書き込みに関しても、読み出しの完了したブロック内で
あれば、ｔＨ区間内に所望のデータ数（Ｙ画素×ｔ）を
タイミングおよび順序に関わらず書き込むことが可能で
ある。そこで、図２１に示すように、画像データ用フレ
ームメモリ１に対しＣ1,1 →Ｃ1,(x/2)+1 →Ｃ1,2 →・
・・→Ｃ1,x/2 →Ｃ1,x の順で書き込む。さらに、書き
込まれた画像データを→→→の順もしくは→
→→の順で１ブロック毎に読み出す。この順で前
述した動作と同様に、演算回路６で列信号データに変換
する。変換した列信号データは、列信号データ用列バッ
ファメモリ７に出力する。ここで、図２２（ｃ）に示す
ようにｔ＝０からの順でデータを出力する場合、前記第
１の実施の形態に示す４ワードを図２２（ｂ）の１ワー
ドＭ”とした構成に変更することにより、図２２（ａ）
に示すように、メモリアドレスの行方向と列方向のワー
ド数がｘ／２で同一となる。よって、第１の実施の形態
で説明したのと同様に、高速に行方向、列方向ともに高
速アクセス可能、かつ、アクセス方向の変換の可能な画
像データ用フレームメモリ１が構成される。

【００５１】以上説明したことにより、列ドライバ１１
の入力が左右に複数分割された単純マトリクス型液晶表
示パネル１３を駆動する駆動回路が実現できる。なお、
この説明は、行方向の変換を行う第２の実施の形態の構
成の単純マトリクス型液晶表示パネルを用いて説明を行
ったが、第１の実施の形態の単純マトリクス型液晶表示
パネルを用いた場合も行方向の変換を行わない構成をと
ることにより実現できる。行方向の変換を行わない場合
における、図２２に対応する図を図２３に示す。

【００５２】（第４の実施の形態）つぎに、列信号デー
タ用列バッファメモリの１行単位の書き込みを行方向に
変換して行うことにより、液晶の各行に対する駆動周期
を短くすることができ、その結果としてフレーム応答減
少を緩和して、コントラストを向上させることができる
第４の実施の形態について説明する。

【００５３】各ブロックの構成については前述した構成
と同一であるので説明を省略する。この実施の形態では
図１６に示す書き込みアドレスカウンタ３０１および読
み出しアドレスカウンタ３０２の構成を変更しているの
で、その動作について詳細に説明を行う。まず、列信号
データ用フレームメモリ９のアクセスに関しては、読み
出しが先行しているため、同一ブロックに書き込みが開
始されるまでのｔＨ区間内に、所望のデータ数（Ｙ画素
×ｔ）をタイミングおよび順序に関わらず読み出すこと
が行われる。その後、書き込みに関しては、読み出しの
完了したブロック内であれば、ｔＨ区間内に所望のデー
タ数（Ｙ画素×ｔ）をタイミングおよび順序に関わらず
書き込むことが可能である。そこで、列信号データ用フ
レームメモリ９に対しＭ1,1 →Ｍ1,2 →Ｍ1,3 →・・・
→Ｍ1,x の順を図１４（ａ）とは異なるように、変更し
書き込む。書き込み順序を行方向に任意にすることで、
各種の展開が可能である。

【００５４】ここで、各種の展開の例について説明す
る。液晶に対し、行信号に対応した列信号データを出力
する必要があるが、行信号として、１→２→…→ｎ→ｎ
＋１→ｎ＋２→…２ｎ→２ｎ＋１→…→ｘに対応させた
列信号を出力する方法以外に、行駆動の順序を１→ｎ→
２ｎ→…→ｘ／ｎ→２→ｎ＋１→…→ｎ−１→２ｎ−１
→ｘに対応させた列信号データを出力する方法を他の実
施の形態とする各種の展開を考えることができる。

【００５５】以上説明したことにより、列ドライバ１１
の入力データを時間方向に入れ換えることが可能とな
り、コントラストを向上させる駆動回路が実現できる。

【００５６】

【発明の効果】この発明の液晶表示パネルの駆動装置に
よれば、少ない容量の列バッフアメモリを設けるだけ
で、フレームメモリの容量を削減しつつ、各種の駆動方
式に対応した駆動回路を低価格に提供することができ
る。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態における液晶表示
パネルの駆動装置の構成を示すブロック図である。

【図２】画像データ用フレームメモリおよびそのアドレ
ス発生回路の構成を示すブロック図である。

【図３】画像データ用フレームメモリの動作を示すタイ
ミング図である。

【図４】画像データ用フレームメモリへの画像データの
入力順序を示す説明図である。

【図５】画像データ用フレームメモリの１ワード単位と
１Ｈ区間で処理される画像データの出力順とを示す説明
図である。

【図６】画像データ用フレームメモリへの書き込みと読
み込み時刻を異ならせたことを示す説明図である。

【図７】画像データを複数の部分に分割して列信号デー
タを算出する場合の行列演算を示す説明図である。

【図８】画像データをフレームメモリから複数の部分に
分割して出力する単位とデータの出力順を示す説明図で
ある。

【図９】画像データを複数の部分に分割して出力する場
合の画像データブロック単位での出力順を示す説明図で
ある。

【図１０】画像データを複数の部分に分割して出力する
単位での列バッファメモリからの出力順を示す説明図で
ある。

【図１１】列信号データを複数の部分に分割して出力す
る単位での列バッファメモリからの出力順を示す説明図
である。

【図１２】列信号データを複数の部分に分割して出力す
る単位と列バッファメモリからの出力順を示す説明図で
ある。

【図１３】列信号データを複数の部分に分割して出力す
る場合の列信号データブロック単位での出力順を示す説
明図である。

【図１４】１Ｈ区間で処理される列信号データの出力順
を示す説明図である。

【図１５】列信号データ用フレームメモリへの書き込み
と読み込み時刻を異ならせたことを示す説明図である。

【図１６】列信号データ用フレームメモリの構成を示す
ブロック図である。

【図１７】列信号データ用フレームメモリの動作を示す
タイミング図である。

【図１８】列信号データ用フレームメモリからの列信号
データの出力順序を示す説明図である。

【図１９】画像データを複数の部分に分割して出力する
単位とフレームメモリからの出力順の変換を示す説明図
である。

【図２０】列信号データでの１ワードと、その出力順に
より、上下分割した液晶表示パネルの同時駆動を行うこ
とを示す説明図である。

【図２１】画像データを複数の部分に分割して出力する
単位とフレームメモリからの出力順の変換を示す説明図
である。

【図２２】列信号データでの１ワードと、その出力順に
より、上下左右分割した液晶表示パネルの同時駆動を行
う一例を示す説明図である。

【図２３】列信号データでの１ワードと、その出力順に
より、左右分割した液晶表示パネルの同時駆動を行う一
例を示す説明図である。

【図２４】従来の単純マトリクス型の液晶表示パネルの
構造を示す概略図である。

【図２５】従来の線順次選択駆動法を用いた場合の駆動
波形図と光学応答波形図である。

【図２６】複数行同時選択駆動法を用いた場合の駆動波
形図と光学応答波形図である。

【図２７】複数行同時選択駆動法の概念を示す説明図で
ある。

【図２８】この発明の第２の実施の形態における液晶表
示パネルの駆動装置の構成を示すブロック図である。

【図２９】この発明の第３の実施の形態における液晶表
示パネルの駆動装置の構成を示すブロック図である。

【符号の説明】

１ 画像データ用フレームメモリ ２ 画像データ用フレームメモリのアドレス発生回路 ３ 画像データ用列バッファメモリ ４ 画像データ用列バッファメモリのアドレス発生回
路 ５ 行列発生回路 ６ 演算回路 ７ 列信号データ用列バッファメモリ ８ 列信号データ用列バッファメモリのアドレス発生
回路 ９ 列信号データ用フレームメモリ １０ 列信号データ用フレームメモリのアドレス発生
回路 １１ 列ドライバ １２ 行ドライバ １３ 単純マトリックス型液晶表示パネル

Claims (4)

【特許請求の範囲】
1. 【請求項１】 Ｘ個の行電極とＹ個の列電極の間に実効
   値電圧に応答する液晶を挟持しＸ個の行電極のうち同時
   にｎ個を駆動する方式を用いて単純マトリクス型液晶表
   示パネルを駆動する液晶表示パネルの駆動装置であっ
   て、 読み出しおよび書き込みのアクセス方向をフィールド毎
   に切り替えるとともに、外部から転送されるＸ行Ｙ列の
   ディジタル画像データの書き込みと読み出しとを独立し
   て行う第１のフレームメモリと、 読み出しを書き込みに先行させる状態で前記第１のフレ
   ームメモリに独立した書き込みアドレスと読み出しアド
   レスとを与える第１のアドレス発生回路と、 ｎ行分の記憶容量を有し前記第１のフレームメモリから
   出力される画像データの行列の方向を変換して出力する
   第１の列バッファメモリと、 前記第１の列バッファメモリに独立した書き込みアドレ
   スと読み出しアドレスとを与える第２のアドレス発生回
   路と、 前記行電極を駆動する行信号のパターンをｎ次の行列と
   して保持し出力する行列発生回路と、 前記行列発生回路の出力データで前記第１の列バッファ
   メモリから出力される画像データを変換し列信号データ
   として出力する演算回路と、 ｎ行分の記憶容量を有し前記演算回路から出力される列
   信号データの行列の方向を変換して出力する第２の列バ
   ッファメモリと、 前記第２の列バッファメモリに独立した書き込みアドレ
   スと読み出しアドレスを与える第３のアドレス発生回路
   と、 読み出しおよび書き込みのアクセス方向をフィールド毎
   に切り替えるとともに、前記第２の列バッファメモリか
   ら出力されるＸ行Ｙ列の列信号データの書き込みと読み
   出しを独立して行う第２のフレームメモリと、 読み出しを書き込みに先行させる状態で前記第２のフレ
   ームメモリに独立した書き込みアドレスと読み出しアド
   レスとを与える第４のアドレス発生回路と、 前記行列発生回路の出力データを用いて行電極を駆動す
   る行ドライバと、 前記第２のフレームメモリから出力される列信号データ
   を用いて列電極を駆動する列ドライバとを備えた液晶表
   示パネルの駆動装置。
2. 【請求項２】 Ｘ個の行電極とＹ個の列電極の間に実効
   値電圧に応答する液晶を挟持しＸ個の行電極のうち同時
   にｎ個を駆動する方式を用いて上下に分割された単純マ
   トリクス型液晶表示パネルの上部および下部を同時に駆
   動する液晶表示パネルの駆動装置であって、 読み出しおよび書き込みのアクセス方向をフィールド毎
   に切り替えるとともに、外部から転送されるＸ行Ｙ列の
   ディジタル画像データの書き込みと読み出しを独立して
   行う第１のフレームメモリと、 読み出しを書き込みに先行させる状態で前記第１のフレ
   ームメモリに独立した書き込みアドレスと読み出しアド
   レスとを与え、かつ前記単純マトリクス型液晶表示パネ
   ルの上部および下部を同時に駆動するように読み出しア
   ドレスを書き込みアドレスの順番に対して変換して出力
   する第１のアドレス発生回路と、 ｎ行分の記憶容量を有し前記第１のフレームメモリから
   出力される画像データの行列の方向を変換して出力する
   第１の列バッファメモリと、 前記第１の列バッファメモリに独立した書き込みアドレ
   スと読み出しアドレスとを与える第２のアドレス発生回
   路と、 前記行電極を駆動する行信号のパターンをｎ次の行列と
   して保持し出力する行列発生回路と、 前記行列発生回路の出力データで前記第１の列バッファ
   メモリから出力される画像データを変換し列信号データ
   として出力する演算回路と、 ｎ行分の記憶容量を有し前記演算回路から出力される列
   信号データの行列の方向を変換して出力する第２の列バ
   ッファメモリと、 前記第２の列バッファメモリに独立した書き込みアドレ
   スと読み出しアドレスを与える第３のアドレス発生回路
   と、 読み出しおよび書き込みのアクセス方向をフィールド毎
   に切り替えるとともに、前記第２の列バッファメモリか
   ら出力されるＸ行Ｙ列の列信号データの書き込みと読み
   出しとを独立して行う第２のフレームメモリと、 読み出しを書き込みに先行させる状態で前記第２のフレ
   ームメモリに独立した書き込みアドレスと読み出しアド
   レスとを与える第４のアドレス発生回路と、 前記行列発生回路の出力データを用いて行電極を駆動す
   る行ドライバと、 前記第２のフレームメモリから出力される列信号データ
   を用いて２Ｙ個の列電極を駆動する列ドライバとを備え
   た液晶表示パネルの駆動装置。
3. 【請求項３】 第１のフレームメモリの書き込みアドレ
   スを１行の範囲内で変換することにより、列信号データ
   を左右同時に出力して単純マトリクス型液晶パネルを駆
   動するようにしたことを特徴とする請求項１または請求
   項２記載の液晶表示パネルの駆動装置。
4. 【請求項４】 第２のフレームメモリの書き込みアドレ
   スを１行の範囲内で変換することにより、列信号データ
   の展開を行うようにしたことを特徴とする請求項１また
   は請求項２記載の液晶表示パネルの駆動装置。