JP3705086B2 - 液晶表示装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、マトリクス型液晶表示装置に係り、特に画素部にメモリ手段を具備したマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】
複数の走査線とデータ線のマトリクス交点近傍の画素にスイッチ素子、画素容量、画素電極を設け、液晶を挟んだ対向側に対向電極を設けた、従来のマトリクス型液晶表示装置の駆動方法として、下記の方法がある。１画面全体を表示するために要する時間であるフレーム期間において、走査線には選択ラインを指示する選択信号を１本づつ時分割で印加し、データ線には選択ライン上の表示データの持つ階調情報に従ったレベルの階調信号を、選択電圧に同期して１ライン分一斉に印加する。この動作により、選択信号の印加された走査ライン上の画素のスイッチ素子は、選択信号が印加されている間一時的にオン状態となり、この時データ線から階調信号が画素容量に印加される。これにより、画素電極と対向対向電極との間に電圧差が生じ、次のフレーム期間で再び選択信号が印加されるまで、この電圧差が保持される。この動作により、印加電圧の実効値で光の透過率（以下、単に表示輝度と呼ぶ）が変化するマトリクス型液晶表示装置において、各画素の表示輝度を個別に制御することができる。なお、この駆動方法においては、液晶の劣化を防止する目的で、次のフレーム期間で印加する階調信号は、ある基準電圧を中心に反転したレベルとする。以下、このフレーム毎の極性反転の動作を、単に交流化と呼ぶ。また、本液晶表示装置を用いて４階調を表示する場合の液晶印加電圧の例を図２に示す。
【０００３】
前記した従来の技術によれば、例えば表示する画像が静止画であっても、常に表示データを液晶表示装置に入力する必要がある。また、交流化を実現するため、選択信号と階調信号は、少なくともフレーム毎に１回は変化させる必要がある。これらの動作に多くの電力を消費していた。この点を改善する液晶表示装置として、各画素に表示データを保持するメモリ手段と、保持されたデータに応じてスイッチングを制御するスイッチ手段を具備すると共に、対向電極に交流波形を印加するものが、特開平９−２５８１６８号公報、特開平１１−２７９７号公報に開示されている。この装置によれば、例えば静止画を表示する場合、メモリ手段がデータを保持する時間、表示データを入力する必要がなく、また、走査線とデータ線に印加する電圧も変化させる必要がない。一方、交流化は、表示データの入力等とは非同期に実現することができる。
【０００４】
【発明が解決しようとする課題】
上記従来技術は、表示データの含む階調情報量が増加するに伴い、画素に接続する表示データの配線本数が増加し、回路が複雑化する課題がある。例えば、表示データが１画素あたり２階調（＝２の１乗）の情報を含む場合、配線本数は１画素当り１本で良いが、６４階調（＝２の６乗）の場合には、１画素当り６本必要となる。
【０００５】
本発明の目的は、マトリクス型の液晶表示装置において、表示データの含む階調情報量が増加しても、画素に接続する配線本数を少なく抑えることができる液晶表示装置を提供することにある。
【０００６】
また、本発明の他の目的は、マトリクス型の液晶表示装置において、低消費電力にて多階調表示装置を提供することをにある。
【０００７】
【課題を解決するための手段】
前記した課題である、画素に接続する配線本数を少なく抑えるためには、従来の技術と同様、階調情報を多レベルの階調信号に変換し、この階調信号を各画素に入力することが望ましい。これにより、１本の配線で多値の階調情報を入力することが可能になる。また、この階調信号を保持するメモリ手段を画素内部に設ける。これにより、画素に接続する配線本数を少なく押さえることができる。また、メモリ手段が表示データ（階調信号）を保持する時間、外部からの信号入力や、走査線とデータ線への電圧印加が不用となる。
【０００８】
次に、保持した階調信号を、交流の液晶印加電圧に変換する手段として、パルス電圧への変換を図ることにした。この理由は、パルス幅制御を用いることにより、２値の電圧レベル（交流を含むと３値）で液晶印加電圧の実効値を制御できるため、回路が簡略化できることによる。例えば、先の図２に示した各階調毎の液晶印加電圧波形は、図３に示す交流パルス波形と、電圧実効値の点において等価である。したがって、印加電圧の実効値で表示輝度が変化する液晶にとっては、どちらの波形を印加しても同じ表示輝度が得られる。
【０００９】
そこで本発明の液晶表示装置では、図４に示すように、まず表示データの持つ階調情報を階調信号Ｄに変換する手段を設け、この階調信号Ｄを画素に入力することにした。そして、画素内部には、階調信号Ｄを保持するメモリ手段、保持された階調信号Ｄを２値のパルス信号ＳＰに変換する手段、２値のパルス信号ＳＰの“ハイ”と“ロー”を基に交流パルス信号ＳＡＣＰを生成する手段をそれぞれ設け、この交流パルス信号ＳＡＣＰを液晶に印加することにした。より具体的には、図５に示すように、メモリ手段で保持された階調信号Ｄの電圧レベルにスイープ信号の電圧レベルを加算し、これをメモリ信号ＳＭとして、次段のスイッチ手段の制御信号とした。これにより、スイッチ手段がハイとローを出力するパルスの時間幅を、階調信号Ｄのレベルによって制御することができる。さらに、このスイッチ手段が出力するパルス信号ＳＰを、次段のスイッチ手段の制御信号とした。これにより、スイッチ手段が交流信号またはセンタ電圧を出力する時間幅を、パルス信号ＳＰによって制御することができる。以上の動作により、画素内で保持した階調信号Ｄを、図３に示した交流のパルス波形に変換することが可能となる。
【００１０】
本発明の液晶表示装置によれば、表示データが含む階調情報量が増加しても、この情報を伝達するための配線は１本で済み、また、画素内部も１個のメモリ手段と２個のスイッチ手段で構成できる。
【００１１】
【発明の実施の形態】
以下、本発明第1の実施の形態を、図１および図６〜２７を用いて説明する。図１は本発明第１の実施の形態に係るマトリクス型液晶表示装置における、ｍ行ｎ列番目の画素の構成を示す図である。画素１０１は、例えば１個の容量１０２、５個のＮ型ＭＯＳトランジスタ１０３〜１０７、１個のＰ型ＭＯＳトランジスタ１０８、画素電極１０９、及び液晶層を介して画素電極１０９と対向側にある対向電極１１０から構成さる。また、画素に入力する信号は、Ｙ選択信号Ｙｍ、Ｘ選択信号Ｘｎ、階調信号Ｄｎ、スイープ信号ＳＢ、交流信号ＳＡＣであり、画素に入力する電圧は、ハイ電圧ＶＨ、ロー電圧ＶＬ、センタ電圧ＶＣである。これらの接続については、図１に示す通りである。
【００１２】
次に、先の図３で示した、階調２の液晶印加電圧波形を生成する場合を例にとり、図６〜図８を用いて画素１０１の動作を説明する。図６は画素入力信号群のタイミングチャートである。まず、スイープ信号ＳＢは、交流化周期Ｔに同期とした階段状の波形であり、始めの（Ｔ／９）時間は２β、次の（３Ｔ/９）時間はβ、最後の（５Ｔ／９）時間はＧＮＤレベルに遷移する。ここで、電圧２βのレベルはロー電圧ＶＬよりも（β／２）分低いものとする。
【００１３】
次に、Ｙ選択信号Ｙｍは、通常はＧＮＤレベルであり、画素に階調情報を書き込むタイミングで波高値γの選択オン電圧ＶＧに遷移する、いわゆるパルス波形である。同様に、Ｘ選択信号Ｘｎも通常はＧＮＤレベルであり、画素に階調情報を書き込むタイミングで波高値γの選択オン電圧ＶＧに遷移する。なお、選択オン電圧ＶＧのレベルは、ハイ電圧ＶＨよりも高い。
【００１４】
次に、階調信号Ｄｎは、通常はＧＮＤレベルであり、画素に階調情報を書き込むタイミングでは、スイープ信号ＳＢの電圧レベルに対し、階調情報に応じた電圧を加算した電圧レベルに遷移する。階調情報と加算する電圧レベルの関係については、図７に示す通りである。Ｄｎ線に印加する階調信号は、ＭＰＵの命令でシステムバスから転送される、複数ビットの階調情報を持つ表示データが表す階調情報を、図７に示した関係に基づき電圧レベルに変換したものである。なお、本説明は階調２を表示する例であり、また画素に階調情報を書き込むタイミングにおいて、イープ信号ＳＢの電圧レベルがＧＮＤレベルであることから、この時の階調信号Ｄｎの電圧レベルは２βとなる。
【００１５】
これらの電圧を画素１０１へ入力すると、まず、Ｙ選択信号ＹｍおよびＸ選択信号Ｘｎが選択オン電圧ＶＧに遷移するタイミングで、Ｎ型ＭＯＳトランジスタ１０３と１０４がオン状態となる。この時、階調信号Ｄｎが容量１０２へ書き込まれ、スイープ信号ＳＢとメモリ信号ＳＭ間に２βの電位差が保持される。この動作により、Ｎ型ＭＯＳトランジスタ１０３または１０４がオフ状態となっても、メモリ信号ＳＭは、スイープ信号ＳＢに対して２β分電圧レベルの高い階段波形となる。
【００１６】
メモリ信号ＳＭは、Ｎ型ＭＯＳトランジスタ１０５及び１０６の動作を制御する信号となり、その電圧レベルがＶＬ以上であれば、Ｎ型ＭＯＳトランジスタが１０６がオン状態となり、パルス信号ＳＰはロー電圧ＶＬとなる。反対に電圧レベルがＶＬ以下であれば、Ｎ型ＭＯＳトランジスタ１０６はオフ状態となり、パルス信号ＳＰはハイ電圧ＶＨとなる。なお、図６の例において、パルス信号ＳＰは、画素への階調情報の書込みが終了した次の周期から、最初の（４Ｔ／９）時間はロー電圧ＶＬ、残りの（５Ｔ／９）時間はハイ電圧ＶＨとなり、この遷移を繰り返す。
【００１７】
パルス信号ＳＰは、Ｎ型ＭＯＳトランジスタ１０７及びＰ型トランジスタ１０８で構成されたセレクトスイッチ回路の動作を制御する信号となり、その電圧レベルがロー電圧の時、Ｎ型ＭＯＳトランジスタが１０７がオフ状態、Ｐ型ＭＯＳトランジスタ１０８がオン状態となり、交流パルス信号ＳＡＣＰは交流信号ＳＡＣとなる。反対にパルス信号ＳＰがハイ電圧の時、Ｎ型ＭＯＳトランジスタが１０７がオン状態、Ｐ型ＭＯＳトランジスタ１０８がオフ状態となり、交流パルス信号ＳＰＡＣはセンタ電圧ＶＣとなる。なお、図６の例において、交流パルス信号ＳＡＣＰは、画素への階調情報の書込みが終了した次の周期から、最初の（４Ｔ／９）時間は交流信号ＳＡＣ、残りの（５Ｔ／９）時間はセンタ電圧ＶＣとなり、この遷移を繰り返す。なお、センタ電圧ＶＣの電圧レベルは、ハイ電圧ＶＨとロー電圧ＶＬの中間レベルである。また、交流信号ＳＡＣの電圧振幅はセンタ電圧ＶＣを中心にそれぞれαであり、これらはハイ電圧ＶＨとロー電圧の範囲内である。
【００１８】
ここで、対向電極１１０に印加する電圧レベルはセンタ電圧ＶＣであることから、液晶印加電圧波形は、交流パルス信号ＳＡＣＰとセンタ電圧ＶＣの電圧差、すわわち０Ｖを中心にした交流のパルス波形となる。これは先の図３で示した、階調２の液晶印加電圧波形と同じであることが判る。
【００１９】
なお、各入力信号の電圧レベルについては、前記した動作説明で逐次述べたが、これらの関係を図８にまとめて示す。
【００２０】
次に、本発明の画素１０１をマトリクス状に配置し、個々の画素に表示データに対応した表示輝度を与える動作について、図９〜図１１を用いて説明する。図９は、画素１０１をマトリクス状に配置した画素群９０１に対する、入力信号群との接続を示したものである。図９において、Ｙ選択信号は横方向の画素に共通の信号として入力され、Ｘ選択信号及び階調信号Ｄは縦方向の画素に共通の信号として入力される。また、他の入力信号であるスイープ信号ＳＢ、交流信号ＳＡＣ、及び入力電圧であるハイ電圧ＶＨ、ロー電圧ＶＬ、センタ電圧ＶＣは、全画素共通である。なお、各画素の内部構成は先に示した画素１０１の構成と同じであり、また、対向電極１１０は全画素共通のべた電極であり、センタ電圧ＶＣが入力される。
【００２１】
ここで、図１０に示すように、画素群９０１のある一部分（Ｙ選択信号Ｙ０〜Ｙ２とＸ選択信号Ｘ０〜Ｘ２が入力される画素）において、以下に示す４つの画素に順番に表示輝度を与える動作を説明する。
【００２２】
画素Ａ：Ｙ選択信号Ｙ０とＸ選択信号Ｘ０の交点（階調３）、
画素Ｂ：Ｙ選択信号Ｙ２とＸ選択信号Ｘ２の交点（階調１）、
画素Ｃ：Ｙ選択信号Ｙ０とＸ選択信号Ｘ１の交点（階調０）、
画素Ｄ：Ｙ選択信号Ｙ１とＸ選択信号Ｘ１の交点（階調２）
図１１はＹ選択信号Ｙ０〜Ｙ２とＸ選択信号Ｘ０〜Ｘ２、及び階調信号Ｄ０〜Ｄ２のタイミングチャートである。図１１において、まず画素Ａを選択するため、Ｙ選択信号Ｙ０とＸ選択信号Ｘ０が選択オン電圧ＶＧに遷移し、このタイミングで階調信号Ｄ０は点線で示したスイープ信号ＳＢに対して３β高い電圧レベルに遷移する。次に、画素Ｂを選択するため、Ｙ２とＸ２が選択オン電圧ＶＧに遷移し、このタイミングでＤ２はスイープ信号ＳＢに対してβ高い電圧レベルに遷移する。同様に、画素Ｃを選択するため、Ｙ０とＸ１が選択オン電圧ＶＧに遷移し、このタイミングでＤ１はスイープ信号ＳＢと同じ電圧レベルに遷移する。最後に、画素Ｄを選択するため、Ｙ１とＸ１が選択オン電圧ＶＧに遷移し、このタイミングでＤ１はスイープ信号ＳＢに対して２β高い電圧レベルに遷移する。
【００２３】
以上の動作により、画素Ａ〜画素Ｄには、それぞれ所望の階調情報に対応した信号レベルが個々に書き込まれ、これを先に説明した階調情報に対応した時間幅の交流パルス信号ＳＡＣＰに変換する。したがって、画素群９０１における所望の画素に対し、所望の表示輝度を与えることが可能である。
【００２４】
次に、前記した入力信号群を生成する駆動手段を含む、液晶モジュールの構成と動作について、図１２〜図２０を用いて説明する。図１２は液晶モジュール１２０１の構成を示すブロック図であり、１２０２は駆動電圧生成部、１２０３はＹ選択信号生成部、１２０４はＸ選択信号生成部及び階調信号生成部である。また、液晶モジュール１２０１に入力する信号群は、表示データ、アドレス、イネーブル、システム電圧、ＧＮＤである。
【００２５】
まずはじめに、駆動電圧生成部１２０２の構成と動作について説明する。図１３は駆動電圧生成部１２０２の構成を示すブロック図であり、基準電圧生成部１３０１、動作周期制御部１３０２、交流信号生成部１３０３、スイープ信号生成部１３０４から構成される。基準電圧生成部１３０１は、選択オン電圧ＶＧ、ハイ電圧ＶＨ、センタＶＣ、ロー電圧ＶＬを生成するブロックであり、図８で示した電圧レベルの関係となるように、各基準電圧を生成する。これは、例えば図１４に示すように、まずシステム電圧を昇圧して選択オン電圧ＶＧを生成し、その他の電圧レベルを、選択オン電圧ＶＧとＧＮＤレベルを抵抗分割することで生成可能である。次に、動作周期生成部１３０２は、図１５に示すように、発振器１５０１、及び発振器の出力するクロック信号をカウントするカウンタ１５０２から構成される。ここで、発振器１５０２の出力するクロック信号の周期は、交流化周期Ｔの（１／９）であり、０〜１７を繰り返しカウントする１８進カウンタとする。交流信号生成部１３０３は、図１５に示すように、分圧回路１５０３、カウントデコーダ１５０４、および分圧回路の出力をカウントデコーダの出力で選択するスイッチ１５０５から構成される。分圧回路１５０３はハイ電圧ＶＨとロー電圧ＶＬを分圧し、交流信号ＳＡＣの電圧振幅である＋αと−αの電圧レベルを出力する。カウントデコーダ１５０４は、カウンタ１５０２の出力をデコードしてスイッチ１５０５の制御信号を出力する。具体的には、カウント値が０〜８の場合には“０”、９〜１７の場合には“１”を出力する。スイッチ１５０５は、制御信号が“０”の場合には−αの電圧、“１”の場合には＋αの電圧を選択し、交流信号ＳＡＣとして出力する。以上の動作により、交流信号ＳＡＣは、図６に示した周期Ｔ毎に電圧レベルが＋α、−αに遷移する信号波形となる。次に、スイープ信号生成部１３０４は、図１６に示すように、分圧回路１６０１、カウントデコーダ１６０２、スイッチ１６０３、加算器１６０４から構成される。分圧回路１６０１は、ハイ電圧ＶＨとＧＮＤを分圧し、スイープ信号ＳＢの基になるβ、２β、３βの電圧レベルを出力する。カウントデコーダ１６０２は、カウンタ１５０２の出力をデコードしてスイッチ１６０３の制御信号を出力する。具体的には、カウント値が０または９の場合には“０”、１〜３または１０〜１２の場合には“１”、４〜８または１３〜１７の場合には“２”を出力する。スイッチ１５０５は、制御信号が“０”の場合には２β、“１”の場合にはβ、“２”の場合にはＧＮＤの電圧を選択し、スイープ信号ＳＢとして出力する。以上の動作により、スイープ信号ＳＢは、図６に示したように、周期Ｔにおけるはじめの（Ｔ／９）時間は２β、次の（３Ｔ/９）時間はβ、最後の（５Ｔ／９）時間はＧＮＤレベルに遷移する信号波形となる。また、加算器１６０４は、スイープ信号ＳＢにβ、２β、３βの電圧レベルをそれぞれ加算し、ＳＢ＋β、ＳＢ＋２β、ＳＢ＋３βとして出力する。なお、これらの信号は、階調信号Ｄを生成するための信号として使用される。
【００２６】
次に、Ｙ選択信号生成部１２０３の構成と動作について説明する。Ｙ選択信号生成部１２０３は、図１７に示すように、Ｙアドレスデコーダ１７０１と、選択信号セレクタ１７０２から構成され、入力信号はＹアドレス、イネーブル、入力電圧は選択オン電圧ＶＧ、ＧＮＤである。Ｙアドレスデコーダ１７０１は、図１９に示すように、イネーブル信号が“ハイ”の時、Ｙアドレス信号で指定されたラインが“ハイ”となるＡＹ信号を出力する。そして、選択信号セレクタ１７０２は、ＡＹ信号が“ハイ”を出力するラインの電圧レベルを選択オン電圧ＶＧ、それ以外のラインの電圧レベルをＧＮＤに遷移させ、Ｙ選択信号として出力する。なお、図１９は先の図１１に示した、Ｙ選択信号Ｙ０〜Ｙ２の動作を実現するための、Ｙアドレスとイネーブルの入力を示しており、Ｙアドレスの００ｈ、０１ｈ、０２ｈは、それぞれＹ選択信号Ｙ０、Ｙ１、Ｙ２を選択するためのアドレスを意味する。
【００２７】
次に、Ｘ選択信号生成部及び階調信号生成部１２０４の構成と動作について説明する。Ｘ選択信号生成部及び階調信号生成部１２０４は、図１８に示すように、Ｘアドレスデコーダ１８０１、選択信号セレクタ１８０２、データ信号セレクタ１８０３から構成され、入力信号はＸアドレス、イネーブル、表示データ、およびスイープ電圧ＳＢ、ＳＢ＋β、ＳＢ＋２β、ＳＢ＋３βであり、入力電圧は選択オン電圧ＶＧ、ＧＮＤである。まず、Ｘアドレスデコーダ１８０１は、図２０に示すように、イネーブル信号が“ハイ”の時、Ｘアドレス信号で指定されたラインが“ハイ”となるＡＸ信号を出力する。そして選択信号セレクタ１８０２は、ＡＸ信号が“ハイ”を出力するラインの電圧レベルを選択オン電圧ＶＧ、それ以外のラインの電圧レベルをＧＮＤに遷移させ、Ｘ選択信号として出力する。一方、データ信号セレクタは１８０３は、ＡＸ信号が“ハイ”を出力するラインに対し、表示データの値に応じＳＢ、ＳＢ＋β、ＳＢ＋２β、ＳＢ＋３βの電圧レベルから１レベルを選択し、それ以外のラインはＧＮＤに遷移させ、階調信号Ｄとして出力する。なお、表示データと階調信号Ｄとの選択の関係は、図７に示した階調データと階調信号Ｄの関係と等しい。また、図２０は先の図１１に示した、Ｘ選択信号Ｘ０〜Ｘ２及び階調信号Ｄ０〜Ｄ２の動作を実現するための、アドレスとイネーブルの入力を示しており、Ｘアドレスの００ｈ、０１ｈ、０２ｈは、それぞれＸ選択信号Ｘ０、Ｘ１、Ｘ２を選択するためのアドレスを意味する。
【００２８】
以上の動作により、液晶モジュール１２０１は、アドレス、イネーブル信号、表示データを入力することにより、メモリ機能を具備した所望の画素に、所望の表示輝度を与えることが可能となる。
【００２９】
次に、前記したアドレス、イネーブル信号、表示データを生成し、液晶モジュール１２０１へ出力する、液晶コントローラの構成と動作について、図２１〜図２６を用いて説明する。図２１は液晶コントローラ２１０１の構成を示すブロック図であり、２１０２はシステムインタフェース、２１０３はコマンドデコーダ、２１０４は制御レジスタ、２１０５はリード制御部、２１０６はメモリ制御部、２１０７は表示メモリである。また、液晶コントローラ２１０１に入力する制御信号群は、液晶を表示装置に持つ装置全体のシステムバスから供給されるものとする。表示の書き換えは、全てＭＰＵによって制御されており、書換え命令が実行されると、システムバスから書換え部分の情報（アドレスとデータ）が液晶コントローラに転送される。システムバスから供給される制御信号群の転送のフォーマットは、いわゆる６８系ＭＰＵのバスインタフェースに準拠している。つまり、液晶コントローラ２１０１は、表示データの変化した情報をＭＰＵから受け取ることとなる。より具体的には、ＭＰＵは各画素毎に1フレーム前と現在のフレームとで階調が異なる場合、階調を表す表示データを液晶コントローラ２１０１に転送し、階調が変化しない画素については表示データを転送しない。本発明の液晶表示装置においては、各画素について階調が変化しない期間（リフレッシュ動作を除く）、書く画素毎に配置されたメモリ手段（容量１０２）が、階調信号に対応した電圧レベルを保持できるので、静止画や動きの少ない動画については、各フレーム毎に全ての画素に階調電圧を印加させる必要がなく低消費電力を実現できる。
【００３０】
図２２に示す６種類の制御信号ＣＳ、ＡＤＳ、ＭＲＳ、Ｅ、ＲＷ、ＤＡＴＡで構成され、各信号の意味は図２２に記載した通りである。これらの信号はシステムインタフェース２１０２を経由し、コマンドデコーダ２１０３へ入力される。
【００３１】
コマンドデコーダ２１０３は、入力される制御信号群の情報から、入力されるＤＡＴＡがレジスタデータ、表示データ、またはそれらのアドレスかを判別し、図２３に示すように、ライドアドレスであるＷＡＤＤ信号、ライトデータであるＷＤＡＴＡ信号、メモリ用のライトイネーブルであるＷＥ＿Ａ信号、レジスタ用のライトイネーブルであるＷＥ＿Ｂ信号を、それぞれＥ信号の“ハイ”に同期して出力する。なお、ＷＡＤＤ信号が表示データのアドレスである場合、１６ビット中の上位８ビットは前記Ｙアドレス、下位８ビットはＸアドレスを意味する。
【００３２】
制御レジスタ２１０４は、前記信号の中から、ＷＡＤＤ信号、ＷＤＡＴＡ信号、ＷＥ＿Ｂ信号を受け、ＷＡＤＤ信号で指定されたアドレスに、ＷＤＡＴＡ信号のデータを、ＷＥ＿Ｂ信号の“ハイ”に同期して格納する。なお、格納されたレジスタデータは、液晶コントローラ２１０１を制御するための信号群となるが、これらの動作説明については、ここでは省略する。
【００３３】
次に、リード制御部２１０５は、表示メモリ２１０７の読出しを制御するブロックであり、リードアドレスＲＡＤＤ信号と、リードイネーブルＲＥ信号を生成して出力する。具体的には、例えば図２４に示すように、表示読出し期間において、ＲＡＤＤ信号は００００ｈから順にインクリメントし、この間ＲＥ信号は“ハイ”に遷移する。そして、１画面分の表示データのアドレス全てが指定されると、インクリメントが停止し、ＲＥ信号が“ロー”に遷移する。この一連の動作を間欠的に繰り返す。なお、表示データの読出し期間であっても、ライトイネーブルであるＷＥ＿Ａ信号が“ハイ”の場合には、アドレスのインクリメントは停止し、ＲＥ信号も“ロー”に遷移する。また、１６ビットのＲＡＤＤ信号の内、上位８ビットはＹアドレス、下位８ビットはＸアドレスを意味する。
【００３４】
次にメモリ制御部２１０６は、表示メモリ２１０７の書込み、読出しを制御する部分であり、図２５に示すように、ＷＥ＿Ａ信号が“ハイ”の時にはライト用、ＷＥ＿Ａ信号が“ロー”の時にはリード用の、アドレス、データ、イネーブル信号を選択し、それぞれＭＡＤＤ信号、ＭＤＡＴＡ信号、ＭＲＥ信号、ＭＷＥ信号として、表示メモリ２１０７へ出力する。またこれとは別に、前記したアドレス、表示データ、イネーブルは、液晶モジュール１２０１へ、表示データ、アドレス、イネーブルとして出力される。ここで、表示データはＭＰＵの命令でシステムバスから転送される、複数ビットの階調情報を持つデータであり、液晶モジュール１２０１において、この階調情報に応じた電圧レベルとしてＤｎ線に印加されるものとなる。なお、イネーブルと表示データの出力タイミングを模式的に示すと、図２６のようになり、ある周期で１画面分の表示データが間欠的に出力され、書換える必要が発生した部分の表示データは、この周期とは関係に随時出力される。なお、ある周期で１画面分の表示データを間欠的に出力する理由は、画素１０１内の容量１０２に蓄積された電荷のリークを考慮し、電荷をリチャージするためである。この周期の求め方の指針としては、まず、リークによるメモリ信号ＳＭの電圧降下量が（β／２）以上になると、隣接の階調であると誤認され、これに応じたパルス信号ＳＰが生成されてしまう。したがって、メモリ信号ＳＭの電圧降下量が（β／２）になる前に表示データを転送し、リチャージを行う必要がある。具体的な数値で考えると、例えば（β／２）が１Ｖ、容量１０２が１ｐＦ、リーク電流が０．１ｐＡの場合、（β／２）電圧の放電時間は１０秒となるため、この周期で表示データを転送すればよい。これは、従来技術の転送周期である（１／６０）秒と比較して６００倍も長い。
【００３５】
以上述べた、液晶コントローラ２１０１の構成と動作により、システムバスから供給される制御信号群から、先に示した液晶モジュール１２０１の入力信号を生成することが実現可能である。
【００３６】
以上、本発明第１の実施の形態に係る液晶モジュール１２０１は、例えば静止画を表示する場合、画素部に設けたメモリ手段がデータを保持する時間、Ｙ選択信号、Ｘ選択信号、及び階調信号Ｄを変化させる必要がなく、また、交流化は、表示データの入力等とは非同期に実現できる。一方、本発明第１の実施の形態に係る液晶コントローラ２１０１は、例えば静止画を表示する場合、画素部に設けたメモリ手段がデータを保持する時間、表示データを出力する必要がない。したがって、従来の技術に比べて消費電力を低く抑えられる効果がある。
【００３７】
また、本発明第１の実施の形態に係る液晶モジュール１２０１は、メモリ機能を画素部に具備すると共に、表示データの含む階調情報量が増加しても、表示データを伝達するための配線を１画素あたり１本に抑えることが可能であり、回路の複雑化を回避できる。したがって、低価格な液晶表示装置を提供することができる。
【００３８】
なお、本発明第１の実施の形態に係る液晶モジュール１２０１と液晶コントローラ２１０１を用いたシステムの一例として、携帯電話のブロック構成を図２７に示す。図２７に示すように、全て周辺装置はシステムバスに接続され、これらは全てＭＰＵで制御される。
【００３９】
次に、本発明第２の実施の形態を図２８〜３１を用いて説明する。まず、本発明第１の実施の形態では、交流化周期Ｔの中で、階調データに応じた時間、振幅αの電圧を液晶に印加するが、この電圧印加時間は、例えば［階調データ／（階調数−１）］の２乗から求めることができる。この式を基に、階調数８及び１６における、各階調データの電圧印加時間を求めると、図２８に示すようになる。このように、本発明第１の実施の形態では、交流化周期Ｔを（階調数−１）の２乗で分割することから、階調データの値が小さい部分（例えば階調データ１）における電圧印加時間は、階調数の増加に伴い急激に短くなる。
【００４０】
これに対し、本発明第２の実施の形態は、交流化周期Ｔを（階調数−１）で均等に分割し、階調データに応じた時間、液晶に電圧を印加する方法について述べる。
【００４１】
まず、交流化周期Ｔを（階調数−１）で均等に分割した場合、振幅をα固定にすると各階調毎の液晶印加電圧の実効値が指数的に変化する。このため、階調データと液晶印加電圧実効値（表示輝度）のリニアリティが損なわれ、所望の表示輝度が得られない。そこで、振幅をαに固定するのではなく、分割された時間毎に振幅を変化させることを考えた。例えば、図２９に示すような、分割時間毎に振幅が √（２／３）×α ずつ増加する電圧波形と、パルス幅制御を組合せることで、先の図３に示した交流パルス波形と、各階調毎の液晶印加電圧実効値を等価にすることができる。一般的には、交流周期をＴを（階調数−１）で分割する場合、パルス信号の振幅を、分割期間毎に √［２／（階調数−１）］×α ずつ増加させることで、階調データと表示輝度のリニアリティを得ることができる。
【００４２】
なお、この動作を実現するためには、例えば図３０に示すように、スイープ信号ＳＢを、（Ｔ／３）毎に２βからＧＮＤレベルに遷移する階段波形とし、階調信号Ｄｎはこのスイープ信号ＳＢを基に生成される波形とすれば良い。また、交流信号ＳＡＣは、分割期間毎に、図３０に示した電圧レベルに遷移する波形とすれば良い。これは液晶モジュール内に具備された駆動電圧生成部の回路を変更することで容易に実現可能である。
【００４３】
以上述べた、本発明第２の実施の形態によれば、交流化周期Ｔを（階調数−１）で均等に分割する方法において、本発明第１の実施の形態と等しい階調データ−表示輝度特性を得ることができる。したがって、本発明第１の実施の形態と比べ、階調データの値が小さい部分（例えば階調データ１）における液晶への電圧印加時間を長くすることが可能である。
【００４４】
さらに、図３１に示すように、交流化周期Ｔ毎にスイープ信号ＳＢの位相を反転させると、スイープ信号ＳＢの周波数を低減することができる。これにより、消費電力をより低減させることが可能である。
【００４５】
次に本発明第３の実施の形態を、図３２〜３７を用いて説明する。本発明第３の実施の形態は、画素内部のトランジスタ数を削減可能な、マトリクス型液晶表示装置について述べたものである。
【００４６】
図３２は、本発明第３の実施の形態に係るマトリクス型液晶表示装置における、ｍ行ｎ列番目の画素の構成を示す図である。画素３２０１は、本発明第１及び第２の実施の形態に係る画素１０１と比較し、Ｘ選択信号によって制御されるＮ型のＭＯＳトランジスタが削除された構造となっており、残りの回路素子、および入力信号波形は、画素１０１と同じであり、同じ動作を行う。また図３３は、画素３２０１をマトリクス状に配置した画素群３３０１に対する、入力信号群との接続を示したものであるが、これも、本発明第１及び第２の実施の形態に係る画素群９０１の構成と比較し、Ｘ選択信号が削除された点以外は同じである。
【００４７】
このように、本発明第３の実施の形態は、Ｘ選択信号を用いることなく、個々の画素に対して所望の表示輝度を与えることを目的とする。ここで、Ｘ選択信号がない場合、Ｙ選択信号が選択オン電圧に遷移したライン上の全て画素は、階調電圧Ｄが書き込まれる状態になる。そこで、Ｙ選択信号が選択オン電圧に遷移したライン上の画素に対しては、階調情報が変化する／しないによらず、一斉に階調電圧Ｄを印加する動作を行うことにした。
【００４８】
この動作の一例として、先の図１０で示した、４つの画素に順番に表示輝度を与える場合を説明する。なお、図１０において、変化なしと記載された画素は、全て階調０に対応した表示輝度が予め与えられているものとする。
【００４９】
図３４はＹ選択信号Ｙ０〜Ｙ２と階調信号Ｄ０〜Ｄ２のタイミングチャートである。図３４において、まず画素Ａを選択するため、Ｙ選択信号Ｙ０が選択オン電圧ＶＧに遷移する。この時Ｙ０が印加されるライン上には下記の画素がある。
【００５０】
画素Ａ （Ｙ０とＤ０の交点：階調３）
画素Ｃ （Ｙ０とＤ１の交点：階調０）
変化無しの画素（Ｙ０とＤ２の交点：階調０）
したがって、このタイミングで階調信号Ｄ０は点線で示したスイープ信号ＳＢに対して３β高い電圧レベル、Ｄ１及びＤ２はスイープ信号ＳＢと同じ電圧レベルに遷移する。次に、画素Ｂを選択するため、Ｙ２が選択オン電圧ＶＧに遷移し、同様にこのタイミングで、Ｄ２はスイープ信号ＳＢに対してβ高い電圧レベル、Ｄ０及びＤ１はスイープ信号ＳＢと同じ電圧レベルに遷移する。同様に、画素Ｃを選択するため、Ｙ０が選択オン電圧ＶＧに遷移し、このタイミングでＤ０はスイープ信号ＳＢに対して３β高い電圧レベル、Ｄ１及びＤ２はスイープ信号ＳＢと同じ電圧レベルに遷移する。最後に、画素Ｄを選択するため、Ｙ１が選択オン電圧ＶＧに遷移し、このタイミングでＤ１はスイープ信号ＳＢに対して２β高い電圧レベル、Ｄ０及びＤ２はスイープ信号ＳＢと同じ電圧レベルに遷移する。
【００５１】
以上の動作により、画素Ａ〜画素Ｄには、それぞれ所望の階調情報に対応した信号レベルが個々に書き込まれ、これを先に説明した階調情報に対応した時間幅の交流パルス信号ＳＡＣＰに変換する。したがって、画素群３３０１における所望の画素に対し、所望の表示輝度を与えることが可能である。
【００５２】
次に、前記した入力信号群を生成する駆動手段を含む、液晶モジュールの構成と動作について、図３５〜図３７を用いて説明する。図３５は液晶モジュール３５０１の構成を示すブロック図であり、階調信号生成部３５０２以外は、本発明第１及び第２の実施の形態に係る液晶モジュール１２０１の構成と同じであり、同じ動作を行う。また、液晶モジュール３５０１に入力する信号群は、表示データ、リセット、クロック、イネーブル、Ｙアドレス、システム電圧、ＧＮＤである。以下、階調信号生成部３５０２の構成と動作について説明する。
【００５３】
階調信号生成部３５０２は、例えば図３６に示すように、データラッチ３６０１、データ信号セレクタ３６０２から構成され、入力信号は表示データ、リセット、クロック、イネーブル、及びスイープ電圧ＳＢ、ＳＢ＋β、ＳＢ＋２β、ＳＢ＋３βである。まず、データラッチ３６０１は、図３７に示すように、リセットの“ハイ”に同期して初期化され、その後、クロックの立上りに同期して表示データを順次取り込み、これをＡＤ０〜ＡＤｎとして出力する。そしてデータ信号セレクタ３６０２は、イネーブルが“ハイ”の期間、表示データＡＤの値に応じＳＢ、ＳＢ＋β、ＳＢ＋２β、ＳＢ＋３βの電圧レベルから１レベルを選択し、また“ロー”の期間はＧＮＤを、階調信号Ｄとして出力する。なお、表示データと階調信号Ｄとの選択の関係は、図７に示した階調データと階調信号Ｄの関係と等しい。このように、階調信号生成部３５０２は、Ｙアドレスで選択されたライン上の全画素分の表示データを一旦取り込み、その後イネーブルに同期し、表示データを階調信号Ｄに変換して出力する動作を行う。
【００５４】
なお、前記した表示データ、リセット、クロック、イネーブル、及びＹアドレスを生成し、液晶モジュール３５０１へ出力するための液晶コントローラは、先の図２１で示した本発明第１及び第２の実施の形態に係る液晶コントローラ２１０１の構成と動作を基に、若干の修正を加えることで実現可能である。この詳細については説明を省略するが、要はシステムバスから入力される表示データを表示メモリに書き込んだ後、この表示データを含むライン上の表示データを順次読み出し、同期クロックと共に出力すればよい。また、リセットとイネーブルについては、図３７で示したように、１ライン分の表示データを出力する前と後に、それぞれ“ハイ”を出力すればよい。
【００５５】
以上、本発明第３の実施の形態に係る液晶表示装置は、本発明第１及び第２の実施の形態と同様、従来の技術に比べて消費電力を低く抑えらる効果があるのに加え、画素内部のトランジスタ数が削減できることから、より低価格な液晶表示装置を提供することができる。なお、本発明第３の実施の形態の液晶表示装置に、本発明第２の実施の形態に係る信号波形を印加することは勿論可能であり、これにより、前記した効果と同じ効果を得ることができる。
【００５６】
なお、本発明の実施の形態においては、４階調表示を例に説明したが、これに限定される訳ではない。例えばより多くの階調を表示するには、交流化周期Ｔの分割数を多くし、これに応じてスイープ信号ＳＢのステップを細かくすることで、実現可能である。また、本発明の実施の形態においては、スイープ信号の波形を階段波形として説明したが、これに限定される訳ではない。
【００５７】
また、本発明の画素群は、ポリシリコンＴＦＴ素子を用いて形成することが望ましく、これにより、高性能かつ低コストで製造することが可能である。さらに、周辺の信号生成部、駆動電圧生成部までを含む液晶モジュールを、ポリシリコンＴＦＴ素子で一体形成しても良い。これにより、さらに製造コストを下げることが可能である。
【００５８】
【発明の効果】
本発明によれば、例えば静止画を表示する場合、画素部に設けたメモリ手段がデータを保持する時間、Ｙ選択信号、Ｘ選択信号、及び階調信号Ｄを変化させる必要がなく、また、交流化は、表示データの入力等とは非同期に実現できる。一方、液晶コントローラは、画素部に設けたメモリ手段がデータを保持する時間、表示データを出力する必要がない。したがって、従来の技術に比べて消費電力を低く抑えられる効果がある。
【００５９】
また、表示データの含む階調情報量が増加しても、表示データを伝達するための配線を１画素あたり１本に抑えることが可能であり、回路の複雑化を回避でき、低価格な液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明第１の実施の形態に係わる、画素１０１の構造を示す図である。
【図２】従来の液晶表示装置における、液晶印加電圧波形を示すタイミングチャートである。
【図３】本発明第１の実施の形態に係わる、液晶印加電圧波形を示すタイミングチャートである。
【図４】本発明第１の実施の形態に係わる、画素の構造を示す図である。
【図５】本発明第１の実施の形態に係わる、画素の構造を示す図である。
【図６】本発明第１の実施の形態に係わる、画素１０１の動作を示すタイミングチャートである。
【図７】本発明第１の実施の形態に係わる、表示データと階調信号との関係を示す図である。
【図８】本発明第１の実施の形態に係わる、画素１０１の入力信号の電位関係を示す図である。
【図９】本発明第１の実施の形態に係わる、画素群９０１の構造を示す図である。
【図１０】本発明第１の実施の形態に係わる、画素群９０１の表示情報を示す図である。
【図１１】本発明第１の実施の形態に係わる、画素群９０１の入力信号のタイミングチャートである。
【図１２】本発明第１の実施の形態に係わる、液晶モジュール１２０１の構成を示す図である。
【図１３】本発明第１の実施の形態に係わる、駆動電圧生成部１２０２の構成を示す図である。
【図１４】本発明第１の実施の形態に係わる、基準電圧生成部１３０１の構成を示す図である。
【図１５】本発明第１の実施の形態に係わる、動作周期制御部１３０２及び交流信号生成部１３０３の構成を示す図である。
【図１６】本発明第１の実施の形態に係わる、スイープ信号生成部１３０４の構成を示す図である。
【図１７】本発明第１の実施の形態に係わる、Ｙ選択信号生成部１２０３の構成を示す図である。
【図１８】本発明第１の実施の形態に係わる、Ｘ選択信号生成部及び階調信号生成部１２０４の構成を示す図である。
【図１９】本発明第１の実施の形態に係わる、Ｙ選択信号生成部１２０３の動作を示すタイミングチャートである。
【図２０】本発明第１の実施の形態に係わる、Ｘ選択信号生成部及び階調信号生成部１２０４の動作を示すタイミングチャートである。
【図２１】本発明第１の実施の形態に係わる、液晶コントローラ２１０１の構成を示す図である。
【図２２】本発明第１の実施の形態に係わる、制御信号群の構成を示す図である。
【図２３】本発明第１の実施の形態に係わる、コマンドデコーダ２１０３の動作を示すタイミングチャートである。
【図２４】本発明第１の実施の形態に係わる、リード制御部２１０５の動作を示すタイミングチャートである。
【図２５】本発明第１の実施の形態に係わる、メモリ制御部２１０６の動作を示す図である。
【図２６】本発明第１の実施の形態に係わる、液晶コントローラ２１０１の出力信号のタイミングチャートである。
【図２７】本発明第１の実施の形態に係わる、携帯電話のシステム構成を示す図である。
【図２８】本発明第１の実施の形態に係わる、階調データと電圧印加時間の関係を示す図である。
【図２９】本発明第２の実施の形態に係わる、液晶印加電圧波形を示すタイミングチャートである。
【図３０】本発明第２の実施の形態に係わる、画素１０１の動作を示すタイミングチャートである。
【図３１】本発明第２の実施の形態に係わる、画素１０１の動作を示すタイミングチャートである。
【図３２】本発明第３の実施の形態に係わる、画素３２０１の構造を示す図である。
【図３３】本発明第３の実施の形態に係わる、画素群３３０１の構造を示す図である。
【図３４】本発明第３の実施の形態に係わる、画素群３３０１の入力信号のタイミングチャートである。
【図３５】本発明第３の実施の形態に係わる、液晶モジュール３５０１の構成を示す図である。
【図３６】本発明第３の実施の形態に係わる、階調信号生成部３５０２の構成を示す図である。
【図３７】本発明第３の実施の形態に係わる、階調信号生成部３５０２の動作を示すタイミングチャートである。
【符号の説明】
１０１…画素、１０２…容量、１０３〜１０７…Ｎ型ＭＯＳトランジスタ、１０８…Ｐ型ＭＯＳトランジスタ、１０９…画素電極、１１０…対向電極、９０１…画素群、１２０１…液晶モジュール、１２０２…駆動電圧生成部、１２０３…Ｙ選択信号生成部、１２０４…Ｘ選択信号生成部及び階調信号生成部、１３０１…基準電圧生成部、１３０２…動作周期制御部、１３０３…個閏信号生成部、１３０４…スイープ信号生成部、１５０１…発振器、１５０２…カウンタ、１５０３…分圧回路、１５０４…カウントデコーダ、１５０５…スイッチ、１６０１…分圧回路、１６０２…カウントデコーダ、１６０３…スイッチ、１６０４…加算器、１７０１…Ｙアドレスデコーダ、１７０２…選択信号セレクタ、１８０１…Ｘアドレスデコーダ、１８０２…選択信号セレクタ、１８０３…データ信号セレクタ、２１０１…液晶コントローラ、２１０２…システムインタフェース、２１０３…コマンドデコーダ、２１０４…制御レジスタ、２１０５…リード制御部、２１０６…メモリ制御部、２１０７…表示メモリ、３２０１…画素、３３０１…画素群、３５０１…液晶モジュール、３５０２…階調信号生成部、３６０１…データラッチ、３６０２…データ信号セレクタ

Claims (7)

1. マトリックス状に配置された複数の画素を備えた液晶パネルを備える液晶表示装置であって、
   前記マトリックス状に配置された画素の内、列を選択するＸ選択信号を出力するＸ選択信号生成部と、
   前記マトリックス状に配置された画素の内、行を選択するＹ選択信号を出力するＹ選択信号生成部とを有し、
   前記Ｘ選択信号生成部は、表示データが表す階調情報に応じた階調電圧を出力し、
   前記液晶パネルの各画素は、
   前記Ｘ選択信号およびＹ選択信号によって選択されると、前記Ｘ選択信号生成部からの前記階調電圧の保持を開始するメモリ回路と、
   前記メモリ回路が保持した階調電圧を、前記表示データの階調情報に応じた幅を有するパルス幅信号に変換するパルス幅変換回路と、
   前記パルス幅信号に応じて、前記パルス幅信号のハイ電圧とロー電圧との間のセンタ電圧と、第１の液晶印加電圧と第２の液晶印加電圧とが交流周期で変化する交流信号とのどちらかを選択する第１のスイッチ回路と、
   前記第１のスイッチ回路で選択された前記センタ電圧または前記交流信号を液晶に与える画素電極と、
   前記画素電極に対向し、全画素に共通で、前記センタ電圧が印加された対向電極とを有し、
   前記パルス幅変換回路は、
   前記メモリ回路が保持した階調電圧に、階段状に電位が変化するスイープ信号であって前記交流周期に同期して電位の変化を繰り返すスイープ信号を加算する加算回路と、
   前記加算回路の出力電圧のレベルがある設定値を超えるかどうかで前記ハイ電圧または前記ロー電圧を出力する第２のスイッチ回路とを有することを特徴とする液晶表示装置。
2. 請求項１の液晶表示装置において、
   前記画素電極に前記交流信号を出力する時間は、該交流信号の交流周期Ｔを表示データの持つ階調数の二乗で分割した時間ｔａに対し、ｔａと階調情報を階調情報の二乗を乗算した時間であり、前記交流信号の振幅は一定であることを特徴とする液晶表示装置。
3. 請求項１の液晶表示装置において、
   前記Ｘ選択信号生成部は、前記メモリ回路に保持された階調電圧をリフレッシュするリフレッシュ回路と、階調情報に応じて前記メモリ回路に保持された階調電圧の書き換えを行う書き換え回路を備え、
   前記Ｘ選択信号生成部は、予め定められた周期の予め定められた期間前記リフレッシュによるリフレッシュ動作を行い、その他の期間では、前記書き換え回路による前記階調電圧の書き換えを行うことを特徴とする液晶表示装置。
4. 請求項１の液晶表示装置において、
   前記スイープ信号の階段状の段差がβである場合に、第Ｎの階調電圧は第（Ｎ−１）の階調電圧よりもβ高いことを特徴とする液晶表示装置。
5. 少なくとも一方が透明の一対の基板と、その一対の基板に狭持された液晶層を有し、複数の画素をマトリックス状に配置する液晶パネルを有する液晶表示装置において、
   前記マトリックス状に配置された画素の内、列を選択するＸ選択信号を出力するＸ選択信号生成部と、
   前記マトリックス状に配置された画素の内、行を選択するＹ選択信号を出力するＹ選択信号生成部とを有し、
   前記Ｘ選択信号生成部は、表示データが表す階調情報に応じた階調電圧を出力し、
   前記液晶パネルの前記一対の基板の一方には、前記複数の画素から特定画素を特定するよう前記Ｙ選択信号生成部からのＹ選択信号により行を選択するための複数のＹ選択信号線と前記Ｘ選択信号生成部からのＸ選択信号により列を選択するための複数のＸ選択信号線と、前記Ｘ選択信号生成部からの階調電圧を与えるための複数の階調信号線とを配置し、
   各画素には、対応する前記Ｙ選択信号線、前記Ｘ選択信号線、及び前記階調信号線が接続され、
   前記各画素は、前記Ｙ選択信号線と前記Ｘ選択信号線から与えられる信号が、共に選択状態を示すタイミングで、前記階調信号線から与えられる階調電圧の保持を開始するメモリ手段と、該メモリ手段が保持した電圧レベルを時間変調して前記表示データの階調情報に応じた幅を有する２値のパルス幅信号を生成するパルス幅変換手段と、該２値のパルス幅信号のハイ電圧とロー電圧に従い、第１の液晶印加電圧と第２の液晶印加電圧とが交流周期で変化する交流信号と該交流信号のセンタ電圧を切換える第１のスイッチ手段と、該第１のスイッチ手段と接続された画素電極から構成され、
   該一対の基板の他方には、全画素共通の対向電極が具備され、該対向電極には該センタ電圧が印加され、
   前記パルス幅変換手段は、前記メモリ回路が保持した階調電圧に、階段状に電位が変化するスイープ信号であって前記交流周期に同期して電位の変化を繰り返すスイープ信号を加算する加算手段と、前記加算回路の出力電圧のレベルがある設定値を超えるかどうかで前記ハイ電圧または前記ロー電圧を出力する第２のスイッチ手段を有することを特徴とする液晶表示装置。
6. 請求項５の液晶表示装置において、
   前記Ｘ選択信号生成部は、前記表示データと、前記表示データを表示すべき位置を示すアドレス情報を入力し、前記表示データとアドレス情報を基に、前記階調電圧を生成することを特徴とする液晶表示装置。
7. マトリックス状に配置された複数の画素を備えた液晶パネルを備える液晶表示装置であって、
   前記マトリックス状に配置された画素の内、列を選択するＸ選択信号を出力するＸ選択信号生成部と、
   前記マトリックス状に配置された画素の内、行を選択するＹ選択信号を出力するＹ選択信号生成部とを有し、
   前記液晶パネルの各画素は、
   前記Ｘ選択信号および前記Ｙ選択信号によって選択されると、表示データが表す階調情報に応じた階調電圧の保持を開始するメモリ回路と、
   前記メモリ回路が保持した階調電圧を、パルス幅信号に変換するパルス幅変換回路と、
   前記パルス幅信号に応じて、前記パルス幅信号のハイ電圧とロー電圧との間のセンタ電圧と、第１の液晶印加電圧と第２の液晶印加電圧とが交流周期で変化する交流信号とのどちらかを選択するスイッチ回路と、
   前記第１のスイッチ回路で選択された前記センタ電圧または前記交流信号を液晶に与える画素電極とを有し、
   前記画素電極に前記交流信号を出力する時間は、該交流信号の交流周期Ｔを表示データの持つ階調数で分割した時間ｔｂに対し、ｔｂと階調情報を乗算した時間であり、前記交流信号の振幅は、２を前記階調数で除算した値の平方根に、基準振幅αを乗算した値ずつ前記分割時間ｔｂ毎に増加することを特徴とする液晶表示装置。

Images