JP2895889B2

JP2895889B2 - 表示装置

Info

Publication number: JP2895889B2
Application number: JP1334085A
Authority: JP
Inventors: 秀次川森
Original assignee: Consejo Superior de Investigaciones Cientificas CSIC
Current assignee: Consejo Superior de Investigaciones Cientificas CSIC
Priority date: 1989-12-22
Filing date: 1989-12-22
Publication date: 1999-05-24
Anticipated expiration: 2014-05-24
Also published as: JPH03192389A

Description

【発明の詳細な説明】産業上の利用分野本発明は、液晶表示装置や薄膜EL表示装置などの表示
装置に関する。

従来の技術第７図は、近年のパーソナルコンピュータやワードプ
ロセッサに組込まれている表示システムの一般的な構成
を示すブロック図である。中央処理装置（Central Proc
cessing Unit;以下、CPUと略称する。）１はシステム全
体を制御するための装置であり、ディスプレイコントロ
ーラ２はCPU1から出力される表示指令を受けて表示デー
タG_n（またはD_n）を生成し出力する回路である。プログ
ラム用メモリ３はCPU1によるシステム制御のプログラム
を記憶するメモリであり、表示用メモリ４は表示すべき
画像データを一時的にストアしておくためのメモリであ
る。

表示装置５は、複数の画素がマトリクス状に配列され
た表示パネルを含み、ディスプレイコントローラ２から
出力される表示データを受けて、その表示データに応じ
た画像を表示パネルに表示する機能を持つ。この表示装
置５としては、階調表示機能を持たない液晶表示装置あ
るいは階調表示機能を持つ液晶表示装置などが用いら
れ、表示システムのうちでCPU1、ディスプレイコントロ
ーラ２、プログラム用メモリ３、表示メモリ４などとは
メーカを異にするのが通例である。

上記ディスプレイコントローラ２は、表示制御回路
６、階調演算回路７、表示データ間引き回路８、シリア
ル・パラレル変換回路９、２対１セレクタ10、タイミン
グ信号発生回路11、表示モード選択レジスタ12などの回
路によって構成されている。

上記表示システムによる画像表示動作は、以下のよう
にして行われる。

CPU1によって表示メモリ４への画像データの書込み
と、ディスプレイパネル２への表示指令とが行われる。
この表示指令を受けて、ディスプレイコントローラ２で
は表示用メモリ４からの画像データの読出しと、読出し
た画像データに基づく表示データG_n（またはD_n）の生成
が行われ、生成した表示データはドットクロックDCK
（またはシフトクロックSCK）とともに表示装置５に送
られる。

この場合の表示データG_nおよびドットクロックDCK
は、階調表示機能あるいはカラー表示機能を有する表示
装置５に対し出力される信号であり、表示装置５の表示
機能が16（＝2⁴）階調あるいは16色の場合には表示デー
タG_nは１画素分として４ビットのデータで構成され、ド
ットクロックDCKとともに出力される。

また、表示データG_nおよびシフトクロックSCKは階調
表示機能およびカラー表示機能を持たない表示装置５に
対し出力される信号であり、表示データD_nは４画素分と
して４ビットのパラレルデータで構成され、先のドット
クロックDCKに比べて周波数が1/4に低く設定されたシフ
トクロックSCKとともに順次出力される。

上述した表示データG_nとドットクロックDCK、あるい
は表示データG_nとシフトクロックSCKのいずれがディス
プレイコントローラ２から出力されるかは、予めCPU1に
よってディスプレイコントローラ２内の表示モード選択
レジスタ12に書込まれたデータに基づき２対１セレクタ
10によって選択される。

階調表示機能を持たない表示装置５を用いて階調表示
を行う場合、周知のフレーム間引き方式が用いられる。
この場合、階調付き表示データG_nはディスプレイコント
ローラ２内の表示データ間引き回路８によって複数フレ
ームを単位として時分割され、その単位区間内９の各フ
レームごとに表示データG_nが示す階調レベルに応じて選
択的に間引かれたシリアルデータSDにされ、そのシリア
ルデータSDはシリアルパラレル変換回路９によって４画
素分のパラレルデータD_nに変換され、表示装置５に与え
られる。

上述したフレーム間引き方式は、画素の点滅周期（画
素がオン駆動してから次にオン駆動するまでの周期）を
変えることによって階調表示を行う方式であるため、中
間階調の表示を大面積で行うような場合にはフリッカが
生じやすくなる。そこで、このフリッカを緩和するため
に、通常、ディスプレイコントローラ２内に組込まれた
表示データ間引き回路８は、隣合う画素が同一の階調レ
ベルを表示する場合に互いの画素の点滅位相を異なった
タイミングにするような構成とされている。

このことを16階調表示を行う場合について具体的に説
明する。

16階調表示を行う場合、通常16フレームを周期とする
期間が１表示単位として設定され、階調付き表示データ
G_n（G_n＝０〜15）に応じたフレーム回数だけ画素のオン
駆動が行われる。すなわち、階調付き表示データG_nが16
/16階調（白色表示）の場合には、16フレームの周期の
全期間にわたってシリアルデータSDはオン駆動（発光）
を指定し、階調付き表示データG_nが15/16階調（白色よ
りも１レベル黒色に近い表示）の場合には、16フレーム
の周期のうち15/16周期（15フレーム分）の期間だけシ
リアルデータSDはオン駆動を指定し、残りの1/16周期
（１フレーム分）はデータを間引いてオフ駆動の指定と
する。

したがって、階調付き表示データG_nが15/16階調の場
合のような中間階調の表示では、画素の点滅周波数がフ
レーム周波数よりも低くなって、大面積の表示領域でこ
のような点滅が同期した場合にフリッカが生じることに
なる。

そこで、上述したように隣合う画素間で点滅位相を変
える手段が講じられる。その手段として、通常、16階調
表示の場合には表示画面のすべての画素を列側４ドット
×行側４ドットの16ドットで構成される小ブロックにグ
ループ化し、それぞれのブロック内ごとに画素相互間の
データ間引きタイミングを１フレームずつ異ならせた16
種類の位相でオン・オフ駆動が行われる。

第８図は、第７図における表示装置５として用いられ
る階調表示機能を持たない液晶表示装置13の一例の概略
的な構成を示すブロック図である。液晶表示パネル14
は、画素をマトリクス状に配列（640×400ドット）した
液晶セルから成る表示パネルである。シフトレジスタ15
は１行（640ドット）分の表示データを読込むためのレ
ジスタであり、ラッチ回路16はシフトレジスタ15が読込
んだ１行分の表示データを１走査期間の間保持するため
の回路であり、電極駆動回路17は液晶表示パネル14にそ
の画素の各列に対応付けて配列されているデータ電極に
対し表示データに応じた電圧を印加するための駆動回路
である。また、もう一方のシフトレジスタ18は液晶表示
パネル14の各行を順次指定するためのレジスタであり、
電極駆動回路19は液晶表示パネル14にその画素の各行に
対応付けて配列されている走査電極のうちシフトレジス
タ18が指定する行の走査電極に所定の電圧を印加するた
めの駆動回路である。交流化信号発生回路20は、電極駆
動回路17,19から液晶表示パネル14のデータ電極および
走査電極に印加される電圧の極性をフレームごとに反転
させるフレーム反転信号FRを出力し、液晶表示パネル14
の交流駆動をはかるための回路である。

上記液晶表示装置13の動作は、以下のようにして行わ
れる。

第７図のディスプレイコントローラ２から液晶表示装
置13に入力された表示データD_nは、これと平行して入力
されるシフトクロックSCKに同期して４画素分（４ドッ
ト）ずつシフトレジスタ15に順次読込まれ、１行分（64
0ドット）の表示データD_nが読込まれた時点でディスプ
レイコントローラ２からラッチパルスLPおよびフレーム
パルスFPが各々出力される。ラッチパルスLPおよびフレ
ームパルスFPが出力されると、シフトレジスタ15に読込
まれた表示データD_nがラッチ回路16に保持される一方、
シフトレジスタ18の第１番目の記憶セル内にオン信号が
読込まれ、これにより液晶表示パネル14の第１行の表示
が行われる。

次に、ディスプレイコントローラ２からは液晶表示パ
ネル14の第２行の各画素を表示させるための表示データ
D_nがシフトクロックSCKとともに出力され、シフトレジ
スタ15に１行分（640ドット）の表示データD_nが読込ま
れた時点でラッチパルスLPが出力される。これにより、
シフトレジスタ15内に読込まれた新たな１行分（640ド
ット）の表示データD_nがラッチ回路16に保持されるとと
もに、シフトレジスタ18の第２番目の記憶セル内に第１
番目の記憶セル内にあったオン信号がシフトし、液晶表
示パネル14の第２行の表示が行われる。

以下、上述した動作が400行分行われることによっ
て、液晶表示パネル14の１画面分（640×400ドット）つ
まり１フレーム分の走査が終了する。液晶表示パネル14
の表示はこのような走査を継続的に繰返すことにより行
われ、通常、１フレームは約70Hzに設定される。

第９図は、第７図における表示装置５として用いられ
る階調表示機能（パルス幅変調方式）を持つ液晶表示装
置21の一例の概略的な構成を示すブロック図である。液
晶表示パネル28は、画素をマトリクス状に配列（640×4
00ドット）した液晶セルから成る表示パネルである。シ
フトレジスタ22は１行（640ドット×４ドット）分の階
調付き表示データを読込むためのレジスタであり、ラツ
チ回路23はシフトレジスタ22が読込んだ１行分の階調付
き表示データを１走査期間の間保持するための回路であ
り、階調制御回路24は階調付き表示データに応じたパル
ス幅を設定するための回路であり、電極駆動回路25は液
晶表示パネル28の各列のデータ電極に対し階調付き表示
データに応じたパルス幅の電圧を印加するための駆動回
路である。また、もう一方のシフトレジスタ26は液晶表
示パネル28の各行を順次指定するためのレジスタであ
り、電極駆動回路27は液晶表示パネル28の各行の走査電
極のうちシフトレジスタ18が指定する行の走査電極に所
定の電圧を印加するための駆動回路である。交流化信号
発生回路29は、電極駆動回路25,27から液晶表示パネル2
8のデータ電極および走査電極に印加される電圧の極性
をフレームごとに反転させるフレーム反転信号FRを出力
し、液晶表示パネル28の交流駆動を図るための回路であ
る。

上記液晶表示装置21の動作は、以下のようにして行わ
れる。

第７図のディスプレイコントローラ２から液晶表示装
置21に対して出力される階調付き表示データG_nは、これ
と平行して出力されるドットクロックDCKに同期して１
画素分（４ビット）ずつシフトレジスタ22内に順次読込
まれ、１行分（640×４ビット）の階調付き表示データG
_nが読込まれた時点で、ディスプレイコントローラ２か
らラッチパルスLPおよびフレームパルスFPが各々出力さ
れる。ラッチパルスLPおよびフレームパルスFPが出力さ
れると、シフトレジスタ22内に読込まれた１行分の階調
付き表示データG_nがラツチ回路23に保持され、同時にデ
ィスプレイコントローラ２から出力される階調制御クロ
ックGCPをカウントすることによって、階調制御回路24
では液晶表示パネル28の各列に対応付けられる階調付き
表示データG_n（４ビット）に応じたパルス幅が選択さ
れ、このパルス幅の表示信号が電極駆動回路25に与えら
れる。一方、このときシフトレジスタ26の第１番目の記
憶セル内にオン信号が読込まれ、これによって液晶表示
パネル28の第１行の表示が行われる。以後は、上述した
階調表示機能を持たない液晶表示装置13（第８図）の場
合と同様にして、１画面分（640×400ビット）の走査が
繰返される。

なお、第８図に示した階調表示機能を持たない液晶表
示装置13と、第９図に示した階調表示機能を持つ液晶表
示装置21とでは、ディスプレイコントローラ２とのイン
ターフェイス信号が異なるので、第７図の表示システム
においては、予めCPU1からディスプレイコントローラ２
内の表示モード選択レジスタ12に、いずれの表示装置が
接続されているかの情報を設定しておく必要がある。

発明が解決しようとする課題第８図に示した階調表示機能を持たない液晶表示装置
13を用いて階調表示を行う場合は上述したフレーム間引
き方式が用いられるが、その方式による表示の場合に生
じるフリッカの緩和は、第７図のディスプレイコントロ
ーラ２内に設けられた表示データ間引き回路８によって
行われる。

ところがフリッカは、液晶表示素子の諸特性（駆動電
圧対透過率特性、応答速度など）および仕様（表示色、
反射型・透過型の区別など）によって出現のモードが異
なっており、したがってフリッカ緩和の方策は液晶表示
素子に応じて最適化するのが望ましい。

一方、上述したようにディスプレイコントローラ２と
表示装置５とは、通常それぞれ異なるメーカで製造・販
売されており、ディスプレイコントローラ２のメーカで
はその開発に際して、表示装置５のメーカから表示装置
５について充分な情報を入手することができない。その
結果、現状ではディスプレイコントローラ２内の表示デ
ータ間引き回路８で行われるフリッカ緩和のための処理
（隣合う画素間で点滅位相を異ならせる処理）は、様ざ
まな特性および仕様を有する液晶素子に対して最適とは
なっていない。また、これを最適化すべく、表示データ
間引き回路８によって決定される点滅位相を変更するた
めには、ディスプレイコントローラ２の回路規模が大き
いことから多大な開発期間と、費用とを必要とするとい
う問題点がある。

したがって、本発明の目的は、表示データおよびタイ
ミング信号を表示装置に与えるディスプレイコントロー
ラに左右されることなくフリッカ緩和の最適化を図るこ
とができ、かつ開発に要する期間およびコストも低減で
きる表示装置を提供することである。

課題を解決するための手段本発明の表示装置は、複数の画素をマトリクス状に配
列した表示パネルと、ディスプレイコントローラから送
られてくる表示データとタイミング信号とに基づき表示
パネルの各画素をオン・オフ駆動する表示駆動回路とを
有する表示装置において、前記表示駆動回路は、タイミ
ング信号としてディスプレイコントローラから１フレー
ムごとに出力されるフレームパルスをカウントするフレ
ームカウンタと、タイミング信号としてディスプレイコ
ントローラから表示画面の１走査区間ごとに出力される
ラッチパルスをカウントするラインカウンタと、タイミ
ング信号としてディスプレイコントローラから１画素分
の階調付き表示データ転送ごとに出力されるドットクロ
ックをカウントするドットクロックカウンタと、フレー
ムカウンタからのフレームパルスのカウント値と、ライ
ンカウンタからのラインパルスのカウント値と、ドット
クロックカウンタからのドットクロックのカウント値
と、ディスプレイコントローラから送られてくる階調付
き表示データとに基づき、表示画面における走査方向に
隣合いかつ複数の走査ラインにわたって隣合う複数の画
素を１グループとしてグループ化し、この１グループの
前記複数の走査ラインに等しい数の間引きパターン発生
回路であって、前記フレームカウンタからのフレームパ
ルスのカウント値と、前記ラインカウンタからのライン
パルスのカウント値とに基づき、各階調レベルごとに決
められた階調パターンデータをそれぞれ分担して出力す
る各階調パターン発生回路を各階調レベルごとに個別に
有し、該階調パターンデータは、いずれのフレームで画
素をオン駆動させ、いずれのフレームで画素をオフ駆動
させるかを決めたデータであり、ディスプレイコントロ
ーラから送られてくる階調付き表示データに応じて１つ
のデータを選択し、該選択した１つのデータを間引きデ
ータとしてドットクロックカウンタからのドットクロッ
クのカウント値に基づきラッチ回路に保持して出力する
間引きパターン発生回路と、ドットクロックカウンタか
らのドットクロックのカウント値に基づき、各間引きパ
ターン発生回路からの出力のうち、同一階調付き表示デ
ータに対してオン駆動するフレームの順位が互いに異な
るように規則性を持たせて、選択的に出力し、これによ
って間引きデータによって決まる画素の選択的なオン・
オフ動作によって輝度に階調レベルを持つ階調表示を行
わせる選択出力手段とを含むことを特徴とする表示装置
である。

作用本発明に従えば、表示装置内に備えられたフレーム間
引き方式による階調表示を行うための表示データ間引き
回路によって、表示パネルの特性・仕様に応じてフリッ
カが最小となる表示を行うことができる。特に本願発明
に従えば、間引きパターン発生回路は、グループ化され
た複数の画素が存在する複数の走査ラインに等しい数だ
け設けられ、階調表現周期内において、フレームカウン
タ、ラインカウンタおよびドットクロックカウンタから
の各カウント値に基づいて、階調付き表示データに対応
して、１グループを構成する各画素をオン駆動するかオ
フ駆動するかを決めるようにしたので、上述のように任
意の特性・仕様を有する表示パネルに適切に対応する駆
動を行って、フリッカを防ぐことができる。また、この
間引きパターン発生回路は、階調パターン発生回路を各
階調レベルごとに個別に有したような構成、つまり、間
引き回路専用の回路（ASIC）を備えた構成となっている
ため、階調の自由度が向上し、16階調以上の階調表示を
行う場合においても、ローコスト化、省スペース化での
実現が容易に可能となる。

実施例第１図は、本発明の一実施例である表示装置の概略的
な構成を示すブロック図である。

この実施例の表示装置は、複数の画素をマトリクス状
に配列した（640×400ドット）液晶表示パネル34を表示
パネルとして持つ液晶表示装置33であり、第１図におけ
るシフトレジスタ35、ラッチ回路36、電極駆動回路37、
シフトレジスタ38、電極駆動回路39、交流化信号発生回
路40は、上述した従来例の階調表示機能を持たない液晶
表示装置13（第８図）の場合のシフトレジスタ15、ラツ
チ回路16、電極駆動回路17、シフトレジスタ26、電極駆
動回路27、交流化信号発生回路20と同じである。

すなわち、シフトレジスタ35は１行分（640ドット）
分の表示データを読込むためのレジスタであり、ラツチ
回路36はシフトレジスタ35が読込んだ１行分の表示デー
タを１走査期間の間保持するための回路であり、電極駆
動回路37は液晶表示パネル34にその画素の各列に対応付
けて配列されているデータ電極に対し表示データに応じ
た電圧を印加するための駆動回路である。また、もう一
方のシフトレジスタ38は液晶表示パネル34の各行を順次
指定するためのレジスタであり、電極駆動回路39は液晶
表示パネル34にその画素の各行に対応付けて配列されて
いる走査電極のうちシフトレジスタ38が指定する行の走
査電極に所定の電圧を印加するための駆動回路である。
交流化信号発生回路40は、電極駆動回路37,39から液晶
表示パネル34のデータ電極および走査電極に印加される
電圧の極性をフレームごとに反転させるフレーム反転信
号FRを出力し、液晶表示パネル34の交流駆動を図るため
の回路である。

表示データ間引き回路41は、ディスプレイコントロー
ラ42からドットクロックDCKとともに１画素分（４ビッ
ト）ずつ順次送られてくる階調付き表示データG₀〜G₃を
16フレームを１周期として時分割し、階調付き表示デー
タG₀〜G₃によって決められる階調レベルに応じて上記周
期の各フレームごとにデータの間引きを行うとともに、
４画素分のパラレルデータに変換する機能を持つ回路で
ある。また、この表示データ間引き回路41は液晶表示パ
ネル34の列側640ドット×行側400ドットの画素を、フレ
ーム間引き処理の際に列側４ドット（X_4j+0,X_4j+1,X
_4j+2,X_4j+3;j＝０〜159）×行側４ドット（Y_4k+0,
Y_4k+1,Y_4k+2,Y_4k+3;k＝０〜99）つまり、それぞれ16ド
ットのブロックに分割し、各ブロック内の16種類の表示
位置の画素ごとにデータ間引きを行うタイミングを任意
に設定する機能も持つ。ここで、上記列Ｘの添字は液晶
表示パネル34の画素の左端の列を０とし右側に向けて順
次１ずつ加算した値を、また上記行Ｙの添字は液晶表示
パネル34の画素の上端の行を０とし下側に向けて順次１
ずつ加算した値をとるものとする。

第２図は、上記表示データ間引き回路41の概略的な構
成を示すブロック図である。ドットクロックカウンタ43
は、ドットクロックDCKに同期してディスプレイコント
ローラ42（第１図）から４画素分の階調付き表示データ
G_nが送られるごとに互いに位相の異なる５種類のクロッ
クCLK₀〜CLK₄を出力するとともに、ドットクロックDCK
の1/4の周波数のシフトクロックSCKを発生させる機能を
持つ回路である。

ラインカウンタ44は、ディスプレイコントローラ42か
ら送られてくるフレームパルスFPと、ラッチパルスLPと
に基づき液晶表示パネル34の画素の表示位置Ｙを指定す
る２ビットの行方向表示位置データ（Q_LA,Q_LB）を生成
する回路である。

また、フレームカウンタ45はディスプレイコントロー
ラ42から送られてくるフレームパルスFPをカウントとし
て、16フレームを１周期とする期間内の何番目のフレー
ムかを弁別する４ビットのパラレルデータ（G_FA,Q_FB,Q
_FC,Q_FD）を生成する回路であり、４対16ラインデコーダ
46は４ビットのパラレルデータ（G_FA,Q_FB,Q_FC,Q_FD）を1
6種類のフレーム弁別信号f0〜f15に変換するための回路
であり、フレームごとにこれら16ビットの信号が順次１
ビットずつオンとなり、それによって16フレームの弁別
が行われる。

間引きパターン発生回路47a〜47dは、ディスプレイコ
ントローラ42から送られてくる階調付き表示データG₀〜
G₃、ラインカウンタ44から出力される行方向表示位置デ
ータ（Q_LA,Q_LB）、４対16ラインデコーダ46から出力さ
れる表示フレーム弁別フレーム弁別信号f0〜f15に応じ
て間引きを行ったデータつまり間引きデータDXを、ドッ
トクロックカウンタ43から出力されるクロックCLK₀〜CL
K₃のタイミングで確定し、出力する回路である。すなわ
ち第１の間引きパターン発生回路47aは、先述した液晶
表示パネル34で分割された画素の各ブロックでの第０列
（左端列;X_n＝X_4j+0）の画素に対する間引きデータDX
_4j+0をクロックCLK₀のタイミングで出力し、次段のラッ
チ回路48aで保持させ、第２の間引きパターン発生回路4
7bは上記ブロックでの第１列（左端から２番目の列;X_n
＝X_4j+1）の画素に対する間引きデータDX_4j+1をクロッ
クCLK₁のタイミングで出力し、次段のラッチ回路48bで
保持させ、第３の間引きパターン発生回路47bは上記ブ
ロックでの第２列（左端から３番目の列;X_n＝X_4j+2）の
画素に対する間引きデータDX_4j+2をクロックCLK₂のタイ
ミングで出力し、次段のラッチ回路48cで保持させ、第
４の間引きパターン発生回路47dは上記ブロックでの第
３列（右端列;X_n＝X_4j+3）の画素に対する間引きデータ
DX_4j+3をクロックCLK₃のタイミングで出力し、次段のラ
ッチ回路48dで保持させる構成とされている。また、ド
ットクロックカウンタ43から出力されるクロックCLK
₄は、ラッチ回路48a〜48dに４画素分の間引きデータDX
_4j+0〜DX_4j+3が送られる度に同じくドットクロックカウ
ンタ43から出力されるシフトクロックCLK₄に同期して、
４画素分のパラレルデータD₀〜D₃を確定（保持）させ、
このデータをシフトクロックSCKとともにレジスタ35
（第１図）に与えるための回路である。

第３図は、上記間引きパターン発生回路47a〜47dの１
つ（符号47で示す）のより具体的な構成を示すブロック
図である。16個の階調パターン発生回路49a〜49nは、16
段階の階調レベルGnのうち15/16階調データDG_n＝DG₁₄か
ら2/16階調データDG_n＝DG₁までの各データを各々分担し
て出力する回路であり、これらのデータは次段の16対１
セレクタ50に与えられる。これとは別に、16/16階調デ
ータDG_n＝DG₁₅として定電圧源Vccの電位が、また1/16階
調データDG_n＝DG₀としてグランド電位がそれぞれ16対１
セレクタ50に与えられる。

上記16対１セレクタ50は、ディスプレイコントローラ
42（第１図）から送られてくる階調付き表示データG₀〜
G₃に対応する１つの間引きデータDX_nを上記16種類の階
調データDC_nの中から選択して出力する回路であり、選
択された間引きデータDX₀は上述したクロックCLK₀〜CLK
₃（第３図では、符号CLK_nで表す）のタイミングで次段
のラッチ回路51で保持され、さらに次段のラッチ回路48
a〜48dへと出力される。

第４図は、第３図に示す間引きパターン発生回路47を
構成する階調パターン発生回路49a〜49nのうち4/16階調
データDG₃を出力する階調パターン発生回路49lを例にあ
げてその具体的な構成を示した回路図である。上記4/16
階調データDG₃が選択的に出力されるときとは、階調付
き表示データ［G₃,G₂,G₁,G₀］が［0,0,1,1］の場合に相
当する。

第４図において、４個のORゲート52a〜52dは液晶表示
パネル34（第１図）の画素の各ブロック内における各行
表示位置Y_4k+0〜Y_4k+3に対応付けられるゲートであり、
各々のORゲート52a〜52dの16の入力端子には図示しない
スイッチによって先述したフレーム弁別信号f0〜f15が
出力される任意の信号線と接続可能にされている。すな
わち、この階調パターン発生回路49lが第２図における
第０列（X_n＝X_4j+0）用の間引きパターン発生回路47a内
の回路である場合には、第４図に記号○で示す交差部
で、また第２図における第１列（X_n＝X_4j+1）用の間引
きパターン発生回路47b内の回路である場合には、第４
図に記号△で示す交差部で、また第２図における第２列
（X_n＝X_4j+2）用の間引きパターン発生回路47cの回路で
ある場合には、第４図に記号▲で示す交差部で、さらに
第２図における第３列（X_n＝X_4j+3）用の間引きパター
ン発生回路47d内の回路である場合には、第４図に記号
×で示す交差部でそれぞれ各ORゲート52a〜52dの入力端
子と、フレーム弁別信号f₀〜f₁₅の信号線とが接続され
る構成となっている。

４対１セレクタ53は、ラインカウンタ44から送られて
くる行方向表示位置データ（Q_LA,Q_LB）に応じて上述し
た４つのORゲート52a〜52dの出力DY_4k+0〜DY_4k+3のうち
１つを選択し、階調パターンデータDG_nとして取出す回
路である。

第５図は、上記表示データ間引き回路41の動作を示す
タイミングチャートである。そのうち、第５図（１）は
ドットクロックDTKを、第５図（２）は階調付き表示デ
ータG₀〜G₃を、第５図（３）はクロックCLK₀を、第５図
（４）は階調パターンデータDX_nのうち液晶表示パネル3
4の画素のクロックの第０列に対応するデータDX
_4j+0を、第５図（５）はクロックCLK₁を、第５図（６）
は間引きデータDX_nのうち液晶表示パネル34の画素のブ
ロックの第１列に対応するデータDX_4j+1を、第５図
（７）はクロックCLK₂を、第５図（８）は間引きデータ
DX_nのうち液晶表示パネル34の画素のブロックの第２列
に対応するデータDX_4j+2を、第５図（９）はクロックCL
K₃を、第５図（10）は間引きデータDX_nのうち液晶表示
パネル34の画素のブロックの第３列に対応するデータDX
_4j+3を、第５図（11）はクロックCLK₄を、第５図（12）
は４画素分のパラレルデータD₀〜D₃を、第５図（13）は
シフトクロックSCKをそれぞれ示している。

第６図（１）〜（４）は、第４図の階調パターン発生
回路49lから得られる階調パターンデータに基づき液晶
表示パネル34の画素の１ブロック内でのオン・オフ駆動
の状態を示した模式図である。

次に、第５図のタイミングチャートおよび第６図の模
式図を参照してこの実施例の液晶表示装置33の動作（表
示データ間引き回路41の動作を中心にして）説明する。

表示データ間引き回路41のドットクロックカウンタ43
（第２図）では、ドットクロックDCKに同期してディス
プレイコントローラ42（第１図）から４画素分の階調デ
ータG_n（G₀〜G₃）が送られごとに５種類のクロックCLK₀
〜CLK₄とシフトクロックSCKが出力され、ラッチパルスL
Pによってリセットされる。

このときのクロックCLK₀は、第５図（２），（３）に
示すように液晶表示パネル34（第１図）の列方向640ド
ット（X₀〜X₆₃₉）の画素のうちX₀,X₄,X₈,…（X_4j+0;j＝
０〜159）の画の階調付き表示データG₀〜G₃が送られる
タイミングで出力される。

同様に、クロックCLK₁は第５図（５）に示すように、
X₁,X₅,X₉,…（X_4j+1;j＝０〜159）の画素の階調付き表
示データG₀〜G₃が送られるタイミングでクロックCLK₂は
第５図（７）に示すように、X₂,X₆,X₁₀,…（X_4j+2;j＝
０〜159）の画素の階調付き表示データG₀〜G₃が送られ
るタイミングでクロックCLK₃は第５図（９）に示すよう
に、X3,X7,…（X4j＋3;j＝０〜159）の画素の階調付き
表示データG₀〜G₃が送られるタイミングでそれぞれ出力
される。

また、残る１つのクロックCLK₄は、第５図（11）に示
すように上述した４つのクロックCLK₀〜CLK₃が出力され
たあとで出力される。

ラインカウンタ44では、ラッチパルスLPをカウントす
ることによって液晶表示パネル34における表示駆動され
るべき画素の行、つまり行方向表示位置Y_4k+0〜Y
_4k+3（ｋ＝０〜99）を指定する２ビットの行方向表示位
置データQ_LA,Q_LBが出力され、フレームパルスFPによっ
てリセットされる。

一方、フレームカウンタ45では、ディスプレイコント
ローラ42から送られてくるフレームパルスFPをカウント
することによって、現在のフレームがデータ間引き処理
の１周期の期間である16フレームのうちの何番目のフレ
ームであるかを弁別する４ビットのパラレルデータQ_FA,
Q_FB,Q_FC,Q_FDが出力される。このデータは、次段の４対1
6デコーダ46によって16ビットのフレーム弁別信号f0〜f
15に変換される。このフレーム弁別信号f0〜f15は、フ
レームごとにf0からf15へと１ビットずつオン信号（２
値における「１」）となり、それによって16フレームの
弁別が行われる。

間引きパターン発生回路47a〜47dでは、ディスプレイ
コントローラ42から送られてくる階調付き表示データG₀
〜G₃と、４対16ラインデコーダ46から出力されるフレー
ム弁別信号f0〜f15と、ラインカウンタ44から出力され
る行方向表示位置データQ_LA,Q_LBとに応じて、画素をオ
ン駆動（発光）させるか、オフ駆動（非発光）させるか
を決める間引きデータDX_n（ｎ＝4j＋0,4j＋1,4j＋2,4j
＋３）が、先述したドットクロックカウンタ43からのク
ロックCLK₀〜CLK₃のタイミングで確定され出力される。

すなわち、間引きパターン発生回路47aでは液晶表示
パネル34のX_4j+0列の画素の間引きデータDX_4j+0がクロ
ックCLK₀のタイミングで、間引きパターン発生回路47b
ではX_4j+1列の画素の間引きデータDX_4j+1がクロックCLK
₁のタイミングで、間引きパターン発生回路47cではX
_4j+2列の画素の間引きデータDX_4j+2がクロックCLK₂のタ
イミングで、また間引きパターン発生回路47dでは、X
_4j+3列の画素の間引きデータDX_4j+3がクロックCLK₃のタ
イミングでそれぞれ確定される（第５図（４），
（６），（８），（10））。

上記間引きパターン発生回路47a〜47dの動作を、第３
図に示す任意の間引きパターン発生回路47を参照してさ
らに詳細に説明すると、以下のようになる。

間引きパターン発生回路47では、各階調レベル（16階
調のうち14階調分）ごとに決められた階調パターンデー
タDG_nが各階調パターン発生回路49a〜49nからそれぞれ
分担して出力される。階調パターンデータDG_nは、16フ
レームのうちいずれのフレームで画素をオンさせ（２値
データとして、たとえば「１」で表される。）、いずれ
のフレームで画素をオフ（２値データとして、たとえば
「０」で表される。）させるかを決めたデータであり、
各階調パターンデータDG_nのうち階調付き表示データG₀
〜G₃に応じた１つのデータが、16対１セレクタ50によっ
て選択され、選択されたデータは間引きデータDX_nとし
てその間引きパターン発生回路47に対応付けられるクロ
ックCLK_n（ｎ＝０〜３）のタイミングで、ラッチ回路51
に保持されて出力される。

上記階調パターン発生回路が4/16階調用の回路49lの
場合を示す第４図において、この階調パターン発生回路
49lが第２図の間引きパターン発生回路47a内の回路の場
合、第４図において記号○で示す交差部でフレーム弁別
信号の信号線とORゲート52a〜52dの入力端子とが接続さ
れるので、液晶表示パネル34のY_4k+0行に対応付けられ
るORゲート52aから出力される階調パターンデータDY
_4k+0は、フレーム弁別信号f2,f6,f10,f14がオンのとき
「１」（オン駆動に相当）となり、Y_4k+1行に対応付け
られるORゲート52bから出力される階調パターンデータD
Y_4k+1は、フレーム弁別信号f1,f5,f9,f13がオンのとき
「１」となり、Y_4k+2行に対応付けられるORゲート52cか
ら出力される階調パターンデータDY_4k+2は、フレーム弁
別信号f3,f7,f11,f15がオンのとき「１」となり、Y_4k+3
行に対応付けられる階調パターンデータDY_4k+3は、フレ
ーム弁別信号f0,f4,f8,f12がオンのとき「１」となる。

同様にして、階調パターン発生回路49lが第２図の間
引きパターン発生回路47b内の回路の場合には、第４図
に記号△で示す交差部に対応するフレーム弁別信号がオ
ンのとき各ORゲート52a〜52dから出力される階調パター
ンデータDY_4k+0〜DY_4k+3が「１」となり、記号▲で示す
交差部に対応するフレーム弁別信号がオンのとき各ORゲ
ート52a〜52dから出力される階調パターンデータDY_4k+0
〜DY_4k+3が「１」となり、記号×で示す交差部に対応す
るフレーム弁別信号がオンのとき各ORゲート52a〜52dか
ら出力される階調パターンデータDY_4k+0〜DY_4k+3が
「１」となる。

このようにして発生する階調パターンデータDY_4k+0〜
DY_4k+3のうち、行方向表示位置データQ_LA,Q_LBに応じた
１つの階調パターンデータが４対１セレクタ53によって
選択され、そのデータが駆動対象の画素の階調パターン
データDG_n（ここではDG₃）として出力される。

以上のようにして、第２図の各間引きパターン発生回
路47a〜47dから出力される間引きデータDX_4j+0〜DX_4j+3
は、クロックCLK₄のタイミングでそれぞれ対応するラッ
チ回路48a〜48dに同時に保持され（第５図（12））、こ
の４ビット分のパラレルデータD₀〜D₃が４画素分の表示
データとしてシフトクロックSCKのタイミングで第１図
に示すシフトレジスタ35に与えられる（第５図（1
3））。そのあとの動作は、第８図に示した従来の階調
表示機能を持たない液晶表示装置13の場合と同様にして
行われる。

第４図に示した4/16階調用の階調パターン発生回路49
lから発生される階調パターンデータDG_nに基づき液晶表
示パネル34の任意の１ブロックの画素が表示駆動される
場合、その駆動の状態は第６図のようになる。そのう
ち、第６図（１）は16フレームを１周期とする期間のう
ち第１番目のフレーム（フレーム弁別信号f0がオンのと
き）でのオン駆動される画素を記号○△▲×を付して示
し（各記号は、第４図における各記号○△▲×にそれぞ
れ対応する。）、第６図（２）は第２番目のフレーム
（フレーム弁別信号f1がオンのとき）でのオン駆動され
る画素を同じ記号を付して示し、第６図（３）は第３番
目のフレーム（フレーム弁別信号f2がオンのとき）での
オン駆動される画素を同じ記号を付して示し、第６図
（４）は第４番目のフレーム（フレーム弁別信号f3がオ
ンのとき）でのオン駆動される画素を同じ記号を付して
示している。第５番目のフレームから第16番目のフレー
ムまでは、第６図（１）〜（４）の表示駆動が繰返され
る。

このようにして、１ブロック内の各画素は16フレーム
の期間の間にそれぞれ４フレーム分だけオン駆動される
ことになり、その結果4/16階調レベルの表示が行われ
る。また、１ブロック内の画素間（少なくとも隣合う画
素間）では、点滅位相が互いに異なるので１ブロックを
単位とす表示領域においてフリッカが低減されることに
なる。

なお、第３図の間引きパターン発生回路47において、
16/16階調の階調パターンデータDG₁₅として与えられて
いる電圧源Vccの電位が16対１セレクタ50によって選択
されるときには、第６図に示す１ブロックの全画素が16
フレームの全期間に亘ってオン駆動され、また1/16階調
の階調パターンデータDG₀として与えられているグラン
ド電位が16対１セレクタ50によって選択されるときに
は、第６図に示す１ブロックの全画素は16フレームの全
期間に亘ってオフ駆動となる。

この液晶表示装置33では、ディスプレイコントローラ
42からシリアルデータとして送られてくる階調付き表示
データG₀〜G₃をパラレルデータに変換する処理がデータ
間引き処理と同時に行われるため、ディスプレイコント
ローラ42からすると、階調表示方式としてフレーム間引
き方式を採用するこの実施例の液晶表示装置33に対して
も、パルス幅変調方式を採用する他の表示装置に対して
も共通のインターフェイス信号を用いることができるの
で、ディスプレイコントローラ42にとって表示装置選択
の自由度がそれだけ高められることになる。

なお、この実施例では液晶表示装置の場合について説
明したが、薄膜EL表示装置など他の表示装置についても
同様に適用することができる。

発明の効果以上のように、本発明の表示装置によれば、フレーム
間引き方式による階調表示を行うための表示データ間引
き回路を表示装置内に備えているので、表示パネルの特
性・仕様に応じてフリッカが最小となる表示機能の付与
を比較的に短い開発期間で、かつ安価に実現することが
できる。特に本発明によれば、間引きパターン発生回路
は、グループ化された画素が存在する複数の走査ライン
に等しい数だけ設けられ、１グループ内の各画素をオン
駆動するかオフ駆動するかを決めるにあたっては、フレ
ームカウンタ、ラインカウンタおよびドットクロックカ
ウンタによる各カウント値に基づいて決めるようにした
ので、上述のように各種の特性・仕様を有する表示パネ
ルに最適なフリッカを防ぐ表示を達成することが容易に
可能になる。また、この間引きパターン発生回路は、階
調パターン発生回路を各階調レベルごとに個別に有した
構成となっているため、階調の自由度が向上し、16階調
以上の階調表示を行う場合においても、ローコスト化、
省スペース化での実現が容易に可能になる。

【図面の簡単な説明】

第１図は本発明の一実施例である液晶表示装置の概略的
な構成を示すブロック図、第２図はその液晶表示装置に
おける表示データ間引き回路の概略的な構成を示すブロ
ック図、第３図はその表示データ間引き回路における間
引きパターン発生回路の概略的な構成を示すブロック
図、第４図はその間引きパターン発生回路における階調
パターン発生回路の概略的な構成を示すブロック図、第
５図は表示データ間引き回路の動作を示すタイミングチ
ャート、第６図は液晶表示装置の液晶表示パネルにおけ
る画素の１ブロックでの表示駆動の状態を示す模式図、
第７図は一般的な表示システムの概略的な構成を示すブ
ロック図、第８図は従来の階調表示機能を持たない液晶
表示装置の概略的な構成を示すブロック図、第９図は従
来の階調表示機能を持つ液晶表示装置の概略的な構成を
示すブロック図である。 34……液晶表示パネル、41……表示データ間引き回路、
43……ドットクロックカウンタ、44……ラインカウン
タ、45……フレームカウンタ、47a〜47d……間引きパタ
ーン発生回路

Claims

(57)【特許請求の範囲】

【請求項１】複数の画素をマトリクス状に配列した表示
パネルと、ディスプレイコントローラから送られてくる表示データ
とタイミング信号とに基づき表示パネルの各画素をオン
・オフ駆動する表示駆動回路とを有する表示装置におい
て、前記表示駆動回路は、タイミング信号としてディスプレイコントローラから１
フレームごとに出力されるフレームパルスをカウントす
るフレームカウンタと、タイミング信号としてディスプレイコントローラから表
示画面の１走査区間ごとに出力されるラッチパルスをカ
ウントするラインカウンタと、タイミング信号としてディスプレイコントローラから１
画素分の階調付き表示データ転送ごとに出力されるドッ
トクロックをカウントするドットクロックカウンタと、フレームカウンタからのフレームパルスのカウント値
と、ラインカウンタからのラインパルスのカウント値
と、ドットクロックカウンタからのドットクロックのカ
ウント値と、ディスプレイコントローラから送られてく
る階調付き表示データとに基づき、表示画面における走
査方向に隣合いかつ複数の走査ラインにわたって隣合う
複数の画素を１グループとしてグループ化し、この１グ
ループの前記複数の走査ラインに等しい数の間引きパタ
ーン発生回路であって、前記フレームカウンタからのフ
レームパルスのカウント値と、前記ラインカウンタから
のラインパルスのカウント値とに基づき、各階調レベル
ごとに決められた階調パターンデータをそれぞれ分担し
て出力する各階調パターン発生回路を各階調レベルごと
に個別に有し、該階調パターンデータは、いずれのフレ
ームで画素をオン駆動させ、いずれのフレームで画素を
オフ駆動させるかを決めたデータであり、ディスプレイ
コントローラから送られてくる階調付き表示データに応
じて１つのデータを選択し、該選択した１つのデータを
間引きデータとしてドットクロックカウンタからのドッ
トクロックのカウント値に基づきラッチ回路に保持して
出力する間引きパターン発生回路と、ドットクロックカウンタからのドットクロックのカウン
ト値に基づき、各間引きパターン発生回路からの出力の
うち、同一階調付き表示データに対してオン駆動するフ
レームの順位が互いに異なるように規則性を持たせて、
選択的に出力し、これによって間引きデータによって決
まる画素の選択的なオン・オフ動作によって輝度に階調
レベルを持つ階調表示を行わせる選択出力手段とを含む
ことを特徴とする表示装置。