JP3767737B2 - 表示素子およびその階調駆動方法 - Google Patents
表示素子およびその階調駆動方法 Download PDFInfo
- Publication number
- JP3767737B2 JP3767737B2 JP2001328285A JP2001328285A JP3767737B2 JP 3767737 B2 JP3767737 B2 JP 3767737B2 JP 2001328285 A JP2001328285 A JP 2001328285A JP 2001328285 A JP2001328285 A JP 2001328285A JP 3767737 B2 JP3767737 B2 JP 3767737B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- gradation
- scanning
- bit
- signal information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0266—Reduction of sub-frame artefacts
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2033—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with splitting one or more sub-frames corresponding to the most significant bits into two or more sub-frames
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示パネル等の表示装置に備えられた光学変調素子等の表示素子およびその階調駆動方法に関するものであり、特に、ドライバの負担を軽減するとともに、良好な多階調表示が可能な表示素子およびその階調駆動方法に関するものである。
【０００２】
【従来の技術】
従来より、光学変調素子等の表示素子の階調駆動方法について、多階調表示を行うためのデバイス構成あるいは多階調駆動方法が、多くの表示装置に採用されている。
【０００３】
例えば、従来のエレクトロルミネッセンス表示装置における表示素子の階調表示手段が、例えば、特開２０００−３４７２６４号公報、特開２０００−２８４７５１号公報および特開平８−１２９３５９号公報に開示されている。
【０００４】
上記公報では、表示素子駆動用ＴＦＴを並列に連結し、各ＴＦＴの導電率を制御することで多階調表示を行っている。
【０００５】
また、特開２０００−３１０９８０号公報に、駆動ＴＦＴの入力ゲート電圧を多値化するとともに、時分割階調駆動を行うことによってフル階調を実現する手法が開示されている。
【０００６】
この時分割階調駆動方法を採用した手法では、光学変調素子自体が精度の良いアナログ階調駆動を行っている。
【０００７】
しかし、上記アナログ階調駆動を行う従来の多階調駆動方法では、電流制御による素子発光を伴うため、駆動ＴＦＴのゲート入力電位の揺らぎによる出力電流の揺らぎが表示において無視できないレベルの輝度変化を生じてしまうという問題がある。
【０００８】
このため、近年、上記輝度変化を生じるといった問題を解決するために、出力輝度制御の安定性の面で問題が少ない２値駆動を行い、２値表示を時分割することにより多階調表示を実現している。
【０００９】
ところが、上述のような従来の２値表示を時分割する多階調駆動方法を採用した場合には、素子自体が２値表示しか行えないプラズマディスプレイ等の表示装置は、時分割の方式により各階調信号情報のビット重みに対応した表示期間を制御するため、動画偽輪郭が発生し、良好な多階調表示を行うことができない。
【００１０】
この動画偽輪郭は、表示フィールドのフィールド期間内での発光重心の移動量が最大重みのフィールド期間で最も大きくなること、および発光重心の移動量と併せて、観視者の視線が画像の動きに併せて移動することの相乗効果で視認されるようになり、画質低下を招く。
【００１１】
このような動画偽輪郭の発生による画質低下の問題を解決するために、例えば、特開平９−８３９１１号公報および特開平１０−１２４００１号公報に、プラズマディスプレイ等の２値表示の時分割階調駆動を行う表示装置が開示されている。
【００１２】
上記公報の表示装置では、表示素子単体において、２〜４ビット程度の階調表示は精度良く行うことができる。しかし、フル階調表示を実現するためには、時分割表示を行いつつ、動画偽輪郭の発生を許容値以下にする必要があるため、この表示装置では、表示ビット数以上の複数のサブフィールドに時分割期間を設定することにより、動画偽輪郭の発生を低減している。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記公報に開示された階調駆動方法を採用した表示装置では、各ビットの階調信号を一走査毎に画素へ転送する必要があるため、表示装置の階調駆動用ドライバが駆動する回数が増加し、階調駆動用ドライバに負担がかかってしまう。
【００１４】
さらに、階調駆動用ドライバの駆動回数の増加に伴って、表示装置の消費電力が増加してしまう。
【００１５】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、表示装置の階調駆動用ドライバの負担を軽減し、消費電力を抑えることができるとともに、良好な多階調表示が可能な表示素子およびその階調駆動方法を提供することにある。
【００１６】
【課題を解決するための手段】
本発明の表示素子は、上記の課題を解決するために、適当な重みを持たせたＫ個の表示期間を組み合わせて時分割階調表示のための走査を行う際、上記Ｋ個の表示期間のうち上位の重みを持つ表示期間を複数に分割するとともに、該分割した表示期間をフィールドの前半部と後半部とに均等に配置して、走査を行う制御手段によって走査され、互いに交差する複数の信号線と走査線との交差部に設けられており、光学変調素子とアクティブ素子とを備えた表示素子において、上位の重みを持つ表示期間に対応する階調信号情報を記憶する第１記憶手段と、上記以外の階調信号情報を記憶する第２記憶手段と、上記第１記憶手段に記憶されている階調信号情報を、上記分割された表示期間の前半部として、上記光学変調素子に出力して表示を行い、次に、上記第２記憶手段に記憶されている階調信号情報を上記光学変調素子に出力して表示を行い、次に、上記第１記憶手段に記憶されている階調信号情報を、上記分割された表示期間の後半部として、上記光学変調素子に出力して表示を行う手段とを備えていることを特徴としている。
【００１７】
上記の構成によれば、制御手段が、動画偽輪郭の発生に影響を与える上位ビットの階調信号情報を走査する表示期間を複数に分割することで、動画偽輪郭の発生を低減することができる。
【００１８】
また、第１および第２記憶手段が上位ビットおよびそれ以外の下位ビットの階調信号情報をそれぞれ記憶しているため、画素走査後のデータの保持状態を減衰させることなく、上記各記憶手段から光学変調素子へ信号を伝達し、表示状態を維持することができる。よって、階調駆動用ドライバの出力回数を軽減し、階調駆動用ドライバの負担を軽減するとともに、消費電力を削減できる。
【００１９】
さらに、１フィールド期間内に再度走査が行われる上記分割した表示期間の上位ビットの階調信号情報を第１記憶手段が記憶しているため、再走査が行われる際には、第１記憶手段に記憶された階調信号情報を上記光学変調素子へ出力することにより、さらに階調駆動用ドライバの出力回数を減らすことができ、階調駆動用ドライバの負担を軽減するとともに、消費電力を抑えることができる。
【００２０】
また、上記表示期間は、均等に２分割されていることがより好ましく、これにより、動画偽輪郭の低減効果を最大にすることができる。
【００２１】
また、全ライン走査に要する時間をＴｓ、１フィールド期間をＴｆ、上記時分割階調表示における全階調表示ビット数をＮ（Ｎ≦Ｋ）、上記第１記憶手段の記憶ビット数をＭとすると、Ｔｓ／Ｔｆ≦２ｋ／（２Ｎ−１）（ｋは、Ｍまたは（Ｎ−１）／２の何れか小さい方の整数値）の関係式を満たすことが好ましい。
【００２２】
これにより、上記関係式を満たすように全ライン走査に要する時間を設定することで、走査の回数をできるだけ少なくすることができ、かつ動画偽輪郭が小さくなるように上記分割された表示期間を配置することが可能になる。
【００２３】
なお、上記関係式は、上記のように走査の回数を軽減し、かつ動画偽輪郭を小さくできるという効果を得られるパターンと条件が一致するように作成された関係式である。
【００２４】
また、本発明に係る表示素子では、上記Ｔｓ、上記Ｔｆ、上記Ｍ、および上記Ｎが、Ｔｓ／Ｔｆ＝２ ｋ ／（２ Ｎ −１）（ｋは、Ｍまたは（Ｎ−１）／２の何れか小さい方の整数値）の関係式を満たしていることが好ましい。
【００２５】
本発明の表示素子の階調駆動方法は、上記の課題を解決するために、互いに交差する信号線および走査線の交差部に設けられており、光学変調素子とアクティブ素子とを備えた表示素子の階調駆動方法において、適当な重みを持たせたＫ個の表示期間を組み合わせて時分割階調表示のための走査を行う際、入力された階調信号情報のうち、上位ビットの階調信号情報を走査する表示期間を複数に分割するとともに、該分割された表示期間をフィールドの前半部と後半部とに均等に配置する第１のステップと、上記分割された上位ビットの階調信号情報を、上記表示素子に備えられている第１記憶手段に記憶させ、それ以外の下位ビットの階調信号情報を、上記表示素子に備えられている第２記憶手段に記憶させる第２のステップと、上記第１記憶手段に記憶させた上位ビットの階調信号情報を、上記分割された表示期間の前半部として、上記光学変調素子に出力して表示を行う第３のステップと、上記第２記憶手段に記憶させた下位ビットの階調信号情報を上記光学変調素子に出力して表示を行う第４のステップと、上記第１記憶手段に記憶させた上位ビットの階調信号情報を、上記分割された表示期間の後半部として、上記光学変調素子に出力して表示を行う第５のステップとを有することを特徴としている。
【００２６】
上記の階調駆動方法によれば、動画偽輪郭の発生に影響を与える上位ビットの階調信号情報を走査する表示期間を複数に分割することで、動画偽輪郭の発生を低減することができる。
【００２７】
また、第１および第２記憶手段が上位ビットおよびそれ以外の下位ビットの階調信号情報をそれぞれ記憶しているため、画素走査後のデータの保持状態を減衰させることなく、上記各記憶手段から光学変調素子へ信号を伝達し、表示状態を維持することができる。よって、階調駆動用ドライバの出力回数を軽減し、階調駆動用ドライバの負担を軽減するとともに、消費電力を削減できる。
【００２８】
さらに、１フィールド期間内に再度走査が行われる上記分割した表示期間の上位ビットの階調信号情報を第１記憶手段が記憶しているため、再走査が行われる際には、第１記憶手段に記憶された階調信号情報を上記光学変調素子へ出力することにより、さらに階調駆動用ドライバの出力回数を減らすことができ、階調駆動用ドライバの負担を軽減するとともに、消費電力を抑えることができる。
【００２９】
また、全階調ビット数をＮ、上記第１記憶手段に記憶された出力すべき階調信号情報ビットがＪビット目であり、上記第４のステップでｋビット目の階調信号情報ビットを出力する際、上記第３のステップまたは上記第５のステップによって出力される階調信号情報ビット番号Ｊは、ｋ＋Ｊ＝Ｎ−１の関係を満たすことがより好ましい。
【００３０】
これにより、動画偽輪郭の発生をできるだけ小さくすることが可能になる。
【００３１】
すなわち、上記関係式は、２ビット以上で記憶した階調信号情報ビットデータをどういうタイミングで出力すべきかを規定したものであり、例えば、メモリビットＭが２ビット、すなわちＭ＝２であり、それぞれのビット、Ｍ1 ビットには階調信号情報Ｚの下位ビット目（Ｍ1 ＝Ｚ6 ）、Ｍ2ビットには階調信号情報Ｚの下位５ビット目（Ｍ2＝Ｚ4 ）のデータを指定したとする。仮に、Ｎ＝６の階調ビット数の階調信号情報Ｚが入力されたとすると、上記第３のステップによって光学変調素子は上位ビットから下位ビットへの順番にｋ＝５，４，・・・，０のＺk の情報が出力される。
【００３２】
ここで、第４のステップによって出力されるビット番号がｋ＝５であったとすると、この場合は第５のステップは行われず、表示が終わった後で再度第４のステップでｋ＝４のビット番号の情報を出力する。
【００３３】
メモリビットＭの情報を出力する場合には、ｋ＜Ｎ−Ｍ＝４となるビット番号を出力した後の何れかになるが、この構成では最短フィールド期間でのＺ0 の表示タイミングとメモリＭ1 で出力すべき最長サブフィールド期間の後半部でのＺ5 の表示タイミングが隣接し、また、２番目に短いサブフィールド期間でのＺ1の表示タイミングとメモリＭ2 で出力すべき２番目に長いサブフィールド期間の後半でのＺ4 の表示タイミングとが隣接している場合に、各サブフィールドの発光重心がフィールド内でより近接するために動画偽輪郭を小さくすることができるという効果を得ることができる。
【００３４】
以上のように、この表示タイミングの近接条件を数式化した場合、第４のステップで表示すべきＺk の直前の第３のステップまたは直後に設定される第５のステップによる表示ＺJ （上記の例では、Ｍ1 ＝Ｚ5，Ｍ2 ＝Ｚ4 ）の添え字の関係が、ｋ＋Ｊ＝Ｎ−１の関係を満たすことが望ましいことが分かる。
【００３５】
また、上記第３のステップおよび上記第５のステップで出力される階調信号情報が同一の階調信号情報ビット番号であるとき、それぞれの表示期間は上記第５のステップの表示期間が、上記第３のステップの表示期間よりも長くなることがより好ましい。
【００３６】
これにより、第４のステップの表示ＺK の直前の第３のステップおよび直後における第５のステップによる表示情報ＺJ が同一となる場合があるが、その際にはＺK 表示直後の表示期間を直前の表示期間よりも長くなるように表示タイミングを設定することで、上記と同様に各サブフィールドの発光重心がフィールド内でより近接するため動画偽輪郭が小さくなるという効果を得ることができる。
【００３７】
なお、本発明の参考例は、以下のように表現することができる。
【００３８】
本発明の表示素子は、上記の課題を解決するために、互いに交差する複数の信号線と走査線との交差部に設けられており、光学変調素子とアクティブ素子とを備えた表示素子において、１フィールド期間内に所定の時間間隔比で１回以上の走査を行う場合には、各走査毎に、最大でＭビット（Ｍ≧１）の情報を記憶する記憶手段と、次の走査が行われるまで、上記記憶手段の記憶した階調信号情報に基づいて、上記光学変調素子が２ M 階調表示 での点灯を維持する階調表示点灯維持手段とを備えていることを特徴としている。
【００３９】
上記の構成によれば、Ｍビットの情報を記憶する記憶手段を備えているため、画素走査後の表示データの保持状態が減衰することのないように、上記階調表示点灯維持手段が表示状態を維持することができる。
【００４０】
すなわち、動画表示等の走査を行う場合には、各走査毎に表示を行うとともに、その走査における階調信号情報を記憶手段に記憶させることで、走査後も上記記憶手段から階調信号情報を光学変調素子へ送ることができるため、光学変調素子の点灯状態を２ M 階調表示のまま維持できる。
【００４１】
よって、走査後に光学変調素子の点灯状態を維持するために階調信号情報を再送信する必要がないため、階調駆動用ドライバを非動作状態にでき、階調駆動用ドライバの負担を軽減することができる。さらに、階調信号データの転送回数、走査信号の出力回数を減らせるため、表示装置の消費電力を削減できる。
【００４２】
また、上記１フィールド期間内に所定の時間間隔比で複数回の走査を行う場合には、最上位の重みを持つ表示期間を複数の表示期間に分割して、該分割された表示期間をフィールドの前半部と後半部とにそれぞれ配置して走査を行うことがより好ましい。
【００４３】
これにより、２のべき乗の重みを持った複数フィールドでの表示を行う際、最大重みを持つフィールドの点灯および非点灯の表示パターンにより発生する動画偽輪郭の発生を軽減できる。
【００４４】
すなわち、動画偽輪郭は、表示フィールドのフィールド期間内での発光重心の移動量が最大重みのフィールド期間で最も大きくなること、および発光重心の移動量に併せて観視者の視線が移動することの相乗効果で視認されるようになる。そこで、最大重みのフィールド期間を少なくとも２分割し、分割されたフィールド期間をフィールド期間の前半部分と後半部分とに配置表示することで、発光重心が最大重みの点灯状態によらずほぼ一定となり、動画偽輪郭の発生を低減できる。
【００４５】
なお、２のべき乗のフィールド期間を有する表示の場合は、最大重みを持つフィールド以外にも、２番目、３番目の重みを持つフィールドを、最大重みを持つフィールドと同様に分割し、発光重心が変動しないように配置することで、より効果的に動画偽輪郭の発生を防止できる。
【００４６】
特に、Ｍビットの画素メモリを持つ表示素子の場合には、最大重みのフィールドを２分割するだけで、上述した上位Ｍ番目までの重みのフィールドに対応するフィールドを分割したことに相当するため、より大きな動画偽輪郭低減効果を得ることができる。
【００４７】
また、全フィールド期間が非走査となる場合には、非走査となる直前の走査において、上位Ｍビットの階調信号情報を上記記憶手段が記憶し、上記光学変調素子が２ M 階調表示での点灯を維持することがより好ましい。
【００４８】
これにより、全フィールド期間が非走査となる場合であっても、画像更新を行わなくても多階調表示状態を維持することができ、複数フィールド表示を行う場合と比較して、データ転送や走査信号を出力する必要がない。よって、ドライバの負担を軽減できるとともに、データ転送回数、走査信号出力回数を軽減できるため、表示装置の消費電力を抑えることができる。
【００４９】
また、全階調信号情報ビット数をＮ、メモリビット数をＭ、１フィールド内の走査回数をＫとした場合に、Ｆ＝Ｍ×Ｋ−Ｎの関係を満たす付加情報ビットＦを上記階調信号情報に付与して出力することがより好ましい。
【００５０】
これにより、上記関係式を満たす付加情報ビットを画像情報に加えた場合には
、画像の表示状態に応じて、表示輝度を調整した出力を行うことが可能になる。
【００５１】
すなわち、記憶手段がＭビットの情報を記憶できるということは、上記分割された表示期間で最大２ M 階調数の表示が可能であり、適当な重みを持たせたＫ個の分割表示期間の組み合わせにより、実質的に、Ｍ×Ｋビットの表現が可能である。よって、Ｆ＝Ｍ×Ｋ−Ｎの関係を満たす付加情報ビットＦを設定し、画像情報に加えることで、階調信号データを記憶する際に必要な信号電極線の範囲内で、例えば、画面の平均輝度レベルが低く、全体に暗い印象を与えるような画像の場合でも、明階調レベルをより明るくなるようにしてキラメキ感のある画質を表現することができる。さらに、画像に対して輪郭部分を強調する場合や、画像に文字情報等を上書きするような場合にも、付加情報ビットを用いることができる。
【００５２】
ただし、階調表示のビット数によっては、最小のフィールド数では冗長性が生じないため、付加情報ビットを設けることができないが、このような場合には、サブフィールドをもう一つ増やす、つまりＫの値を１増やすことで、付加情報ビットを付けることができる。
【００５３】
本発明の表示素子の階調駆動方法は、上記の課題を解決するために、互いに交差する信号線および走査線の交差部に設けられており、光学変調素子とアクティブ素子とを備えた表示素子の階調駆動方法において、１フィールド期間内に定まった時間間隔比にて、Ｋ回（Ｋ≧１）の走査を行う場合には、Ｍビット（Ｍ≧１）の情報を記憶する記憶手段に、各走査において画像情報のうち、最大でＭビットの階調信号情報を記憶させ、次の走査が行われるまで、上記記憶手段の記憶した階調信号情報に基づいて、上記光学変調素子がＭビット階調表示での点灯を維持することを特徴としている。
【００５４】
上記の階調駆動方法によれば、記憶手段がＭビットの情報を記憶するため、画素走査後の表示データの保持状態が減衰することのないように、表示状態を維持することができる。
【００５５】
すなわち、動画表示等の走査を行う場合には、各走査毎に表示を行うとともに、その走査における階調信号情報を記憶手段に記憶させることで、走査後も上記記憶手段から階調信号情報を光学変調素子へ送ることができるため、光学変調素子の点灯状態を２ M 階調表示のまま維持できる。
【００５６】
よって、走査後に光学変調素子の点灯状態を維持するために階調信号情報を再送信する必要がないため、階調駆動用ドライバを非動作状態にでき、階調駆動用ドライバの負担を軽減することができる。さらに、階調信号データの転送回数、走査信号の出力回数を減らせるため、表示装置の消費電力を削減できる。
【００５７】
【発明の実施の形態】
〔参考例〕
本発明の表示素子およびその階調駆動方法を説明する上で参考となる例について、図１〜図１１に基づいて説明すれば以下のとおりである。
【００５８】
本参考例の表示素子は、図１に示すように、エレクトロルミネッセンスディスプレイや液晶パネルディスプレイ等の表示装置のマトリクス内における各画素の基本的なブロック概念図に基づいて階調駆動が行われる。
【００５９】
表示装置の画面内（ｎ、ｍ）座標における表示素子１は、図１に示すように、画素を選択する際のアクティブ素子２、メモリ素子（記憶手段）３およびブロック６を備えており、さらにブロック６は、駆動素子４および光学変調素子５を備えている。
【００６０】
表示素子１では、走査信号Ｓｎが選択状態のときに階調信号データＤｍにおいてＮビットのデータが出力され、メモリ素子３にデータが記憶される。
【００６１】
アクティブ素子２は、走査信号Ｓｎと階調信号データＤｍとが入力され、メモリ素子３に対して、画像情報を出力する。
【００６２】
メモリ素子３は、アクティブ素子２から階調信号データＤｍを入力され、その階調信号データＤｍを記憶するとともに、駆動素子４に対して階調信号データＤｍを出力する。
【００６３】
駆動素子４は、走査信号Ｓｎが非選択状態の場合に、メモリ素子３の設定状態に応じて図示しないドライブＴＦＴ負荷が調整され、光学変調素子５の出力を調整する。
【００６４】
光学変調素子５は、駆動素子４からの出力を受け、階調信号データＤｍに応じた光を出力する。
【００６５】
例えば、メモリ素子がＭビットである場合には、駆動素子４と光学変調素子５を備えたブロック６は、２M の階調レベルで光出力をすることができる。
【００６６】
ここで、２ビットのメモリ素子３を用いて、１フィールド期間で１６階調表示させる表示素子の走査タイミングについて、図２を用いて説明すれば、以下の通りである。
【００６７】
すなわち、まず、走査７と走査８との時間間隔を１：４としてラインを順次走査する。各ラインの選択時には、走査７のときにビットｂ０・ｂ１の信号情報をメモリ素子３が記憶すると同時に、表示を行う。また、走査８のときに、ビットｂ２・ｂ３の信号情報をメモリ素子３が記憶すると同時に、表示を行う。この時の表示素子による光出力は、２ビットのメモリ素子３を用いているため、０，１，２，３の光学レベルとなる。
【００６８】
このように、メモリ素子３が各走査毎に階調信号データＤｍを記憶するとともに、表示を行うことで、画素走査後のデータの保持状態を減衰させることなく、光学変調素子５へ階調信号データＤｍを伝達し、表示状態を維持することができる。さらに、メモリ情報に応じて階調表示を維持することで、各時分割表示期間内での光度をメモリビット数に応じた階調で表示することができる。
【００６９】
さらに、非走査出力により階調表示を行う場合には、図３に示すような走査タイミングとなる。
【００７０】
すなわち、動画表示等で図２に示すような走査が行われ、ある時点のフィールドからは走査を行わない場合には、最後の走査９においてメモリ素子３が画像情報の上位ビットを記憶する。
【００７１】
ここでは、メモリ素子３が２ビットであり、表示が４ビット階調であるため、メモリ素子３は上位２ビットの情報であるｂ２・ｂ３を記憶する。
【００７２】
これ以降のフィールドにおいては、走査が行われないので、メモリ素子３が記憶しているビット情報に応じた階調レベルで光出力を維持することができる。よって、光出力が維持されている間は、外部ドライバから新たに信号を入力する必要がないため、ドライバを非動作にすることができ、ドライバの負担を軽減するとともに表示装置の消費電力の低減を図ることができる。
【００７３】
例えば、図１に示す表示素子１の構成において、図４に示すように、光学変調素子としてＯＬＥＤ（Organic Light EmissionDiode）を用い、例えば、スタティックメモリＳＲＡＭ０、ＳＲＡＭ１およびＳＲＡＭ２を用いて、３ビットの情報を記憶できるメモリ素子３を備えた表示素子を例に挙げて説明すれば、以下のとおりである。
【００７４】
図４に示す駆動ＴＦＴは、ゲート端ｇ０、ｇ１およびｇ２がそれぞれ選択された際に、ＩOLEDがその選択に応じて８段階の出力となるようにゲート電極幅や厚み等を調節して導電率を決定する。通常の動画表示においては、スキャンラインｎが選択されているときに、対応するサブフィールドの付加情報を含んだ３ビットの信号がデータラインｍ０，ｍ１，ｍ２にそれぞれ入力されることにより、各スタティックメモリＳＲＡＭ０〜２にデータが設定され、次のサブフィールドの走査までデータが出力維持される。
【００７５】
駆動ＴＦＴのソース・ドレイン間の導電率は、ＳＲＡＭの出力状態に応じて決定され、導電率に応じた電流がＯＬＥＤ素子に流れ、階調表示を行う。
【００７６】
一方、前回の走査から次の走査までの期間が長時間になる場合には、最後の走査において画像情報の上位３ビットをメモリに設定し、これを出力保持する。このときの表示は８階調表示であるので、３原色の画素を用いた場合には、５１２色表示が可能となる。
【００７７】
つまり、この状態での表示が持続される間は、ドライバ等からの信号入力を必要としない。これにより、表示装置に備えられた階調駆動用ドライバの負担を軽減するとともに、消費電力を低く保つことができる。
【００７８】
また、本参考例の表示素子１は、図１に示すような構成を採用しつつ、図５に示すように、時分割期間比率が４である期間をさらに２分割する階調駆動方法を採用している。さらに、対応するビット情報がフィールド期間内に２回、メモリ素子３に設定されて表示されるように駆動しており、時分割期間比率の小さいサブフィールドを時分割期間比率のより大きなサブフィールドで挟むように時間順序が設定されている。
【００７９】
つまり、図２に示す階調駆動を行う表示素子が、フィールド期間の比率が１である走査７をフィールドの先頭から開始し、その後により大きな比率である４の期間の走査８を開始しているのに対して、図５に示す階調駆動方法は、２分割された最長フィールド期間の走査８’と走査８''との間に、最小フィールド期間比率が１である期間の走査７を配置している。
【００８０】
このように、動画偽輪郭の発生に影響する最長フィールド期間を２分割し、２分割された最長フィールド期間の間に、最小フィールド期間が配置されるように階調駆動を行うことで、動画偽輪郭の発生を低減できる。
【００８１】
すなわち、通常、２のべき乗の重みを持った複数フィールドでの表示を行う際、最大重みを有するフィールドの点灯および非点灯の表示パターンにより動画偽輪郭が発生する。つまり、動画偽輪郭は、表示フィールドのフィールド期間内での発光重心の移動量が最大重みのフィールド期間で最も大きくなること、および発光重心の移動量と併せて、観視者の視線が画像の動きに併せて移動することの相乗効果で視認されるようになる。
【００８２】
そこで、本参考例の表示素子１は、最大重みのフィールド期間を少なくとも２分割し、分割されたサブフィールドをフィールド内の前半部分と後半部分とに配置表示している。これにより、発光重心が最大重みの点灯状態によらずほぼ一定となるため、動画偽輪郭の発生を効果的に防止できる。
【００８３】
なお、２のべき乗のフィールド期間を有する表示の場合には、最大重みを持つサブフィールドに加えて、さらに２番目、３番目の重みを持つサブフィールドを少なくとも２分割し、発光重心が変動しないようにすることで、より確実に動画偽輪郭の発生を防止できる。
【００８４】
ここで、図５に示す時分割階調駆動方式を採用した表示素子が、図２に示す階調駆動方式を採用した表示素子と比較して、動画偽輪郭の発生をどの程度低減されることができるかについて、以下に説明する。
【００８５】
なお、ここでは、画面内に０から１５階調レベル中の７階調レベルＡと８階調レベルＢとの２領域があり、１フィールド毎に右方向へ１画素ずつ移動表示していく場合を示している。
【００８６】
図２に示す階調駆動駆動方式を採用した表示素子は、図６に示すように、横軸がある画素ラインでの水平位置ｘ、縦軸が時間軸をそれぞれ示しているグラフにおいて、フィールドＮ期間では、例えば、ｘ−１の位置より左側の画素では０から１５階調レベル中の７階調レベルを表示している。つまり、サブフィールドの分割比率１：４のそれぞれの期間で３および１の輝度レベルを表示する。
【００８７】
一方、図５に示す時分割階調駆動方式を採用した表示素子は、図７に示すように、サブフィールドの分割比率を２：１：２とし、それぞれの期間で３，１，３の輝度レベルを表示する。
【００８８】
このように、ｘ−１の位置における表示は、フィールド期間全体で積算すると７階調レベルとなる。
【００８９】
一方、隣接する画素位置ｘでは、８階調レベルが表示されており、各サブフィールドでの輝度レベルは、０および２である。
【００９０】
ここで、上記の表示がフィールドＮ＋１期間においては、１画素分右にシフトした表示となり、以降のフィールドでは同様な表示が繰り返される。このとき、表示画面を観視した場合、画面中の７階調レベルと８階調レベルの境界（図中の濃い実線で示した部分）を視線が追うため、観視者にとっては図中の斜め線の方向に平行四辺形内の表示レベルの積分値を読み取ってしまう。このときの観視者が感じる見かけの表示は、境界付近（ｘ’−１）で実際の表示とは異なったものとして認知される。これが動画偽輪郭の発生原理であり、時分割表示方式を採用する場合には、この動画偽輪郭の低減を検討する必要がある。
【００９１】
図６および図７に示す表示素子の走査について同様な表示を行い、２領域の階調レベルＡおよびＢが、０から１５階調レベルにおいて１階調の差がある場合、つまりＢ＝Ａ＋１とした場合に、ＡとＢとの境界に対応する位置、すなわち見かけのｘ’−１の位置において認知され得るそれぞれの時分割比率における輝度レベルは、図８に示すようになる。
【００９２】
よって、ＡおよびＢの入力階調レベルの平均値を基準にすれば、見かけのｘ’−１の位置において得られる階調誤差の最大の絶対値は、１：４の時分割比率で１．６階調レベル、２：１：２の時分割比率では０となる。
【００９３】
つまり、図５および図７に示す本参考例の表示素子では、最長サブフィールドを２分割することにより、動画偽輪郭が原理上発生しなくなったことを示している。よって、図５に示すように、最長サブフィールドを２分割して表示期間の前半部、後半部にそれぞれ配置した時分割階調駆動方式を採用することによって、動画偽輪郭の発生を抑え、良好な多階調表示を行うことができる。
【００９４】
なお、上記４ビット階調表示の駆動例では、動画偽輪郭は発生しなくなったが、より多ビットの階調表示においても同様に時分割駆動方法を採用することで、良好な画像が得られる許容範囲内のレベル、例えば、階調誤差が１階調以内のレベルにまで抑えることが可能となる。
【００９５】
ここでさらに、以上のような構成の表示素子において、画像情報に付加情報ビットを加える例について、図９および図１０を用いて説明すれば以下の通りである。
【００９６】
例えば、８ビット階調表示を行う場合には、図９に示すように、画素領域で３ビットのメモリ素子を用いて、走査１２、走査１１、走査１０および走査１２’の時分割比率を１６：８：１：１６にすれば、走査１２および１２’において、付加情報ビットをａ０およびａ１の２ビット分設けることができる。
【００９７】
これらの付加情報ビットは、画像情報と合わせて制御することができ、例えば、画面全体の輝度レベルに合わせてａ０およびａ１を点灯している。
【００９８】
この付加情報ビットを画像情報に加える処理は、図１０に示すように、入力画像データ１３、外部入力データ１３’、情報計算処理１４、時分割ビットデータ生成部１５、階調信号データライン１８を用い、画像データ転送の前段階での演算処理によって付加情報ビットのデータを決定すれば良い。
【００９９】
なお、時分割ビットデータ生成部１５は、画像ビットデータ処理１７と付加ビットデータ処理１６とを行う。
【０１００】
本参考例の表示素子において、付加情報ビットを画像情報に加える処理は、図１０に示すように、入力画像データ１３または外部入力データ１３’に対し、情報計算処理１４の結果を元に、時分割ビットデータ生成部１５において各画素位置での付加情報ビットデータ１６の出力を決定している。
【０１０１】
なお、情報計算処理１４における演算対象は、輝度レベルを求めるものであっても良いし、画面が明るいか暗いかの判断、あるいは画像のエッジ等の補正に必要な情報処理であってもよい。
【０１０２】
画像ビットデータ処理１７は、通常の各画素位置における画像のビット情報を時分割にする際の出力データを決定する処理を行う。時分割ビットデータ１５の出力は、これらの画像情報ビットデータと付加情報ビットを合成した結果の信号となり、各階調信号データライン１８に出力される。
【０１０３】
これにより、画像情報に付加情報ビットを加えることで、全体が暗い画面ではより明るい輝点を表示したり、エッジを強調したりすることができる。
【０１０４】
例えば、図９に示す表示素子の階調駆動方法のように、６ビット階調表示を行う場合には、２ビットの付加情報ビットを設けることができる。
【０１０５】
本参考例の表示素子では、図１１に示すように、付加情報ビットａ０およびａ１の選択表示を行うことで、実質的に１６階調レベル単位のオフセットをかけることが可能になり、最大３２階調レベルを画像に付与することができる。ダイナミックレンジは、６３階調レベルの１．５倍の階調レベルでの範囲内で輝度調節が可能となる。
【０１０６】
これにより、例えば、画面の平均輝度レベルが低く、全体に暗い印象を与えるような画像のときには、付加情報ビットの選択により明階調レベルをより明るくなるようにしてキラメキ感のある画質を表現することができる。また、画像に対して輪郭部分を強調することに用いたり、画像に文字情報等を上書きするような場合にも用いることができる。
【０１０７】
なお、付加情報ビットの制御内容は、図１０に示すように、入力画像に対する処理であっても良いし、外部からの情報であっても良い。
【０１０８】
また、本参考例の表示素子は、全階調信号情報ビット数をＮ、メモリビット数をＭ、１フィールド内の画素選択回数をＫとすれば、ビット数Ｆ＝Ｍ×Ｋ−Ｎとなる付加情報ビットを画像情報に付与することが可能である。
【０１０９】
すなわち、メモリビット数がＭビットということは、サブフィールド期間内で最大２M 階調数の表示が可能であり、適当な重みを持たせたＫ個のサブフィールドの組み合わせにより、実質的な表示状態は、Ｍ×Ｋビットの表現ができる。
【０１１０】
ここで、重みが２のべき乗で構成される階調表現を行った場合、最大２M*K 階調数が表示できるが、動画偽輪郭低減のために最大重みのサブフィールドを２分割し、かつ最大重みのサブフィールドをできるだけ短くし、最終的には２N （Ｎ≦Ｍ×Ｋ）の階調表示が行えるように設定する。
【０１１１】
例えば、Ｎ＝８、Ｍ＝３の場合には、
第１サブフィールド：６４、表示階調レベル：６４，１２８，２５６
第２サブフィールド：１、表示階調レベル：１，２，４
第３サブフィールド：８、表示階調レベル：８，１６，３２
この時、Ｋ＝３、表示階調数＝２9 であり、２8 階調表示に対して冗長性が大きく、最長サブフィールドが長いので強い動画偽輪郭が発生してしまう。
【０１１２】
ここで、以下に示すように、上記第１サブフィールドを２分割して第４サブフィールドを設けた。
【０１１３】
第１サブフィールド：１６、表示階調レベル：１６，３２，１２８
第２サブフィールド：１、表示階調レベル：１，２，４
第３サブフィールド：８、表示階調レベル：８，１６，３２
第４サブフィールド：１６、表示階調レベル：１６，３２，１２８
この時、Ｋ＝４であり、第１サブフィールドと第４サブフィールドとで同じ信号を用いた場合には、それぞれの階調レベル３２および６４で２８階調の内の上位２ビットの階調レベル１２８と６４とを表現する。また、同じサブフィールド内で表示可能な１６階調レベルは、全体の階調表現には依存しない独立した画像表示ビットとすることができ、この場合は、１ビットで０，３２を表現できる。
【０１１４】
また、第１サブフィールドおよび第４サブフィールドのそれぞれの付加情報ビットを独立して制御する場合には、２ビットにて、０，１６，３２の３値を表現することができる。
【０１１５】
同様の表現で６ビット階調表現をする際には、Ｍ＝２およびＭ＝３であっても付加情報ビットを設けることができないが、Ｍ＞３であれば冗長性が生じるので付加情報ビットを設けることが可能になる。
【０１１６】
以上により、Ｆ＝Ｍ×Ｋ−Ｎを満たす付加情報ビットを画像情報に加えることで、階調信号データを記憶する際に必要な信号電極線の範囲内で、例えば、平均的な輝度レベル等の画像の表示状態に応じて、表示輝度を調整した出力を行うことができる。
【０１１７】
以上のような構成の表示素子による動画偽輪郭の低減効果について、より具体的にするために、表１〜表４を用いて以下に説明する。
【０１１８】
ここで説明する表示素子は、図１に示すメモリ素子３が３ビット（または２ビット）の情報を記憶でき、ブロック６において３ビット（２ビット）階調表示が可能な表示素子である。
【０１１９】
この表示素子において、階調表示ビット数がＮビットである場合の時分割比率、および階調誤差の絶対値は、表１に示すようになる。この時、最長のサブフィールドは、図５に示す時分割階調駆動方式と同様に２分割し、より短いサブフィールドを間に配置している。
【０１２０】
【表１】
【０１２１】
なお、表１においては、Ｎ階調ビットのときにメモリビットにＭビットを用いる場合をＮ（Ｍ）と示している。
【０１２２】
各サブフィールドに対応する画像情報ビット番号ｂn および付加情報ビット番号ａn は、分割比率と共に併記した。また、表１の階調誤差を算出するための階調信号パターンは、重みの大きなサブフィールドの表示状態が２階調領域間でスイッチングするようなパターンについて比較している。
【０１２３】
上記表１において、画素１について上位ｍビット目のみオン、画素２については上位ｍ−１ビット以下が全てオンである場合には、１２ビット階調（Ｎ＝１２）であり、かつｍ＝１であれば、画素１において４０９６階調中の２０４８の階調レベルを表示しており、画素２において２０４７階調レベルを表示していることを示している。
【０１２４】
また、ｍ＝２であれば、画素１は１０２４階調レベルであり、画素２は１０２３階調レベルを表示している。つまり、画素１と画素２との階調差は１であり、かつ大きなレベルでビット遷移が起こる階調レベル同士を比較している。
【０１２５】
また、表１には、メモリビットが３ビットの場合であって、かつ階調ビットＮが１２ビットから６ビットの場合の時分割パターンと、メモリビットが２ビットの場合であって、かつ階調ビットＮが８ビットと６ビットの場合の時分割パターンによる階調誤差が示されている。
【０１２６】
階調誤差の算出は、上段にて図６および図７を用いて説明した方法により行われ、表１においては、３ビットのメモリを用いた構成では、階調ビットが９ビット、８ビットあるいは６ビットを用いた構成であれば、階調誤差を１階調以下にできる。
【０１２７】
また、７ビット階調の場合には、階調誤差が１階調以上発生しているため、階調反転の可能性はあるが、発生の程度を許容範囲内に抑えることができれば問題はない。
【０１２８】
上記と同様に、２ビットのメモリを用いた構成の場合、画素自体の表現階調は２ビット階調となり、表現階調数に合わせてサブフィールドの数が３ビットのメモリをとした場合よりも増加する。その場合、６ビット階調表示では、階調誤差が１階調以下であるため、動画偽輪郭を無視できるくらいまで低減される。しかしながら、８ビット階調表示では最大約２階調レベルの階調誤差が発生しているため、表示上は問題があるが、３ビットのメモリであれば問題がないことが分かる。
【０１２９】
また、以下に示す動画偽輪郭発生に対する対策を施さない場合と比べて、著しい動画偽輪郭の低減効果があることがわかる。
【０１３０】
すなわち、図１においてメモリ素子３が３ビット（または２ビット）情報を記憶でき、ブロック６において３ビット（２ビット）階調表示可能な素子において、階調表示ビット数がＮビットである場合に最長のサブフィールドを分割表示しない表示素子の階調誤差の絶対値は、表２に示すようになる。
【０１３１】
【表２】
【０１３２】
表２に示すように、いずれの時分割方式においても、階調誤差を全ての階調ビット遷移で１階調以下とすることができないため、動画偽輪郭が発生して表示が適切で無いことが分かる。
【０１３３】
しかし、上記のように、画素にメモリビットを設けて多階調画素とすることにより、以下に示すメモリを持たない構成の表示素子と比較して動画偽輪郭の低減効果があることが認められる。
【０１３４】
図１において、メモリ素子３が１ビット情報を記憶でき、ブロック６において２値階調表示が可能な表示素子であって、最大重みのビット情報を走査する最長サブフィールドを２分割しない表示素子、上記最長サブフィールドのみを２分割した表示素子の階調誤差の絶対値を表３および表４に示す。
【０１３５】
【表３】
【０１３６】
【表４】
【０１３７】
最長サブフィールドを２分割しない表示素子では、表３に示すように、最上位階調ビットの遷移により最大表示階調レベルのおよそ２５％レベルの階調誤差が発生することが分かる。
【０１３８】
また、最長サブフィールドのみを２分割した表示素子では、表４に示すように、階調誤差の著しい低減効果は最上位階調ビットの遷移のみであり、より下位の階調ビット遷移に対しての効果はほとんどないことが分かる。
【０１３９】
以上のように、少ないビットの階調表示を行う際には、最長サブフィールドを２分割することで階調誤差を小さくでき、動画偽輪郭の発生を低減できる。また、多ビットの階調表示を行う際には、最長サブフィールドだけでなく他のサブフィールドも２分割することで、下位の階調ビット遷移に対しても階調誤差を小さくでき、動画偽輪郭の発生をより確実に低減できる。
【０１４０】
本参考例の表示素子においては、以上のような構成により、時分割数、時分割比率およびメモリビット数を調整して、より多様な組み合わせの階調表示出力設定を行うことで、動画偽輪郭の発生を低減でき、かつドライバの負担も抑えた表示素子を得ることができる。
【０１４１】
〔実施形態〕
本発明の表示素子およびその階調駆動方法に関する実施形態について、図１２〜図１７に基づいて説明すれば、以下のとおりである。
【０１４２】
なお、説明の便宜上、上記参考例にて説明した図面と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。
【０１４３】
本実施形態の表示素子５０は、図１２に示すように、表示画面内（ｎ、ｍ）座標に設けられており、マトリクス内に、アクティブ素子２、選択回路２０、メモリ素子Ａ（第１記憶手段）１９、メモリ素子Ｂ（第２記憶手段）１９’およびブロック６を備えており、２本の走査信号Ｓ１ｎ・Ｓ２ｎが、それぞれアクティブ素子２および選択回路２０へ入力されている。また、ブロック６は、駆動素子４と光学変調素子５とを備えている。
【０１４４】
アクティブ素子２へ入力される階調信号データＤｍは、同じくアクティブ素子２へ入力される走査信号Ｓ１ｎが選択状態であり、かつ走査信号Ｓ２ｎが選択状態である場合には、選択回路２０により経路ａを経て出力され、メモリ素子Ａ１９に記憶保持される。そして、メモリ素子Ａ１９から信号経路ａ’を経てメモリ素子Ｂ１９’に記憶データが出力保持される。
【０１４５】
一方、走査信号Ｓ１ｎが選択状態であり、かつ走査信号Ｓ２ｎが非選択状態である場合には、選択回路２０が経路ｂを経て階調信号データＤｍを出力し、メモリ素子Ｂ１９’が階調信号データＤｍを保持する。
【０１４６】
本実施形態の表示素子５０は、以上のように、メモリ素子Ｂ１９’の記憶状態に応じた階調信号データＤｍを駆動素子４へ送信することで、光学変調素子５から上記記憶状態に応じた光出力を得ることができる。
【０１４７】
また、走査信号Ｓ１ｎが選択状態であり、かつ走査信号Ｓ２ｎが非選択状態であって、メモリ素子Ｂ１９’に階調信号データＤｍが保持された後で走査信号Ｓ１ｎが非選択となった場合には、走査信号Ｓ２ｎが非選択状態から選択状態へ移行する。これにより、メモリ素子Ｂ１９’に保持された階調信号データＤｍは、経路ａ’を経てメモリ素子Ａ１９の保持データに書き換えられる。よって、上記と同様に、メモリ素子Ｂ１９’の記憶状態に応じた階調信号データＤｍを駆動素子４へ送信することで、光学変調素子５から上記記憶状態に応じた光出力を得ることができる。
【０１４８】
なお、メモリ素子Ａ１９は、長時間の記憶保持が可能なメモリであり、不揮発性メモリであることが好ましい。また、メモリ素子Ｂ１９’は少なくともサブフィールド期間、記憶を維持できるメモリであり、コンデンサ等を用いた揮発性メモリであっても良いし不揮発性のメモリであっても良い。
【０１４９】
ここで、上記のような構成の表示素子５０において、メモリ素子Ａ１９が１ビットメモリであり、４ビットの階調駆動表示を行う方法について以下に説明する。
【０１５０】
全ライン走査に要する時間Ｔｓ（以下、走査時間Ｔｓと示す）を、最小ビットのサブフィールドの比率１に対応する時間と同じにすると、図１３に示すように、各ビットｂｎのサブフィールド期間は、
ｂ３：ｂ２：ｂ１：ｂ０：ｂ３＝４：４：２：１：４
のように設定される。
【０１５１】
ここで、１フィールド期間Ｔｆに対して、第１回目の走査２１においては、図１２における走査信号Ｓ１ｎおよびＳ２ｎが共に選択状態であり、階調信号データＤｍをメモリ素子Ａ１９およびメモリ素子Ｂ１９’に保持すると共に表示を行う。第２回目以降の走査２２〜２４は、走査信号Ｓ２ｎが非選択状態であるため、メモリ素子Ａ１９を介すことなく、メモリ素子Ｂ１９’へ信号が書き込まれて表示を行う。この段階でｂ３からｂ０のデータは、全て外部から入力されるが、走査２１’では、外部からｂ３のデータ信号を再入力することなく、メモリ素子１９’から２回目のｂ３データの表示を行う。
【０１５２】
このとき、図１２に示す走査信号Ｓ１ｎが非選択状態であり、走査信号Ｓ２ｎは選択状態となり、メモリ素子Ａ１９に保持されたデータがメモリ素子Ｂ１９’へ転送され表示が行われる。
【０１５３】
データビット入力の順序については、動画偽輪郭に最も影響を及ぼす最上位ビットに対応する期間を時分割表示する必要があるため、上位のビットを先に入力し、メモリ素子Ａ１９に記憶させる必要がある。また、ｂ３に対応するサブフィールドの分割比率を４：４とし、分割されたサブフィールドの長さを均等にすると、動画偽輪郭の低減効果を最大にすることができる。
【０１５４】
また、走査時間Ｔｓが、最下位ビットサブフィールドの２倍の時間になるように設定した表示素子の階調駆動方法が、図１４に示されている。この場合も図１３と同様に、各ビットｂｎのサブフィールド期間を、
ｂ３：ｂ２：ｂ１：ｂ０：ｂ３＝４：４：２：１：４
のように設定することができる。
【０１５５】
ここで、図１３に示す走査と図１４に示す走査とは、図１３では、走査２４が全ラインを走査し終わってから走査２１’が開始されているのに対し、図１４では、走査２４が全ラインを走査し終わらないうちに走査２１’を開始する点で異なっている。
【０１５６】
図１２に示す走査信号Ｓ１ｎとＳ２ｎとは、独立した走査が可能であるため、図１４に示すように、走査時間Ｔｓの設定を長くすることもでき、各ライン当たりの選択時間を長くすることが可能になる。
【０１５７】
その結果、データの転送時の時間的なマージンを作ることができるとともに、駆動周波数を低く抑えることができるため、実施形態１の表示素子１と比較して、ドライバの負担をより小さくできるとともに、ドライバの消費電力を低くすることが可能になる。
【０１５８】
さらに、図１５に示すように、走査時間Ｔｓが最下位ビットサブフィールドの３倍の時間になるように設定した場合には、走査２１〜２４の走査は、それぞれの走査が終わるまでは次の走査を行うことができないため、走査２３の後の走査２４までの走査時刻までビットに対応するサブフィールド期間以上の時間的な余裕ができる。
【０１５９】
本実施形態の表示素子５０は、このような余裕期間において、走査２１''を行い、メモリ素子Ａ１９のデータを出力表示する。
【０１６０】
このようにして、時分割表示比率は、
ｂ３：ｂ３：ｂ２：ｂ３：ｂ０：ｂ３＝４：４：２：１：１：３
となる。このとき、走査２１’および走査２１''の走査開始タイミングを変えれば他の時分割比率での走査も可能になる。
【０１６１】
例えば、走査２４の開始タイミングを遅らせ、走査２１’を行わない設定にした場合には、時分割表示比率を、
ｂ３：ｂ３：ｂ２：ｂ３：ｂ０＝４：４：２：４：１
と設定することができる。
【０１６２】
また、走査２１''と走査２４との間の時間間隔を変更した場合には、
ｂ３：ｂ３：ｂ２：ｂ３：ｂ０：ｂ３＝４：４：２：３：１：１
と設定することも可能である。
【０１６３】
ただし、時分割パターンにより動画偽輪郭の発生度合いが変化するため、走査２１’によるサブフィールド期間が走査２１''によるサブフィールド期間よりも長くなるような、時分割パターンを採用することがより好ましい。
【０１６４】
それゆえ、図１５の設定においては、
ｂ３：ｂ２：ｂ１：ｂ０：ｂ０：ｂ３＝４：４：２：１：１：３
が最適となる。
【０１６５】
上記の走査開始条件の制約から、最も動画偽輪郭を小さくする時分割比率にするための走査時間Ｔｓは、１フィールド期間をＴｆ、全階調表示ビット数をＮ、メモリ素子の記憶ビット数をＭとすれば、
Ｔｓ／Ｔｆ≦２k ／（２N −１）
となる関係を満たすことで実現できる。
【０１６６】
なお、ｋは、Ｍまたは（Ｎ−１）／２の何れか小さい方の整数値である。
【０１６７】
線順次走査で全行を走査する場合には、全行の走査が終ってから同一機構で次の走査を開始するときに、その一走査に要する時間Ｔｓは、Ｔｓ≦Ｔｆ／（２N−１）の条件式を満足する必要がある。ここで、上記関係式の右辺の値は最小サブフィールドの長さに対応する時間である。実質的に一走査時間が最小サブフィールド期間よりも短ければ、全行の走査が終った後に同一の走査機構によって再度走査を始めることができる。本発明においては、時間の重みが大きいサブフィールドを分割し、かつフィールド期間の重みの大きい順に走査を行っている。例えば、６ビット階調表示であれば、３２（ｂ５）：１６（ｂ４）：８（ｂ３）：４（ｂ２）：２（ｂ１）：１（ｂ０）のサブフィールド分割比率に対して、最長サブフィールドを２分割し、 フィールド前後に配置するため、１６（ｂ５）：１６（ｂ４）：８（ｂ３）：４（ｂ２）：２（ｂ１）：１（ｂ０）：１６（Ｍｂ５）ｂのように配置される。なお、Ｍｂ５はメモリされたビット情報ｂ５を意味する。メモリビットの出力走査（第４のステップ）は、メモリを用いない場合の通常走査（第３のステップ）とは独立した機構により行うことができる。このため、１（ｂ０）：１６（Ｍｂ５）の期間における走査で第３のステップの走査後に最小サブフィールド期間の遅延を持って第４のステップの走査が行われることになる。このとき、２（ｂ１）：１（ｂ０）の期間において、第３のステップの走査時間を最長にするための条件は、Ｔｓ＝Ｔｆ・２／（２N −１）の関係式を満たすことである。つまり、Ｔｓがｂ１ビットのサブフィールド期間に対応する時間になることが条件となる。
【０１６８】
同様に、メモリビットを２つ用いる場合には、各サブフィールド配置は、１６（ｂ５）：８（ｂ４）：８（ｂ３）：４（ｂ２）：２（ｂ１）：８（Ｍｂ４）：１（ｂ０）：１６（Ｍｂ５）であり、２（ｂ１）：８（Ｍｂ４）の期間において、 第３のステップの走査にｂ１ビットのサブフィールド期間の遅延を持ってＭｂ４ビットを出力する第４のステップの走査が行われる。１（ｂ０）：１６（Ｍｂ５）の期間に対しては上記と同様である。ここで、第３のステップの走査を最長にするための条件は、Ｔｓ＝Ｔｆ・２2 （２N −１）の関係式を満たすことである。つまり、Ｔｓがｂ２ビットのサブフィールド期間に対応する時間になることが条件となる。
【０１６９】
以上のように、上記関係式を一般化すれば、走査に要する最長時間Ｔｓは、対応するメモリビットの数Ｍに応じて、Ｔｓ＝Ｔｆ・２M ／（２N −１）と表現することができる。しかしながら、重みの大きい順に従ってサブフィールドをフィールドの前後に分割配置し、かつ第３のステップによる走査の後に第４のステップを行うため、 メモリビットの数が大きくなってもメモリ出力のサブフィールド配置ができなくなり、最大の走査時間は、Ｔｓ＝Ｔｆ・２(N-1)/ 2／（２N −１）となる。
【０１７０】
例えば、 Ｎ＝６、 Ｍ＝３の場合、各サブフィールドの配置は、１６（ｂ５）：８（ｂ４）：４（ｂ３）：４（ｂ２）：４（Ｍｂ３）：２（ｂ１）：８（Ｍｂ４）：１（ｂ０）：１６（Ｍｂ５）となり、４（ｂ３）：４（ｂ２）：４（Ｍｂ３）のフィールドにおいて、Ｔｓ＝Ｔｆ・２2 ／（２N −１）であれば、第３のステップの走査時間が最長になる。つまり、期間の長さが同じｂ３およびｂ２ビットの表示サブフィールドが隣接して配置されるようになるためである。
【０１７１】
なお、Ｎ＝６、 Ｍ＝３の場合の各サブフィールドの配置は、他にも、１６（ｂ５）：８（ｂ４）：４（ｂ３）：４（ｂ２）：２（ｂ１）：４（Ｍｂ３）：８（Ｍｂ４）：１（ｂ０）：１６（Ｍｂ５）、あるいは１６（ｂ５）：８（ｂ４）：４（ｂ３）：４（ｂ２）：２（ｂ１）：１（ｂ０）：４（Ｍｂ３）：８（Ｍｂ４）：１６（Ｍｂ５）のように配置することも可能である。前者の配置では、Ｔｓが最大比率４（ｂ２）の期間、 後者の配置では、最大比率２（ｂ１）の期間となり走査期間が２倍変化する。このように、配置によってはＴｓの最大設定値は変化するものの、上記関係式は満たすことは可能である。
【０１７２】
このように、メモリビットを増やすことによって走査時間を、Ｔｓ＝Ｔｆ・２(N-1)/2 ／（２N −１）にできる。
【０１７３】
先の条件に合わせて、これを定式化すれば、走査時間の設定条件は、Ｔｓ≦Ｔｆ・２k ／（２N −１）であり、ｋはＭと（Ｎ−１）／２との何れか小さい方の整数値になる。よって、上記の関係式Ｔｓ／Ｔｆ≦２k ／（２N −１）を得ることができる。
【０１７４】
以上の関係式を満たすようにＴｓを設定する本発明により、動画偽輪郭を効果的に低減するとともに、走査に要する時間を長く取ることができるため、素子の駆動周波数を低くすることができ、消費電力を低減できる。
【０１７５】
また、上述の説明では、メモリ素子Ａ１９が１ビットであるときの例を示したが、より多ビットのデータがメモリできる場合においても、同様の手法を用いることにより、動画偽輪郭をより効果的に低減し、良好な多階調表示を行うことができる。
【０１７６】
ここで、図１２に示す表示素子５０の構成において、２ビットを記憶できるメモリ素子Ａ１９と１ビットを記憶できるメモリ素子Ｂ１９’とを備えた表示素子を例に挙げて、その階調駆動方法について以下に説明する。
【０１７７】
この表示素子は、表示階調が６ビットであり、全ラインを１回走査するのに要する時間が最小サブフィールドの長さと同じであるとする。
【０１７８】
まず、上述した表示素子の階調駆動方法について、サブフィールドの選択方法をルール化すると以下のようになる。
【０１７９】
１．１フィールド期間内に階調ビットの数だけＳ１ｎラインを走査する。
【０１８０】
２．上位のビット情報をメモリ素子Ａ１９で記憶する。
【０１８１】
３．Ｓ１ｎラインの走査の後、次の走査までの時間にＳ２ｎラインの走査を行っても良い。
【０１８２】
４．メモリ素子Ａ１９に記憶すべきビット情報を先に走査し、記憶すると共に表示し、メモリデータをＳ２ｎラインの走査によって出力する。
【０１８３】
５．分割した各サブフィールドを、１フィールド期間の前半および後半にできるだけ均等に分布させる。
【０１８４】
以上のような手順にしたがって、各サブフィールドの走査開始時刻を決定すると、図１６に示すように、それぞれのビットの走査は、まず表示と共にメモリ素子Ａ１９に記憶される情報ビットｂ５およびｂ４が、それぞれ走査２５および２６で行われる。これ以降、情報ビットｂ３からｂ０は、走査２７から走査３０によってメモリ素子Ｂ１９’に記憶され、それぞれ次の走査の時刻まで維持される。
【０１８５】
走査３０の後、１階調に相当する表示期間（Ｔｓに等しい）経過後、Ｓ２ｎラインによる走査２６’が行われる。さらに８Ｔｓ期間の後、Ｓ２ｎラインによる走査２５’が行われる。このようにして１フィールド期間内の各ビットサブフィールドの比率および対応ビットは、
ｂ５：ｂ４：ｂ３：ｂ２：ｂ１：ｂ０：ｂ４：ｂ５＝１６：８：８：４：２：１：８：１６
となる。
【０１８６】
この表示素子を備えた表示装置に発生する階調誤差の絶対値は、表５に示すように、０．８９階調となる。よって、この駆動方式では動画偽輪郭による階調反転は起こらず、良好な画像を提供できる。
【０１８７】
【表５】
【０１８８】
以上のような階調駆動方法を採用した表示素子に対し、走査時間Ｔｓを１フィールド期間Ｔｆの６分の１、すなわち、Ｔｆ＝６×Ｔｓとした場合には、図１７に示すように、６ビット階調駆動において、Ｓ１ｎラインを走査するために要する時間が最も長くなっている。この条件の場合には、上記表示素子の場合と比較して、１ラインを走査に要する期間が１０．５倍であり、長いため、表示装置のドライブ周波数を低くすることができる。
【０１８９】
しかし、このような構成の表示素子の場合には、表示上の時分割数が増加し、サブフィールドの数が１１個必要になる。
【０１９０】
この表示素子では、先ず、走査２５および走査２６において、メモリ素子Ａ１９にｂ５およびｂ４のビット情報を記憶するとともに表示が行われる。次に、走査２７によって、ｂ３のビット情報がメモリ素子Ｂ１９’に記憶され、サブフィールドの比率が８の期間表示される。続いて、Ｓ２ｎラインによる走査２５’によってメモリ素子Ａ１９に記憶されたビット情報ｂ５が、メモリ素子Ｂ１９’に記憶され、表示が行われる。サブフィールドの比率が２．５の時間を経過した後、走査２７に連続してＳ１ｎによる走査２８が開始され、情報ビットｂ３の表示が行われる。
【０１９１】
このように、Ｓ１ｎラインの走査２５〜３０が、走査時間Ｔｓの周期で連続して走査され、情報ビットｂｎに必要なサブフィールド期間が走査時間Ｔｓに満たない場合に、Ｓ２ｎラインの走査２５’、２５''、２５''' 、２５''''および２６' により情報ビットｂ５およびｂ４が分割表示される。
【０１９２】
この結果、サブフィールドと対応する表示ビットは、
ｂ５：ｂ４：ｂ３：ｂ５：ｂ２：ｂ５：ｂ１：ｂ４：ｂ５：ｂ０：ｂ５＝１０．５：１０．５：８：２．５：４：６．５：２：５．５：３：１：９．５
となり、情報ビットｂ５が５分割、ｂ４が２分割された形となる。
【０１９３】
このときの階調誤差の絶対値は、表５に示すように、２．５７階調となる。このように、走査時間Ｔｓを１フィールド期間Ｔｆの６分の１、すなわち、Ｔｆ＝６×Ｔｓとした表示素子では、上述した表示素子よりも階調誤差が大きくなり、動画偽輪郭の発生を低減することができない。
【０１９４】
これにより、走査時間Ｔｓを、最小サブフィールドの長さと同じにした本実施形態の表示素子５０は、動画偽輪郭の発生をより効果的に低減できることが分かる。
【０１９５】
ここでさらに、全ライン走査に要する時間をＴｓ、１フィールド期間をＴｆ、メモリ素子Ａ１９のメモリビット数をＭ、全階調表示ビット数をＮとしたとき、上記のようなサブフィールドの表示ルールに従って時分割数を決定した場合の階調誤差について、表６を用いて以下に説明する。
【０１９６】
【表６】
【０１９７】
表６に示すように、Ｔｆ／（Ｔｓ（２N −１））の欄の数値は最小ビットを表示するサブフィールド期間を基準にしたときの走査時間Ｔｓの比率を表しており、例えば、駆動形態♯１では、走査時間Ｔｓが最小サブフィールドと同じ走査時間であり、駆動形態♯２では２倍の走査時間であることを示している。
【０１９８】
それぞれの駆動形態における階調誤差の最大値（ここでは、隣接する２領域の階調が１だけ異なり、１フィールド当たり１画素の速度で移動する場合の視認階調誤差を指す）は、それぞれのメモリビット数を用いた範囲内では、ほぼ同等な値を示している。そして、走査時間Ｔｓの比率を相対的に増加させた場合、階調誤差が増加する傾向にある。これは、走査時間Ｔｓ期間の比率が大きくなることによってメモリに記憶された上位ビットのデータをより細分化したフィールドで分割して出力する必要が生じるためである。
【０１９９】
メモリビットの出力のためにできるだけサブフィールドの数を増やさないで、動画偽輪郭による最大階調誤差が最も小さくなるように条件を設定する場合、走査時間Ｔｓをできるだけ短くすることが望ましいが、少なくとも、
Ｔｓ／Ｔｆ≦２k ／（２N −１）
を満していれば、階調誤差を最小にすることができる。
【０２００】
ここで、ｋは、Ｍまたは（Ｎ−１）／２の何れか小さい方の整数値である。
【０２０１】
表６においては、上記関係式を満たすか否か（肯、否）により区別した。例えば、駆動形態♯６〜♯８において、最も階調誤差が小さくなる条件は、表６に示すように、駆動形態♯６である。
【０２０２】
このとき、走査時間Ｔｓの比率は２であるが、２より小さい値としても時分割の比率には変更がないため同じ表示結果が得られる。また、走査時間Ｔｓの比率が４の場合にはメモリビットに記憶されたｂ４情報の出力タイミングにより階調誤差が異なる。駆動形態♯８は、ｂ０のサブフィールドより前に８期間のｂ４のサブフィールドがあるため、駆動形態♯７と比較すると大きな値となる。このときは階調誤差が小さい駆動形態♯７を選べば良い。
【０２０３】
なお、表６において、Ｔｓ／Ｔｆ≦２k ／（２N −１）の関係式を満たさない場合、すなわち判断結果が「否」である駆動形態においては、上記関係式を満たす場合、すなわち判断結果が「肯」である場合よりもサブフィールドの数が多くなる。また、走査時間Ｔｓの比率を比較例３で示したように可能な限り大きくすれば、階調誤差が表５に示すように、無視できない大きさに増大して行くことが予想される。
【０２０４】
以上のように、本実施形態の表示素子５０は、階調誤差をできるだけ抑えるために、上記関係式を満たすように、全ラインの１回の走査に要する時間を短く設定することで、より効果的に動画偽輪郭の発生を低減し、良好な多階調表示を行うことが可能になる。
【０２０５】
また、本発明の表示素子の階調駆動方法は、第１の電極と上記第１電極と交差する第２の電極を持ち、上記第１電極と上記第２電極の交差部に対応して電気光学変調素子と、Ｍビット（Ｍ≧１）の情報を記憶するメモリ素子と、アクティブ素子によって構成される表示素子において、１フィールド期間内に定まった時間間隔比にてＫ回（Ｋ≧１）の走査を行う場合には、各走査においてメモリ素子に画像情報の内多くともＭビットの記憶状態を設定し、次の走査が行われるまで、上記メモリ情報に応じたＭビット階調表示での光学変調素子の点灯を維持することを特徴とする表示素子の階調駆動方法であってもよい。
【０２０６】
また、本発明の表示素子の階調駆動方法は、上記表示素子の階調駆動方法において、全フィールド期間が非走査となる場合には、非走査となる直前の走査において画像信号の上位Ｍビットの画像情報を上記メモリ素子に設定し、上記メモリ素子の記憶状態に応じて光学変調素子がＭビット階調表示を持続することを特徴とする表示素子の階調駆動方法であってもよい。
【０２０７】
また、本発明の表示素子の階調駆動方法は、上記表示素子の階調駆動方法であって、１フィールド期間内に定まった時間間隔比にて複数回の走査を行う場合には、最上位の重みを持つ表示期間を複数の表示期間に分割し、該分割表示期間をフィールドの前半部と後半部にそれぞれ配置し、１フィールド期間内に定まった時間間隔比にてＫ回（Ｋ≧２）の走査を行い、上記走査においては入力された画像信号に基づき、上記メモリ素子に画像情報の内多くともＭビットの記憶状態を設定し、上記メモリ素子の記憶状態に応じて次の走査が行われるまで該光学変調素子がＭビット階調表示の点灯を維持することを特徴とする表示素子の階調駆動方法であってもよい。
【０２０８】
また、本発明の表示素子の階調駆動方法は、上記表示素子の階調駆動方法であって、全階調信号情報ビット数をＮ、メモリビット数をＭ、１フィールド内の走査回数をＫとするときにビット数Ｆ＝Ｍ×Ｋ−Ｎとなる付加情報ビットを画像情報に付与することを特徴とする表示素子の階調駆動方法であってもよい。
【０２０９】
また、本発明の表示素子の階調駆動方法は、第１の電極と上記第１電極と交差する第２の電極を持ち、上記第１の電極と上記第２の電極の交差部に対応して電気光学変調素子と、メモリ素子と、アクティブ素子によって構成される表示素子において、第１の走査においては上記メモリ素子の記憶状態を設定し、第２の走査においては上記電気光学変調素子の表示状態を設定し、上記第２の走査とは独立に第３の走査において上記メモリ素子の記憶状態を用いて上記光学変調素子の表示状態を設定する階調駆動方法において、上記第１の走査における次走査までの間隔はフィールド期間内の対応するビット表示期間の全期間の略半分に対応する期間とすることを特徴とする階調駆動方法であってもよい。
【０２１０】
また、本発明の表示素子の階調駆動方法は、上記表示素子の階調駆動方法であって、全ラインを順次選択走査する時間をＴｓ、１フィールド期間をＴｆ、全階調表示ビット数をＮ、メモリ素子の記憶ビット数をＭとするとき、Ｔｓ／Ｔｆ≦２k ／（２N −１）（ｋは、Ｍまたは（Ｎ−１）／２のいずれか小さい方の整数値）となる関係を満たすことを特徴とする階調駆動方法であってもよい。
【０２１１】
また、本発明の表示素子の階調駆動方法は、上記表示素子の駆動方法であって、全階調信号情報ビット数をＮ、メモリに記憶された出力すべき階調信号情報ビットがＪビット目であり、上記第２の走査でｋビット目の階調信号情報ビットを出力する際、上記第２の走査の直前、または直後の上記第３の走査によって出力される階調信号情報ビット番号Ｊは、ｋ＋Ｊ＝Ｎ−１の関係を満たすことを特徴とする階調駆動方法であってもよい。
【０２１２】
また、本発明の表示素子の階調駆動方法は、上記表示素子の駆動方法であって、上記第２の走査の直前、および直後の第３の走査で出力される階調信号情報が同一の階調信号情報ビット番号であるとき、それぞれの表示期間は上記第２の走査直後の表示期間が第２の走査直前の表示期間よりも長くなることを特徴とする階調駆動方法であってもよい。
【０２１３】
【発明の効果】
本発明の表示素子は、以上のように、適当な重みを持たせたＫ個の表示期間を組み合わせて時分割階調表示のための走査を行う際、上記Ｋ個の表示期間のうち上位の重みを持つ表示期間を複数に分割するとともに、該分割した表示期間をフィールドの前半部と後半部とに均等に配置して、走査を行う制御手段によって走査され、互いに交差する複数の信号線と走査線との交差部に設けられており、光学変調素子とアクティブ素子とを備えた表示素子において、上位の重みを持つ表示期間に対応する階調信号情報を記憶する第１記憶手段と、上記以外の階調信号情報を記憶する第２記憶手段と、上記第１記憶手段に記憶され ている階調信号情報を、上記分割された表示期間の前半部として、上記光学変調素子に出力して表示を行い、次に、上記第２記憶手段に記憶されている階調信号情報を上記光学変調素子に出力して表示を行い、次に、上記第１記憶手段に記憶されている階調信号情報を、上記分割された表示期間の後半部として、上記光学変調素子に出力して表示を行う手段とを備えている構成である。
【０２１４】
それゆえ、制御手段が、動画偽輪郭の発生に影響を与える上位ビットの階調信号情報を走査する表示期間を複数に分割することで、動画偽輪郭の発生を低減することができる。
【０２１５】
また、第１および第２記憶手段が上位ビットおよびそれ以外の下位ビットの階調信号情報をそれぞれ記憶しているため、画素走査後のデータの保持状態を減衰させることなく、上記各記憶手段から光学変調素子へ信号を伝達し、表示状態を維持することができる。よって、階調駆動用ドライバの出力回数を軽減し、階調駆動用ドライバの負担を軽減するとともに、消費電力を削減できる。
【０２１６】
さらに、１フィールド期間内に再度走査が行われる上記分割した表示期間の上位ビットの階調信号情報を第１記憶手段が記憶しているため、再走査が行われる際には、第１記憶手段に記憶された階調信号情報を上記光学変調素子へ出力することにより、さらに階調駆動用ドライバの出力回数を減らすことができ、階調駆動用ドライバの負担を軽減するとともに、消費電力を抑えることができる。
【０２１７】
以上のように、本発明の表示素子によれば、動画偽輪郭の発生を抑え、階調駆動用ドライバの出力回数を減らして階調駆動用ドライバの負担を軽減するとともに、消費電力を削減できるという効果を奏する。
【０２１８】
また、上記表示期間は、均等に２分割されていることがより好ましく、動画偽輪郭の低減効果を最大にすることができるという効果を奏する。
【０２１９】
また、全ライン走査に要する時間をＴｓ、１フィールド期間をＴｆ、上記時分割階調表示における全階調表示ビット数をＮ（Ｎ≦Ｋ）、上記第１記憶手段の記憶ビット数をＭ、とすると、Ｔｓ／Ｔｆ≦２ｋ／（２Ｎ−１）（ｋは、Ｍまたは（Ｎ−１）／２の何れか小さい方の整数値）の関係式を満たすことがより好ましい。
【０２２０】
それゆえ、上記関係式を満たすように全ライン走査に要する時間を設定することで、走査の回数をできるだけ少なくすることができ、かつ動画偽輪郭が小さくなるように上記分割された表示期間を配置することが可能になるという効果を奏する。
【０２２１】
また、本発明に係る表示素子では、上記Ｔｓ、上記Ｔｆ、上記Ｍ、および上記Ｎが、Ｔｓ／Ｔｆ＝２ ｋ ／（２ Ｎ −１）（ｋは、Ｍまたは（Ｎ−１）／２の何れか小さい方の整数値）の関係式を満たしていることが好ましい。
【０２２２】
本発明の表示素子の階調駆動方法は、以上のように、互いに交差する信号線および走査線の交差部に設けられており、光学変調素子とアクティブ素子とを備えた表示素子の階調駆動方法において、適当な重みを持たせたＫ個の表示期間を組み合わせて時分割階調表示のための走査を行う際、入力された階調信号情報のうち、上位ビットの階調信号情報を走査する表示期間を複数に分割するとともに、該分割された表示期間をフィールドの前半部と後半部とに均等に配置する第１のステップと、上記分割された上位ビットの階調信号情報を、上記表示素子に備えられている第１記憶手段に記憶させ、それ以外の下位ビットの階調信号情報を、上記表示素子に備えられている第２記憶手段に記憶させる第２のステップと、上記第１記憶手段に記憶させた上位ビットの階調信号情報を、上記分割された表示 期間の前半部として、上記光学変調素子に出力して表示を行う第３のステップと、上記第２記憶手段に記憶させた下位ビットの階調信号情報を上記光学変調素子に出力して表示を行う第４のステップと、上記第１記憶手段に記憶させた上位ビットの階調信号情報を、上記分割された表示期間の後半部として、上記光学変調素子に出力して表示を行う第５のステップとを有する。
【０２２３】
それゆえ、動画偽輪郭の発生に影響を与える上位ビットの階調信号情報を走査する表示期間を複数に分割することで、動画偽輪郭の発生を低減することができる。
【０２２４】
また、第１および第２記憶手段が上位ビットおよびそれ以外の下位ビットの階調信号情報をそれぞれ記憶しているため、画素走査後のデータの保持状態を減衰させることなく、上記各記憶手段から光学変調素子へ信号を伝達し、表示状態を維持することができる。よって、階調駆動用ドライバの出力回数を軽減し、階調駆動用ドライバの負担を軽減するとともに、消費電力を削減できる。
【０２２５】
さらに、１フィールド期間内に再度走査が行われる上記分割した表示期間の上位ビットの階調信号情報を第１記憶手段が記憶しているため、再走査が行われる際には、第１記憶手段に記憶された階調信号情報を上記光学変調素子へ出力することにより、さらに階調駆動用ドライバの出力回数を減らすことができ、階調駆動用ドライバの負担を軽減するとともに、消費電力を抑えることができる。
【０２２６】
以上のように、本発明の表示素子の階調駆動方法によれば、動画偽輪郭の発生を抑え、より一層階調駆動用ドライバの出力回数を減らして階調駆動用ドライバの負担を軽減するとともに、消費電力を削減できるという効果を奏する。
【０２２７】
また、全階調ビット数をＮ、メモリに記憶された出力すべき階調信号情報ビットがＪビット目であり、上記第４のステップでｋビット目の階調信号情報ビットを出力する際、上記第３のステップおよび上記第５のステップによって出力される階調信号情報ビット番号Ｊは、ｋ＋Ｊ＝Ｎ−１の関係を満たすことがより好ましい。
【０２２８】
それゆえ、各サブフィールドの発光重心がフィールド内でより近接するために動画偽輪郭の発生をできるだけ小さくすることが可能になるという効果を奏する。
【０２２９】
また、上記第３のステップおよび第５のステップで出力される階調信号情報が同一の階調信号情報ビット番号であるとき、それぞれの表示期間は上記第３のステップの表示期間が上記第５のステップの表示期間よりも長くなることがより好ましい。
【０２３０】
それゆえ、第４のステップの表示ＺK の直前における第３のステップおよび直後における第５のステップによる表示情報ＺJ が同一となる場合があるが、その際にはＺK 表示直後の表示期間を直前の表示期間よりも長くなるように表示タイミングを設定することで、上記と同様に各サブフィールドの発光重心がフィールド内でより近接するため動画偽輪郭を小さくすることが可能になるという効果を奏する。
【０２３１】
また、本発明の参考例に係る効果は、以下のように表現できる。
【０２３２】
本発明の表示素子は、以上のように、１フィールド期間内に所定の時間間隔比で１回以上の走査を行う場合には、各走査毎に、最大でＭビット（Ｍ≧１）の情報を記憶する記憶手段と、次の走査が行われるまで、上記記憶手段の記憶した階調信号情報に基づいて、上記光学変調素子が２ M 階調表示での点灯を維持する階調表示点灯維持手段とを備えている構成である。
【０２３３】
それゆえ、Ｍビットの情報を記憶する記憶手段を備えているため、画素走査後の表示データの保持状態が減衰することのないように、階調表示点灯維持手段が表示状態を維持することができる。
【０２３４】
すなわち、動画表示等の走査を行う場合には、各走査毎に表示を行うとともに、その走査における階調信号情報を記憶手段に記憶させることで、走査後も上記記憶手段から階調信号情報を光学変調素子へ送ることができるため、光学変調素子の点灯状態を２ M 階調表示のまま維持できる。
【０２３５】
よって、走査後に光学変調素子の点灯状態を維持するために階調信号情報を再送信する必要がないため、階調駆動用ドライバを非動作状態にでき、階調駆動用ドライバの負担を軽減することができるとともに、階調信号データの転送回数、走査信号の出力回数を減らせるため、表示装置の消費電力を削減できるという効果を奏する。
【０２３６】
また、上記１フィールド期間内に所定の時間間隔比で複数回の走査を行う場合には、最上位の重みを持つ表示期間を複数の表示期間に分割して、該分割された表示期間をフィールドの前半部と後半部とにそれぞれ配置して走査を行うことがより好ましい。
【０２３７】
それゆえ、２のべき乗の重みを持った複数フィールドでの表示を行う際、最大重みを持つフィールドの点灯および非点灯の表示パターンにより発生する動画偽輪郭の発生を軽減できる。
【０２３８】
すなわち、動画偽輪郭は、表示フィールドのフィールド期間内での発光重心の移動量が最大重みのフィールド期間で最も大きくなること、および発光重心の移動量に併せて観視者の視線が移動することの相乗効果で視認されるようになる。そこで、最大重みのフィールド期間を少なくとも２分割し、分割されたフィールド期間をフィールド期間の前半部分と後半部分とに配置表示することで、発光重心が最大重みの点灯状態によらずほぼ一定となり、動画偽輪郭の発生を低減できるという効果を奏する。
【０２３９】
また、全フィールド期間が非走査となる場合には、非走査となる直前の走査において、上位Ｍビットの階調信号情報を上記記憶手段が記憶し、上記光学変調素子が２ M 階調表示での点灯を維持することがより好ましい。
【０２４０】
それゆえ、全フィールド期間が非走査となる場合であっても、画像更新を行わなくても多階調表示状態を維持することができ、複数フィールド表示を行う場合と比較して、データ転送や走査信号を出力する必要がない。よって、ドライバの負担を軽減できるとともに、データ転送回数、走査信号出力回数を軽減できるため、表示装置の消費電力を抑えることができるという効果を奏する。
【０２４１】
また、全階調信号情報ビット数をＮ、メモリビット数をＭ、１フィールド内の走査回数をＫとした場合に、Ｆ＝Ｍ×Ｋ−Ｎの関係を満たす付加情報ビットＦを上記階調信号情報に付与して出力することがより好ましい。
【０２４２】
それゆえ、上記関係式を満たす付加情報ビットを画像情報に加えた場合には、画像の表示状態に応じて、表示輝度を調整した出力を行うことが可能になるという効果を奏する。
【０２４３】
すなわち、記憶手段がＭビットの情報を記憶できるということは、上記分割された表示期間で最大２ M 階調数の表示が可能であり、適当な重みを持たせたＫ個の分割表示期間の組み合わせにより、実質的に、Ｍ×Ｋビットの表現が可能である。よって、Ｆ＝Ｍ×Ｋ− Ｎの関係を満たす付加情報ビットＦを設定し、画像情報に加えることで、階調信号データを記憶する際に必要な信号電極線の範囲内で、例えば、画面の平均輝度レベルが低く、全体に暗い印象を与えるような画像の場合でも、明階調レベルをより明るくなるようにしてキラメキ感のある画質を表現することができる。さらに、画像に対して輪郭部分を強調する場合や、画像に文字情報等を上書きするような場合にも、付加情報ビットを用いることができる。
【０２４４】
本発明の表示素子の階調駆動方法は、以上のように、１フィールド期間内に定まった時間間隔比にて、Ｋ回（Ｋ≧１）の走査を行う場合には、Ｍビット（Ｍ≧１）の情報を記憶する記憶手段に、各走査において画像情報のうち、最大でＭビットの階調信号情報を記憶させ、次の走査が行われるまで、上記記憶手段の記憶した階調信号情報に基づいて、上記光学変調素子がＭビット階調表示での点灯を維持する。
【０２４５】
それゆえ、記憶手段がＭビットの情報を記憶するため、画素走査後の表示デー
タの保持状態が減衰することのないように、表示状態を維持することができる。
【０２４６】
すなわち、動画表示等の走査を行う場合には、各走査毎に表示を行うとともに、その走査における階調信号情報を記憶手段に記憶させることで、走査後も上記記憶手段から階調信号情報を光学変調素子へ送ることができるため、光学変調素子の点灯状態を２ M 階調表示のまま維持できる。
【０２４７】
よって、走査後に光学変調素子の点灯状態を維持するために階調信号情報を再送信する必要がないため、階調駆動用ドライバを非動作状態にでき、階調駆動用ドライバの負担を軽減することができる。さらに、階調信号データの転送回数、走査信号の出力回数を減らせるため、表示装置の消費電力を削減できる。
【０２４８】
以上のように、本発明の表示素子の階調駆動方法によれば、動画偽輪郭の発生を抑え、階調駆動用ドライバの出力回数を減らして階調駆動用ドライバの負担を軽減するとともに、消費電力を削減できるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明の参考例に係る表示素子における信号経路を示す概念図である。
【図２】 図１の表示素子における２ビット階調画素により４ビット階調駆動する際の駆動を示す走査説明図である。
【図３】 図１の表示素子における２ビット階調画素により２ビット階調画像を維持する際の駆動を示す走査説明図である。
【図４】 ３ビットのスタティックメモリを有するメモリ付き表示素子の構成を示す説明図である。
【図５】 ２ビット階調画素により動画偽輪郭を低減した４ビット階調駆動する際の走査説明図である。
【図６】 図１の表示素子において時分割表示方式を採用した場合の動画偽輪郭の視認過程を示す説明図である。
【図７】 図１の表示素子において、図６とは異なる時分割表示方式を採用した場合の動画偽輪郭の視認過程を説明する図である。
【図８】 図６および図７の表示素子による見かけの階調レベルを示す説明図である。
【図９】 図１の表示素子における６ビット階調駆動する際の駆動を示す走査説明図である。
【図１０】 付加情報ビットを画像情報に加える処理を示す概念図である。
【図１１】 付加情報ビットによる出力調整範囲を説明する図である。
【図１２】 本発明の一実施形態にかかる表示素子の信号経路を示す概念図である。
【図１３】 図１２の表示素子において、上位ビットにメモリを用いた４ビット時分割階調駆動する際の駆動を示す走査説明図である。
【図１４】 図１２の表示素子において、図１３の駆動とは異なる走査時間に変えた場合の４ビット時分割階調駆動を示す走査説明図である。
【図１５】 図１２の表示素子において、図１３および図１４の駆動とは異なる走査時間に変えた場合の４ビット時分割階調駆動を示す走査説明図である。
【図１６】 図１２の表示素子による６ビット階調駆動を示す走査説明図である。
【図１７】 走査時間を最大とした表示素子による６ビット階調駆動を示す走査説明図である。
【符号の説明】
１ 表示素子
２ アクティブ素子
３ メモリ素子（記憶手段）
４ 駆動素子
５ 光学変調素子
６ 表示動作領域
７ サブフィールド期間比率が１の走査
８ サブフィールド期間比率が４走査
８’ サブフィールド期間比率が２の走査（１回目）
８'' サブフィールド期間比率が２の走査（２回目）
９ 上位ビットの階調信号情報を設定するための走査
１０ サブフィールド期間比率が１の走査
１１ サブフィールド期間比率が８の走査
１２ サブフィールド期間比率が１６の走査（１回目）
１２’ サブフィールド期間比率が１６の走査（２回目）
１３ 入力画像データ
１３’ 外部入力データ
１４ 情報計算処理
１５ 時分割ビットデータ生成部
１６ 付加情報ビットデータ処理
１７ 画像ビットデータ処理
１８ 階調信号データライン
１９ メモリ素子Ａ（第１記憶手段）
１９’ メモリ素子Ｂ（第２記憶手段）
２０ 選択回路
２１ ｂ３データの出力サブフィールドの走査
２１’ ｂ３メモリデータの出力サブフィールドの走査
２１'' ｂ３メモリデータの出力サブフィールドの走査
２２ ｂ２データの出力サブフィールドの走査
２３ ｂ１データの出力サブフィールドの走査
２４ ｂ０データの出力サブフィールドの走査
２５’〜２５'''' ｂ５データの出力サブフィールドの走査
２６ ｂ４データの出力サブフィールドの走査
２６’ ｂ４メモリデータの出力サブフィールドの走査
２７ ｂ３データの出力サブフィールドの走査
２８ ｂ２データの出力サブフィールドの走査
２９ ｂ１データの出力サブフィールドの走査
３０ ｂ０データの出力サブフィールドの走査
ａ 信号経路
ａ’ 信号経路
ｂ 信号経路
【発明の属する技術分野】
本発明は、液晶表示パネル等の表示装置に備えられた光学変調素子等の表示素子およびその階調駆動方法に関するものであり、特に、ドライバの負担を軽減するとともに、良好な多階調表示が可能な表示素子およびその階調駆動方法に関するものである。
【０００２】
【従来の技術】
従来より、光学変調素子等の表示素子の階調駆動方法について、多階調表示を行うためのデバイス構成あるいは多階調駆動方法が、多くの表示装置に採用されている。
【０００３】
例えば、従来のエレクトロルミネッセンス表示装置における表示素子の階調表示手段が、例えば、特開２０００−３４７２６４号公報、特開２０００−２８４７５１号公報および特開平８−１２９３５９号公報に開示されている。
【０００４】
上記公報では、表示素子駆動用ＴＦＴを並列に連結し、各ＴＦＴの導電率を制御することで多階調表示を行っている。
【０００５】
また、特開２０００−３１０９８０号公報に、駆動ＴＦＴの入力ゲート電圧を多値化するとともに、時分割階調駆動を行うことによってフル階調を実現する手法が開示されている。
【０００６】
この時分割階調駆動方法を採用した手法では、光学変調素子自体が精度の良いアナログ階調駆動を行っている。
【０００７】
しかし、上記アナログ階調駆動を行う従来の多階調駆動方法では、電流制御による素子発光を伴うため、駆動ＴＦＴのゲート入力電位の揺らぎによる出力電流の揺らぎが表示において無視できないレベルの輝度変化を生じてしまうという問題がある。
【０００８】
このため、近年、上記輝度変化を生じるといった問題を解決するために、出力輝度制御の安定性の面で問題が少ない２値駆動を行い、２値表示を時分割することにより多階調表示を実現している。
【０００９】
ところが、上述のような従来の２値表示を時分割する多階調駆動方法を採用した場合には、素子自体が２値表示しか行えないプラズマディスプレイ等の表示装置は、時分割の方式により各階調信号情報のビット重みに対応した表示期間を制御するため、動画偽輪郭が発生し、良好な多階調表示を行うことができない。
【００１０】
この動画偽輪郭は、表示フィールドのフィールド期間内での発光重心の移動量が最大重みのフィールド期間で最も大きくなること、および発光重心の移動量と併せて、観視者の視線が画像の動きに併せて移動することの相乗効果で視認されるようになり、画質低下を招く。
【００１１】
このような動画偽輪郭の発生による画質低下の問題を解決するために、例えば、特開平９−８３９１１号公報および特開平１０−１２４００１号公報に、プラズマディスプレイ等の２値表示の時分割階調駆動を行う表示装置が開示されている。
【００１２】
上記公報の表示装置では、表示素子単体において、２〜４ビット程度の階調表示は精度良く行うことができる。しかし、フル階調表示を実現するためには、時分割表示を行いつつ、動画偽輪郭の発生を許容値以下にする必要があるため、この表示装置では、表示ビット数以上の複数のサブフィールドに時分割期間を設定することにより、動画偽輪郭の発生を低減している。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記公報に開示された階調駆動方法を採用した表示装置では、各ビットの階調信号を一走査毎に画素へ転送する必要があるため、表示装置の階調駆動用ドライバが駆動する回数が増加し、階調駆動用ドライバに負担がかかってしまう。
【００１４】
さらに、階調駆動用ドライバの駆動回数の増加に伴って、表示装置の消費電力が増加してしまう。
【００１５】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、表示装置の階調駆動用ドライバの負担を軽減し、消費電力を抑えることができるとともに、良好な多階調表示が可能な表示素子およびその階調駆動方法を提供することにある。
【００１６】
【課題を解決するための手段】
本発明の表示素子は、上記の課題を解決するために、適当な重みを持たせたＫ個の表示期間を組み合わせて時分割階調表示のための走査を行う際、上記Ｋ個の表示期間のうち上位の重みを持つ表示期間を複数に分割するとともに、該分割した表示期間をフィールドの前半部と後半部とに均等に配置して、走査を行う制御手段によって走査され、互いに交差する複数の信号線と走査線との交差部に設けられており、光学変調素子とアクティブ素子とを備えた表示素子において、上位の重みを持つ表示期間に対応する階調信号情報を記憶する第１記憶手段と、上記以外の階調信号情報を記憶する第２記憶手段と、上記第１記憶手段に記憶されている階調信号情報を、上記分割された表示期間の前半部として、上記光学変調素子に出力して表示を行い、次に、上記第２記憶手段に記憶されている階調信号情報を上記光学変調素子に出力して表示を行い、次に、上記第１記憶手段に記憶されている階調信号情報を、上記分割された表示期間の後半部として、上記光学変調素子に出力して表示を行う手段とを備えていることを特徴としている。
【００１７】
上記の構成によれば、制御手段が、動画偽輪郭の発生に影響を与える上位ビットの階調信号情報を走査する表示期間を複数に分割することで、動画偽輪郭の発生を低減することができる。
【００１８】
また、第１および第２記憶手段が上位ビットおよびそれ以外の下位ビットの階調信号情報をそれぞれ記憶しているため、画素走査後のデータの保持状態を減衰させることなく、上記各記憶手段から光学変調素子へ信号を伝達し、表示状態を維持することができる。よって、階調駆動用ドライバの出力回数を軽減し、階調駆動用ドライバの負担を軽減するとともに、消費電力を削減できる。
【００１９】
さらに、１フィールド期間内に再度走査が行われる上記分割した表示期間の上位ビットの階調信号情報を第１記憶手段が記憶しているため、再走査が行われる際には、第１記憶手段に記憶された階調信号情報を上記光学変調素子へ出力することにより、さらに階調駆動用ドライバの出力回数を減らすことができ、階調駆動用ドライバの負担を軽減するとともに、消費電力を抑えることができる。
【００２０】
また、上記表示期間は、均等に２分割されていることがより好ましく、これにより、動画偽輪郭の低減効果を最大にすることができる。
【００２１】
また、全ライン走査に要する時間をＴｓ、１フィールド期間をＴｆ、上記時分割階調表示における全階調表示ビット数をＮ（Ｎ≦Ｋ）、上記第１記憶手段の記憶ビット数をＭとすると、Ｔｓ／Ｔｆ≦２ｋ／（２Ｎ−１）（ｋは、Ｍまたは（Ｎ−１）／２の何れか小さい方の整数値）の関係式を満たすことが好ましい。
【００２２】
これにより、上記関係式を満たすように全ライン走査に要する時間を設定することで、走査の回数をできるだけ少なくすることができ、かつ動画偽輪郭が小さくなるように上記分割された表示期間を配置することが可能になる。
【００２３】
なお、上記関係式は、上記のように走査の回数を軽減し、かつ動画偽輪郭を小さくできるという効果を得られるパターンと条件が一致するように作成された関係式である。
【００２４】
また、本発明に係る表示素子では、上記Ｔｓ、上記Ｔｆ、上記Ｍ、および上記Ｎが、Ｔｓ／Ｔｆ＝２ ｋ ／（２ Ｎ −１）（ｋは、Ｍまたは（Ｎ−１）／２の何れか小さい方の整数値）の関係式を満たしていることが好ましい。
【００２５】
本発明の表示素子の階調駆動方法は、上記の課題を解決するために、互いに交差する信号線および走査線の交差部に設けられており、光学変調素子とアクティブ素子とを備えた表示素子の階調駆動方法において、適当な重みを持たせたＫ個の表示期間を組み合わせて時分割階調表示のための走査を行う際、入力された階調信号情報のうち、上位ビットの階調信号情報を走査する表示期間を複数に分割するとともに、該分割された表示期間をフィールドの前半部と後半部とに均等に配置する第１のステップと、上記分割された上位ビットの階調信号情報を、上記表示素子に備えられている第１記憶手段に記憶させ、それ以外の下位ビットの階調信号情報を、上記表示素子に備えられている第２記憶手段に記憶させる第２のステップと、上記第１記憶手段に記憶させた上位ビットの階調信号情報を、上記分割された表示期間の前半部として、上記光学変調素子に出力して表示を行う第３のステップと、上記第２記憶手段に記憶させた下位ビットの階調信号情報を上記光学変調素子に出力して表示を行う第４のステップと、上記第１記憶手段に記憶させた上位ビットの階調信号情報を、上記分割された表示期間の後半部として、上記光学変調素子に出力して表示を行う第５のステップとを有することを特徴としている。
【００２６】
上記の階調駆動方法によれば、動画偽輪郭の発生に影響を与える上位ビットの階調信号情報を走査する表示期間を複数に分割することで、動画偽輪郭の発生を低減することができる。
【００２７】
また、第１および第２記憶手段が上位ビットおよびそれ以外の下位ビットの階調信号情報をそれぞれ記憶しているため、画素走査後のデータの保持状態を減衰させることなく、上記各記憶手段から光学変調素子へ信号を伝達し、表示状態を維持することができる。よって、階調駆動用ドライバの出力回数を軽減し、階調駆動用ドライバの負担を軽減するとともに、消費電力を削減できる。
【００２８】
さらに、１フィールド期間内に再度走査が行われる上記分割した表示期間の上位ビットの階調信号情報を第１記憶手段が記憶しているため、再走査が行われる際には、第１記憶手段に記憶された階調信号情報を上記光学変調素子へ出力することにより、さらに階調駆動用ドライバの出力回数を減らすことができ、階調駆動用ドライバの負担を軽減するとともに、消費電力を抑えることができる。
【００２９】
また、全階調ビット数をＮ、上記第１記憶手段に記憶された出力すべき階調信号情報ビットがＪビット目であり、上記第４のステップでｋビット目の階調信号情報ビットを出力する際、上記第３のステップまたは上記第５のステップによって出力される階調信号情報ビット番号Ｊは、ｋ＋Ｊ＝Ｎ−１の関係を満たすことがより好ましい。
【００３０】
これにより、動画偽輪郭の発生をできるだけ小さくすることが可能になる。
【００３１】
すなわち、上記関係式は、２ビット以上で記憶した階調信号情報ビットデータをどういうタイミングで出力すべきかを規定したものであり、例えば、メモリビットＭが２ビット、すなわちＭ＝２であり、それぞれのビット、Ｍ1 ビットには階調信号情報Ｚの下位ビット目（Ｍ1 ＝Ｚ6 ）、Ｍ2ビットには階調信号情報Ｚの下位５ビット目（Ｍ2＝Ｚ4 ）のデータを指定したとする。仮に、Ｎ＝６の階調ビット数の階調信号情報Ｚが入力されたとすると、上記第３のステップによって光学変調素子は上位ビットから下位ビットへの順番にｋ＝５，４，・・・，０のＺk の情報が出力される。
【００３２】
ここで、第４のステップによって出力されるビット番号がｋ＝５であったとすると、この場合は第５のステップは行われず、表示が終わった後で再度第４のステップでｋ＝４のビット番号の情報を出力する。
【００３３】
メモリビットＭの情報を出力する場合には、ｋ＜Ｎ−Ｍ＝４となるビット番号を出力した後の何れかになるが、この構成では最短フィールド期間でのＺ0 の表示タイミングとメモリＭ1 で出力すべき最長サブフィールド期間の後半部でのＺ5 の表示タイミングが隣接し、また、２番目に短いサブフィールド期間でのＺ1の表示タイミングとメモリＭ2 で出力すべき２番目に長いサブフィールド期間の後半でのＺ4 の表示タイミングとが隣接している場合に、各サブフィールドの発光重心がフィールド内でより近接するために動画偽輪郭を小さくすることができるという効果を得ることができる。
【００３４】
以上のように、この表示タイミングの近接条件を数式化した場合、第４のステップで表示すべきＺk の直前の第３のステップまたは直後に設定される第５のステップによる表示ＺJ （上記の例では、Ｍ1 ＝Ｚ5，Ｍ2 ＝Ｚ4 ）の添え字の関係が、ｋ＋Ｊ＝Ｎ−１の関係を満たすことが望ましいことが分かる。
【００３５】
また、上記第３のステップおよび上記第５のステップで出力される階調信号情報が同一の階調信号情報ビット番号であるとき、それぞれの表示期間は上記第５のステップの表示期間が、上記第３のステップの表示期間よりも長くなることがより好ましい。
【００３６】
これにより、第４のステップの表示ＺK の直前の第３のステップおよび直後における第５のステップによる表示情報ＺJ が同一となる場合があるが、その際にはＺK 表示直後の表示期間を直前の表示期間よりも長くなるように表示タイミングを設定することで、上記と同様に各サブフィールドの発光重心がフィールド内でより近接するため動画偽輪郭が小さくなるという効果を得ることができる。
【００３７】
なお、本発明の参考例は、以下のように表現することができる。
【００３８】
本発明の表示素子は、上記の課題を解決するために、互いに交差する複数の信号線と走査線との交差部に設けられており、光学変調素子とアクティブ素子とを備えた表示素子において、１フィールド期間内に所定の時間間隔比で１回以上の走査を行う場合には、各走査毎に、最大でＭビット（Ｍ≧１）の情報を記憶する記憶手段と、次の走査が行われるまで、上記記憶手段の記憶した階調信号情報に基づいて、上記光学変調素子が２ M 階調表示 での点灯を維持する階調表示点灯維持手段とを備えていることを特徴としている。
【００３９】
上記の構成によれば、Ｍビットの情報を記憶する記憶手段を備えているため、画素走査後の表示データの保持状態が減衰することのないように、上記階調表示点灯維持手段が表示状態を維持することができる。
【００４０】
すなわち、動画表示等の走査を行う場合には、各走査毎に表示を行うとともに、その走査における階調信号情報を記憶手段に記憶させることで、走査後も上記記憶手段から階調信号情報を光学変調素子へ送ることができるため、光学変調素子の点灯状態を２ M 階調表示のまま維持できる。
【００４１】
よって、走査後に光学変調素子の点灯状態を維持するために階調信号情報を再送信する必要がないため、階調駆動用ドライバを非動作状態にでき、階調駆動用ドライバの負担を軽減することができる。さらに、階調信号データの転送回数、走査信号の出力回数を減らせるため、表示装置の消費電力を削減できる。
【００４２】
また、上記１フィールド期間内に所定の時間間隔比で複数回の走査を行う場合には、最上位の重みを持つ表示期間を複数の表示期間に分割して、該分割された表示期間をフィールドの前半部と後半部とにそれぞれ配置して走査を行うことがより好ましい。
【００４３】
これにより、２のべき乗の重みを持った複数フィールドでの表示を行う際、最大重みを持つフィールドの点灯および非点灯の表示パターンにより発生する動画偽輪郭の発生を軽減できる。
【００４４】
すなわち、動画偽輪郭は、表示フィールドのフィールド期間内での発光重心の移動量が最大重みのフィールド期間で最も大きくなること、および発光重心の移動量に併せて観視者の視線が移動することの相乗効果で視認されるようになる。そこで、最大重みのフィールド期間を少なくとも２分割し、分割されたフィールド期間をフィールド期間の前半部分と後半部分とに配置表示することで、発光重心が最大重みの点灯状態によらずほぼ一定となり、動画偽輪郭の発生を低減できる。
【００４５】
なお、２のべき乗のフィールド期間を有する表示の場合は、最大重みを持つフィールド以外にも、２番目、３番目の重みを持つフィールドを、最大重みを持つフィールドと同様に分割し、発光重心が変動しないように配置することで、より効果的に動画偽輪郭の発生を防止できる。
【００４６】
特に、Ｍビットの画素メモリを持つ表示素子の場合には、最大重みのフィールドを２分割するだけで、上述した上位Ｍ番目までの重みのフィールドに対応するフィールドを分割したことに相当するため、より大きな動画偽輪郭低減効果を得ることができる。
【００４７】
また、全フィールド期間が非走査となる場合には、非走査となる直前の走査において、上位Ｍビットの階調信号情報を上記記憶手段が記憶し、上記光学変調素子が２ M 階調表示での点灯を維持することがより好ましい。
【００４８】
これにより、全フィールド期間が非走査となる場合であっても、画像更新を行わなくても多階調表示状態を維持することができ、複数フィールド表示を行う場合と比較して、データ転送や走査信号を出力する必要がない。よって、ドライバの負担を軽減できるとともに、データ転送回数、走査信号出力回数を軽減できるため、表示装置の消費電力を抑えることができる。
【００４９】
また、全階調信号情報ビット数をＮ、メモリビット数をＭ、１フィールド内の走査回数をＫとした場合に、Ｆ＝Ｍ×Ｋ−Ｎの関係を満たす付加情報ビットＦを上記階調信号情報に付与して出力することがより好ましい。
【００５０】
これにより、上記関係式を満たす付加情報ビットを画像情報に加えた場合には
、画像の表示状態に応じて、表示輝度を調整した出力を行うことが可能になる。
【００５１】
すなわち、記憶手段がＭビットの情報を記憶できるということは、上記分割された表示期間で最大２ M 階調数の表示が可能であり、適当な重みを持たせたＫ個の分割表示期間の組み合わせにより、実質的に、Ｍ×Ｋビットの表現が可能である。よって、Ｆ＝Ｍ×Ｋ−Ｎの関係を満たす付加情報ビットＦを設定し、画像情報に加えることで、階調信号データを記憶する際に必要な信号電極線の範囲内で、例えば、画面の平均輝度レベルが低く、全体に暗い印象を与えるような画像の場合でも、明階調レベルをより明るくなるようにしてキラメキ感のある画質を表現することができる。さらに、画像に対して輪郭部分を強調する場合や、画像に文字情報等を上書きするような場合にも、付加情報ビットを用いることができる。
【００５２】
ただし、階調表示のビット数によっては、最小のフィールド数では冗長性が生じないため、付加情報ビットを設けることができないが、このような場合には、サブフィールドをもう一つ増やす、つまりＫの値を１増やすことで、付加情報ビットを付けることができる。
【００５３】
本発明の表示素子の階調駆動方法は、上記の課題を解決するために、互いに交差する信号線および走査線の交差部に設けられており、光学変調素子とアクティブ素子とを備えた表示素子の階調駆動方法において、１フィールド期間内に定まった時間間隔比にて、Ｋ回（Ｋ≧１）の走査を行う場合には、Ｍビット（Ｍ≧１）の情報を記憶する記憶手段に、各走査において画像情報のうち、最大でＭビットの階調信号情報を記憶させ、次の走査が行われるまで、上記記憶手段の記憶した階調信号情報に基づいて、上記光学変調素子がＭビット階調表示での点灯を維持することを特徴としている。
【００５４】
上記の階調駆動方法によれば、記憶手段がＭビットの情報を記憶するため、画素走査後の表示データの保持状態が減衰することのないように、表示状態を維持することができる。
【００５５】
すなわち、動画表示等の走査を行う場合には、各走査毎に表示を行うとともに、その走査における階調信号情報を記憶手段に記憶させることで、走査後も上記記憶手段から階調信号情報を光学変調素子へ送ることができるため、光学変調素子の点灯状態を２ M 階調表示のまま維持できる。
【００５６】
よって、走査後に光学変調素子の点灯状態を維持するために階調信号情報を再送信する必要がないため、階調駆動用ドライバを非動作状態にでき、階調駆動用ドライバの負担を軽減することができる。さらに、階調信号データの転送回数、走査信号の出力回数を減らせるため、表示装置の消費電力を削減できる。
【００５７】
【発明の実施の形態】
〔参考例〕
本発明の表示素子およびその階調駆動方法を説明する上で参考となる例について、図１〜図１１に基づいて説明すれば以下のとおりである。
【００５８】
本参考例の表示素子は、図１に示すように、エレクトロルミネッセンスディスプレイや液晶パネルディスプレイ等の表示装置のマトリクス内における各画素の基本的なブロック概念図に基づいて階調駆動が行われる。
【００５９】
表示装置の画面内（ｎ、ｍ）座標における表示素子１は、図１に示すように、画素を選択する際のアクティブ素子２、メモリ素子（記憶手段）３およびブロック６を備えており、さらにブロック６は、駆動素子４および光学変調素子５を備えている。
【００６０】
表示素子１では、走査信号Ｓｎが選択状態のときに階調信号データＤｍにおいてＮビットのデータが出力され、メモリ素子３にデータが記憶される。
【００６１】
アクティブ素子２は、走査信号Ｓｎと階調信号データＤｍとが入力され、メモリ素子３に対して、画像情報を出力する。
【００６２】
メモリ素子３は、アクティブ素子２から階調信号データＤｍを入力され、その階調信号データＤｍを記憶するとともに、駆動素子４に対して階調信号データＤｍを出力する。
【００６３】
駆動素子４は、走査信号Ｓｎが非選択状態の場合に、メモリ素子３の設定状態に応じて図示しないドライブＴＦＴ負荷が調整され、光学変調素子５の出力を調整する。
【００６４】
光学変調素子５は、駆動素子４からの出力を受け、階調信号データＤｍに応じた光を出力する。
【００６５】
例えば、メモリ素子がＭビットである場合には、駆動素子４と光学変調素子５を備えたブロック６は、２M の階調レベルで光出力をすることができる。
【００６６】
ここで、２ビットのメモリ素子３を用いて、１フィールド期間で１６階調表示させる表示素子の走査タイミングについて、図２を用いて説明すれば、以下の通りである。
【００６７】
すなわち、まず、走査７と走査８との時間間隔を１：４としてラインを順次走査する。各ラインの選択時には、走査７のときにビットｂ０・ｂ１の信号情報をメモリ素子３が記憶すると同時に、表示を行う。また、走査８のときに、ビットｂ２・ｂ３の信号情報をメモリ素子３が記憶すると同時に、表示を行う。この時の表示素子による光出力は、２ビットのメモリ素子３を用いているため、０，１，２，３の光学レベルとなる。
【００６８】
このように、メモリ素子３が各走査毎に階調信号データＤｍを記憶するとともに、表示を行うことで、画素走査後のデータの保持状態を減衰させることなく、光学変調素子５へ階調信号データＤｍを伝達し、表示状態を維持することができる。さらに、メモリ情報に応じて階調表示を維持することで、各時分割表示期間内での光度をメモリビット数に応じた階調で表示することができる。
【００６９】
さらに、非走査出力により階調表示を行う場合には、図３に示すような走査タイミングとなる。
【００７０】
すなわち、動画表示等で図２に示すような走査が行われ、ある時点のフィールドからは走査を行わない場合には、最後の走査９においてメモリ素子３が画像情報の上位ビットを記憶する。
【００７１】
ここでは、メモリ素子３が２ビットであり、表示が４ビット階調であるため、メモリ素子３は上位２ビットの情報であるｂ２・ｂ３を記憶する。
【００７２】
これ以降のフィールドにおいては、走査が行われないので、メモリ素子３が記憶しているビット情報に応じた階調レベルで光出力を維持することができる。よって、光出力が維持されている間は、外部ドライバから新たに信号を入力する必要がないため、ドライバを非動作にすることができ、ドライバの負担を軽減するとともに表示装置の消費電力の低減を図ることができる。
【００７３】
例えば、図１に示す表示素子１の構成において、図４に示すように、光学変調素子としてＯＬＥＤ（Organic Light EmissionDiode）を用い、例えば、スタティックメモリＳＲＡＭ０、ＳＲＡＭ１およびＳＲＡＭ２を用いて、３ビットの情報を記憶できるメモリ素子３を備えた表示素子を例に挙げて説明すれば、以下のとおりである。
【００７４】
図４に示す駆動ＴＦＴは、ゲート端ｇ０、ｇ１およびｇ２がそれぞれ選択された際に、ＩOLEDがその選択に応じて８段階の出力となるようにゲート電極幅や厚み等を調節して導電率を決定する。通常の動画表示においては、スキャンラインｎが選択されているときに、対応するサブフィールドの付加情報を含んだ３ビットの信号がデータラインｍ０，ｍ１，ｍ２にそれぞれ入力されることにより、各スタティックメモリＳＲＡＭ０〜２にデータが設定され、次のサブフィールドの走査までデータが出力維持される。
【００７５】
駆動ＴＦＴのソース・ドレイン間の導電率は、ＳＲＡＭの出力状態に応じて決定され、導電率に応じた電流がＯＬＥＤ素子に流れ、階調表示を行う。
【００７６】
一方、前回の走査から次の走査までの期間が長時間になる場合には、最後の走査において画像情報の上位３ビットをメモリに設定し、これを出力保持する。このときの表示は８階調表示であるので、３原色の画素を用いた場合には、５１２色表示が可能となる。
【００７７】
つまり、この状態での表示が持続される間は、ドライバ等からの信号入力を必要としない。これにより、表示装置に備えられた階調駆動用ドライバの負担を軽減するとともに、消費電力を低く保つことができる。
【００７８】
また、本参考例の表示素子１は、図１に示すような構成を採用しつつ、図５に示すように、時分割期間比率が４である期間をさらに２分割する階調駆動方法を採用している。さらに、対応するビット情報がフィールド期間内に２回、メモリ素子３に設定されて表示されるように駆動しており、時分割期間比率の小さいサブフィールドを時分割期間比率のより大きなサブフィールドで挟むように時間順序が設定されている。
【００７９】
つまり、図２に示す階調駆動を行う表示素子が、フィールド期間の比率が１である走査７をフィールドの先頭から開始し、その後により大きな比率である４の期間の走査８を開始しているのに対して、図５に示す階調駆動方法は、２分割された最長フィールド期間の走査８’と走査８''との間に、最小フィールド期間比率が１である期間の走査７を配置している。
【００８０】
このように、動画偽輪郭の発生に影響する最長フィールド期間を２分割し、２分割された最長フィールド期間の間に、最小フィールド期間が配置されるように階調駆動を行うことで、動画偽輪郭の発生を低減できる。
【００８１】
すなわち、通常、２のべき乗の重みを持った複数フィールドでの表示を行う際、最大重みを有するフィールドの点灯および非点灯の表示パターンにより動画偽輪郭が発生する。つまり、動画偽輪郭は、表示フィールドのフィールド期間内での発光重心の移動量が最大重みのフィールド期間で最も大きくなること、および発光重心の移動量と併せて、観視者の視線が画像の動きに併せて移動することの相乗効果で視認されるようになる。
【００８２】
そこで、本参考例の表示素子１は、最大重みのフィールド期間を少なくとも２分割し、分割されたサブフィールドをフィールド内の前半部分と後半部分とに配置表示している。これにより、発光重心が最大重みの点灯状態によらずほぼ一定となるため、動画偽輪郭の発生を効果的に防止できる。
【００８３】
なお、２のべき乗のフィールド期間を有する表示の場合には、最大重みを持つサブフィールドに加えて、さらに２番目、３番目の重みを持つサブフィールドを少なくとも２分割し、発光重心が変動しないようにすることで、より確実に動画偽輪郭の発生を防止できる。
【００８４】
ここで、図５に示す時分割階調駆動方式を採用した表示素子が、図２に示す階調駆動方式を採用した表示素子と比較して、動画偽輪郭の発生をどの程度低減されることができるかについて、以下に説明する。
【００８５】
なお、ここでは、画面内に０から１５階調レベル中の７階調レベルＡと８階調レベルＢとの２領域があり、１フィールド毎に右方向へ１画素ずつ移動表示していく場合を示している。
【００８６】
図２に示す階調駆動駆動方式を採用した表示素子は、図６に示すように、横軸がある画素ラインでの水平位置ｘ、縦軸が時間軸をそれぞれ示しているグラフにおいて、フィールドＮ期間では、例えば、ｘ−１の位置より左側の画素では０から１５階調レベル中の７階調レベルを表示している。つまり、サブフィールドの分割比率１：４のそれぞれの期間で３および１の輝度レベルを表示する。
【００８７】
一方、図５に示す時分割階調駆動方式を採用した表示素子は、図７に示すように、サブフィールドの分割比率を２：１：２とし、それぞれの期間で３，１，３の輝度レベルを表示する。
【００８８】
このように、ｘ−１の位置における表示は、フィールド期間全体で積算すると７階調レベルとなる。
【００８９】
一方、隣接する画素位置ｘでは、８階調レベルが表示されており、各サブフィールドでの輝度レベルは、０および２である。
【００９０】
ここで、上記の表示がフィールドＮ＋１期間においては、１画素分右にシフトした表示となり、以降のフィールドでは同様な表示が繰り返される。このとき、表示画面を観視した場合、画面中の７階調レベルと８階調レベルの境界（図中の濃い実線で示した部分）を視線が追うため、観視者にとっては図中の斜め線の方向に平行四辺形内の表示レベルの積分値を読み取ってしまう。このときの観視者が感じる見かけの表示は、境界付近（ｘ’−１）で実際の表示とは異なったものとして認知される。これが動画偽輪郭の発生原理であり、時分割表示方式を採用する場合には、この動画偽輪郭の低減を検討する必要がある。
【００９１】
図６および図７に示す表示素子の走査について同様な表示を行い、２領域の階調レベルＡおよびＢが、０から１５階調レベルにおいて１階調の差がある場合、つまりＢ＝Ａ＋１とした場合に、ＡとＢとの境界に対応する位置、すなわち見かけのｘ’−１の位置において認知され得るそれぞれの時分割比率における輝度レベルは、図８に示すようになる。
【００９２】
よって、ＡおよびＢの入力階調レベルの平均値を基準にすれば、見かけのｘ’−１の位置において得られる階調誤差の最大の絶対値は、１：４の時分割比率で１．６階調レベル、２：１：２の時分割比率では０となる。
【００９３】
つまり、図５および図７に示す本参考例の表示素子では、最長サブフィールドを２分割することにより、動画偽輪郭が原理上発生しなくなったことを示している。よって、図５に示すように、最長サブフィールドを２分割して表示期間の前半部、後半部にそれぞれ配置した時分割階調駆動方式を採用することによって、動画偽輪郭の発生を抑え、良好な多階調表示を行うことができる。
【００９４】
なお、上記４ビット階調表示の駆動例では、動画偽輪郭は発生しなくなったが、より多ビットの階調表示においても同様に時分割駆動方法を採用することで、良好な画像が得られる許容範囲内のレベル、例えば、階調誤差が１階調以内のレベルにまで抑えることが可能となる。
【００９５】
ここでさらに、以上のような構成の表示素子において、画像情報に付加情報ビットを加える例について、図９および図１０を用いて説明すれば以下の通りである。
【００９６】
例えば、８ビット階調表示を行う場合には、図９に示すように、画素領域で３ビットのメモリ素子を用いて、走査１２、走査１１、走査１０および走査１２’の時分割比率を１６：８：１：１６にすれば、走査１２および１２’において、付加情報ビットをａ０およびａ１の２ビット分設けることができる。
【００９７】
これらの付加情報ビットは、画像情報と合わせて制御することができ、例えば、画面全体の輝度レベルに合わせてａ０およびａ１を点灯している。
【００９８】
この付加情報ビットを画像情報に加える処理は、図１０に示すように、入力画像データ１３、外部入力データ１３’、情報計算処理１４、時分割ビットデータ生成部１５、階調信号データライン１８を用い、画像データ転送の前段階での演算処理によって付加情報ビットのデータを決定すれば良い。
【００９９】
なお、時分割ビットデータ生成部１５は、画像ビットデータ処理１７と付加ビットデータ処理１６とを行う。
【０１００】
本参考例の表示素子において、付加情報ビットを画像情報に加える処理は、図１０に示すように、入力画像データ１３または外部入力データ１３’に対し、情報計算処理１４の結果を元に、時分割ビットデータ生成部１５において各画素位置での付加情報ビットデータ１６の出力を決定している。
【０１０１】
なお、情報計算処理１４における演算対象は、輝度レベルを求めるものであっても良いし、画面が明るいか暗いかの判断、あるいは画像のエッジ等の補正に必要な情報処理であってもよい。
【０１０２】
画像ビットデータ処理１７は、通常の各画素位置における画像のビット情報を時分割にする際の出力データを決定する処理を行う。時分割ビットデータ１５の出力は、これらの画像情報ビットデータと付加情報ビットを合成した結果の信号となり、各階調信号データライン１８に出力される。
【０１０３】
これにより、画像情報に付加情報ビットを加えることで、全体が暗い画面ではより明るい輝点を表示したり、エッジを強調したりすることができる。
【０１０４】
例えば、図９に示す表示素子の階調駆動方法のように、６ビット階調表示を行う場合には、２ビットの付加情報ビットを設けることができる。
【０１０５】
本参考例の表示素子では、図１１に示すように、付加情報ビットａ０およびａ１の選択表示を行うことで、実質的に１６階調レベル単位のオフセットをかけることが可能になり、最大３２階調レベルを画像に付与することができる。ダイナミックレンジは、６３階調レベルの１．５倍の階調レベルでの範囲内で輝度調節が可能となる。
【０１０６】
これにより、例えば、画面の平均輝度レベルが低く、全体に暗い印象を与えるような画像のときには、付加情報ビットの選択により明階調レベルをより明るくなるようにしてキラメキ感のある画質を表現することができる。また、画像に対して輪郭部分を強調することに用いたり、画像に文字情報等を上書きするような場合にも用いることができる。
【０１０７】
なお、付加情報ビットの制御内容は、図１０に示すように、入力画像に対する処理であっても良いし、外部からの情報であっても良い。
【０１０８】
また、本参考例の表示素子は、全階調信号情報ビット数をＮ、メモリビット数をＭ、１フィールド内の画素選択回数をＫとすれば、ビット数Ｆ＝Ｍ×Ｋ−Ｎとなる付加情報ビットを画像情報に付与することが可能である。
【０１０９】
すなわち、メモリビット数がＭビットということは、サブフィールド期間内で最大２M 階調数の表示が可能であり、適当な重みを持たせたＫ個のサブフィールドの組み合わせにより、実質的な表示状態は、Ｍ×Ｋビットの表現ができる。
【０１１０】
ここで、重みが２のべき乗で構成される階調表現を行った場合、最大２M*K 階調数が表示できるが、動画偽輪郭低減のために最大重みのサブフィールドを２分割し、かつ最大重みのサブフィールドをできるだけ短くし、最終的には２N （Ｎ≦Ｍ×Ｋ）の階調表示が行えるように設定する。
【０１１１】
例えば、Ｎ＝８、Ｍ＝３の場合には、
第１サブフィールド：６４、表示階調レベル：６４，１２８，２５６
第２サブフィールド：１、表示階調レベル：１，２，４
第３サブフィールド：８、表示階調レベル：８，１６，３２
この時、Ｋ＝３、表示階調数＝２9 であり、２8 階調表示に対して冗長性が大きく、最長サブフィールドが長いので強い動画偽輪郭が発生してしまう。
【０１１２】
ここで、以下に示すように、上記第１サブフィールドを２分割して第４サブフィールドを設けた。
【０１１３】
第１サブフィールド：１６、表示階調レベル：１６，３２，１２８
第２サブフィールド：１、表示階調レベル：１，２，４
第３サブフィールド：８、表示階調レベル：８，１６，３２
第４サブフィールド：１６、表示階調レベル：１６，３２，１２８
この時、Ｋ＝４であり、第１サブフィールドと第４サブフィールドとで同じ信号を用いた場合には、それぞれの階調レベル３２および６４で２８階調の内の上位２ビットの階調レベル１２８と６４とを表現する。また、同じサブフィールド内で表示可能な１６階調レベルは、全体の階調表現には依存しない独立した画像表示ビットとすることができ、この場合は、１ビットで０，３２を表現できる。
【０１１４】
また、第１サブフィールドおよび第４サブフィールドのそれぞれの付加情報ビットを独立して制御する場合には、２ビットにて、０，１６，３２の３値を表現することができる。
【０１１５】
同様の表現で６ビット階調表現をする際には、Ｍ＝２およびＭ＝３であっても付加情報ビットを設けることができないが、Ｍ＞３であれば冗長性が生じるので付加情報ビットを設けることが可能になる。
【０１１６】
以上により、Ｆ＝Ｍ×Ｋ−Ｎを満たす付加情報ビットを画像情報に加えることで、階調信号データを記憶する際に必要な信号電極線の範囲内で、例えば、平均的な輝度レベル等の画像の表示状態に応じて、表示輝度を調整した出力を行うことができる。
【０１１７】
以上のような構成の表示素子による動画偽輪郭の低減効果について、より具体的にするために、表１〜表４を用いて以下に説明する。
【０１１８】
ここで説明する表示素子は、図１に示すメモリ素子３が３ビット（または２ビット）の情報を記憶でき、ブロック６において３ビット（２ビット）階調表示が可能な表示素子である。
【０１１９】
この表示素子において、階調表示ビット数がＮビットである場合の時分割比率、および階調誤差の絶対値は、表１に示すようになる。この時、最長のサブフィールドは、図５に示す時分割階調駆動方式と同様に２分割し、より短いサブフィールドを間に配置している。
【０１２０】
【表１】
なお、表１においては、Ｎ階調ビットのときにメモリビットにＭビットを用いる場合をＮ（Ｍ）と示している。
【０１２２】
各サブフィールドに対応する画像情報ビット番号ｂn および付加情報ビット番号ａn は、分割比率と共に併記した。また、表１の階調誤差を算出するための階調信号パターンは、重みの大きなサブフィールドの表示状態が２階調領域間でスイッチングするようなパターンについて比較している。
【０１２３】
上記表１において、画素１について上位ｍビット目のみオン、画素２については上位ｍ−１ビット以下が全てオンである場合には、１２ビット階調（Ｎ＝１２）であり、かつｍ＝１であれば、画素１において４０９６階調中の２０４８の階調レベルを表示しており、画素２において２０４７階調レベルを表示していることを示している。
【０１２４】
また、ｍ＝２であれば、画素１は１０２４階調レベルであり、画素２は１０２３階調レベルを表示している。つまり、画素１と画素２との階調差は１であり、かつ大きなレベルでビット遷移が起こる階調レベル同士を比較している。
【０１２５】
また、表１には、メモリビットが３ビットの場合であって、かつ階調ビットＮが１２ビットから６ビットの場合の時分割パターンと、メモリビットが２ビットの場合であって、かつ階調ビットＮが８ビットと６ビットの場合の時分割パターンによる階調誤差が示されている。
【０１２６】
階調誤差の算出は、上段にて図６および図７を用いて説明した方法により行われ、表１においては、３ビットのメモリを用いた構成では、階調ビットが９ビット、８ビットあるいは６ビットを用いた構成であれば、階調誤差を１階調以下にできる。
【０１２７】
また、７ビット階調の場合には、階調誤差が１階調以上発生しているため、階調反転の可能性はあるが、発生の程度を許容範囲内に抑えることができれば問題はない。
【０１２８】
上記と同様に、２ビットのメモリを用いた構成の場合、画素自体の表現階調は２ビット階調となり、表現階調数に合わせてサブフィールドの数が３ビットのメモリをとした場合よりも増加する。その場合、６ビット階調表示では、階調誤差が１階調以下であるため、動画偽輪郭を無視できるくらいまで低減される。しかしながら、８ビット階調表示では最大約２階調レベルの階調誤差が発生しているため、表示上は問題があるが、３ビットのメモリであれば問題がないことが分かる。
【０１２９】
また、以下に示す動画偽輪郭発生に対する対策を施さない場合と比べて、著しい動画偽輪郭の低減効果があることがわかる。
【０１３０】
すなわち、図１においてメモリ素子３が３ビット（または２ビット）情報を記憶でき、ブロック６において３ビット（２ビット）階調表示可能な素子において、階調表示ビット数がＮビットである場合に最長のサブフィールドを分割表示しない表示素子の階調誤差の絶対値は、表２に示すようになる。
【０１３１】
【表２】
表２に示すように、いずれの時分割方式においても、階調誤差を全ての階調ビット遷移で１階調以下とすることができないため、動画偽輪郭が発生して表示が適切で無いことが分かる。
【０１３３】
しかし、上記のように、画素にメモリビットを設けて多階調画素とすることにより、以下に示すメモリを持たない構成の表示素子と比較して動画偽輪郭の低減効果があることが認められる。
【０１３４】
図１において、メモリ素子３が１ビット情報を記憶でき、ブロック６において２値階調表示が可能な表示素子であって、最大重みのビット情報を走査する最長サブフィールドを２分割しない表示素子、上記最長サブフィールドのみを２分割した表示素子の階調誤差の絶対値を表３および表４に示す。
【０１３５】
【表３】
【表４】
最長サブフィールドを２分割しない表示素子では、表３に示すように、最上位階調ビットの遷移により最大表示階調レベルのおよそ２５％レベルの階調誤差が発生することが分かる。
【０１３８】
また、最長サブフィールドのみを２分割した表示素子では、表４に示すように、階調誤差の著しい低減効果は最上位階調ビットの遷移のみであり、より下位の階調ビット遷移に対しての効果はほとんどないことが分かる。
【０１３９】
以上のように、少ないビットの階調表示を行う際には、最長サブフィールドを２分割することで階調誤差を小さくでき、動画偽輪郭の発生を低減できる。また、多ビットの階調表示を行う際には、最長サブフィールドだけでなく他のサブフィールドも２分割することで、下位の階調ビット遷移に対しても階調誤差を小さくでき、動画偽輪郭の発生をより確実に低減できる。
【０１４０】
本参考例の表示素子においては、以上のような構成により、時分割数、時分割比率およびメモリビット数を調整して、より多様な組み合わせの階調表示出力設定を行うことで、動画偽輪郭の発生を低減でき、かつドライバの負担も抑えた表示素子を得ることができる。
【０１４１】
〔実施形態〕
本発明の表示素子およびその階調駆動方法に関する実施形態について、図１２〜図１７に基づいて説明すれば、以下のとおりである。
【０１４２】
なお、説明の便宜上、上記参考例にて説明した図面と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。
【０１４３】
本実施形態の表示素子５０は、図１２に示すように、表示画面内（ｎ、ｍ）座標に設けられており、マトリクス内に、アクティブ素子２、選択回路２０、メモリ素子Ａ（第１記憶手段）１９、メモリ素子Ｂ（第２記憶手段）１９’およびブロック６を備えており、２本の走査信号Ｓ１ｎ・Ｓ２ｎが、それぞれアクティブ素子２および選択回路２０へ入力されている。また、ブロック６は、駆動素子４と光学変調素子５とを備えている。
【０１４４】
アクティブ素子２へ入力される階調信号データＤｍは、同じくアクティブ素子２へ入力される走査信号Ｓ１ｎが選択状態であり、かつ走査信号Ｓ２ｎが選択状態である場合には、選択回路２０により経路ａを経て出力され、メモリ素子Ａ１９に記憶保持される。そして、メモリ素子Ａ１９から信号経路ａ’を経てメモリ素子Ｂ１９’に記憶データが出力保持される。
【０１４５】
一方、走査信号Ｓ１ｎが選択状態であり、かつ走査信号Ｓ２ｎが非選択状態である場合には、選択回路２０が経路ｂを経て階調信号データＤｍを出力し、メモリ素子Ｂ１９’が階調信号データＤｍを保持する。
【０１４６】
本実施形態の表示素子５０は、以上のように、メモリ素子Ｂ１９’の記憶状態に応じた階調信号データＤｍを駆動素子４へ送信することで、光学変調素子５から上記記憶状態に応じた光出力を得ることができる。
【０１４７】
また、走査信号Ｓ１ｎが選択状態であり、かつ走査信号Ｓ２ｎが非選択状態であって、メモリ素子Ｂ１９’に階調信号データＤｍが保持された後で走査信号Ｓ１ｎが非選択となった場合には、走査信号Ｓ２ｎが非選択状態から選択状態へ移行する。これにより、メモリ素子Ｂ１９’に保持された階調信号データＤｍは、経路ａ’を経てメモリ素子Ａ１９の保持データに書き換えられる。よって、上記と同様に、メモリ素子Ｂ１９’の記憶状態に応じた階調信号データＤｍを駆動素子４へ送信することで、光学変調素子５から上記記憶状態に応じた光出力を得ることができる。
【０１４８】
なお、メモリ素子Ａ１９は、長時間の記憶保持が可能なメモリであり、不揮発性メモリであることが好ましい。また、メモリ素子Ｂ１９’は少なくともサブフィールド期間、記憶を維持できるメモリであり、コンデンサ等を用いた揮発性メモリであっても良いし不揮発性のメモリであっても良い。
【０１４９】
ここで、上記のような構成の表示素子５０において、メモリ素子Ａ１９が１ビットメモリであり、４ビットの階調駆動表示を行う方法について以下に説明する。
【０１５０】
全ライン走査に要する時間Ｔｓ（以下、走査時間Ｔｓと示す）を、最小ビットのサブフィールドの比率１に対応する時間と同じにすると、図１３に示すように、各ビットｂｎのサブフィールド期間は、
ｂ３：ｂ２：ｂ１：ｂ０：ｂ３＝４：４：２：１：４
のように設定される。
【０１５１】
ここで、１フィールド期間Ｔｆに対して、第１回目の走査２１においては、図１２における走査信号Ｓ１ｎおよびＳ２ｎが共に選択状態であり、階調信号データＤｍをメモリ素子Ａ１９およびメモリ素子Ｂ１９’に保持すると共に表示を行う。第２回目以降の走査２２〜２４は、走査信号Ｓ２ｎが非選択状態であるため、メモリ素子Ａ１９を介すことなく、メモリ素子Ｂ１９’へ信号が書き込まれて表示を行う。この段階でｂ３からｂ０のデータは、全て外部から入力されるが、走査２１’では、外部からｂ３のデータ信号を再入力することなく、メモリ素子１９’から２回目のｂ３データの表示を行う。
【０１５２】
このとき、図１２に示す走査信号Ｓ１ｎが非選択状態であり、走査信号Ｓ２ｎは選択状態となり、メモリ素子Ａ１９に保持されたデータがメモリ素子Ｂ１９’へ転送され表示が行われる。
【０１５３】
データビット入力の順序については、動画偽輪郭に最も影響を及ぼす最上位ビットに対応する期間を時分割表示する必要があるため、上位のビットを先に入力し、メモリ素子Ａ１９に記憶させる必要がある。また、ｂ３に対応するサブフィールドの分割比率を４：４とし、分割されたサブフィールドの長さを均等にすると、動画偽輪郭の低減効果を最大にすることができる。
【０１５４】
また、走査時間Ｔｓが、最下位ビットサブフィールドの２倍の時間になるように設定した表示素子の階調駆動方法が、図１４に示されている。この場合も図１３と同様に、各ビットｂｎのサブフィールド期間を、
ｂ３：ｂ２：ｂ１：ｂ０：ｂ３＝４：４：２：１：４
のように設定することができる。
【０１５５】
ここで、図１３に示す走査と図１４に示す走査とは、図１３では、走査２４が全ラインを走査し終わってから走査２１’が開始されているのに対し、図１４では、走査２４が全ラインを走査し終わらないうちに走査２１’を開始する点で異なっている。
【０１５６】
図１２に示す走査信号Ｓ１ｎとＳ２ｎとは、独立した走査が可能であるため、図１４に示すように、走査時間Ｔｓの設定を長くすることもでき、各ライン当たりの選択時間を長くすることが可能になる。
【０１５７】
その結果、データの転送時の時間的なマージンを作ることができるとともに、駆動周波数を低く抑えることができるため、実施形態１の表示素子１と比較して、ドライバの負担をより小さくできるとともに、ドライバの消費電力を低くすることが可能になる。
【０１５８】
さらに、図１５に示すように、走査時間Ｔｓが最下位ビットサブフィールドの３倍の時間になるように設定した場合には、走査２１〜２４の走査は、それぞれの走査が終わるまでは次の走査を行うことができないため、走査２３の後の走査２４までの走査時刻までビットに対応するサブフィールド期間以上の時間的な余裕ができる。
【０１５９】
本実施形態の表示素子５０は、このような余裕期間において、走査２１''を行い、メモリ素子Ａ１９のデータを出力表示する。
【０１６０】
このようにして、時分割表示比率は、
ｂ３：ｂ３：ｂ２：ｂ３：ｂ０：ｂ３＝４：４：２：１：１：３
となる。このとき、走査２１’および走査２１''の走査開始タイミングを変えれば他の時分割比率での走査も可能になる。
【０１６１】
例えば、走査２４の開始タイミングを遅らせ、走査２１’を行わない設定にした場合には、時分割表示比率を、
ｂ３：ｂ３：ｂ２：ｂ３：ｂ０＝４：４：２：４：１
と設定することができる。
【０１６２】
また、走査２１''と走査２４との間の時間間隔を変更した場合には、
ｂ３：ｂ３：ｂ２：ｂ３：ｂ０：ｂ３＝４：４：２：３：１：１
と設定することも可能である。
【０１６３】
ただし、時分割パターンにより動画偽輪郭の発生度合いが変化するため、走査２１’によるサブフィールド期間が走査２１''によるサブフィールド期間よりも長くなるような、時分割パターンを採用することがより好ましい。
【０１６４】
それゆえ、図１５の設定においては、
ｂ３：ｂ２：ｂ１：ｂ０：ｂ０：ｂ３＝４：４：２：１：１：３
が最適となる。
【０１６５】
上記の走査開始条件の制約から、最も動画偽輪郭を小さくする時分割比率にするための走査時間Ｔｓは、１フィールド期間をＴｆ、全階調表示ビット数をＮ、メモリ素子の記憶ビット数をＭとすれば、
Ｔｓ／Ｔｆ≦２k ／（２N −１）
となる関係を満たすことで実現できる。
【０１６６】
なお、ｋは、Ｍまたは（Ｎ−１）／２の何れか小さい方の整数値である。
【０１６７】
線順次走査で全行を走査する場合には、全行の走査が終ってから同一機構で次の走査を開始するときに、その一走査に要する時間Ｔｓは、Ｔｓ≦Ｔｆ／（２N−１）の条件式を満足する必要がある。ここで、上記関係式の右辺の値は最小サブフィールドの長さに対応する時間である。実質的に一走査時間が最小サブフィールド期間よりも短ければ、全行の走査が終った後に同一の走査機構によって再度走査を始めることができる。本発明においては、時間の重みが大きいサブフィールドを分割し、かつフィールド期間の重みの大きい順に走査を行っている。例えば、６ビット階調表示であれば、３２（ｂ５）：１６（ｂ４）：８（ｂ３）：４（ｂ２）：２（ｂ１）：１（ｂ０）のサブフィールド分割比率に対して、最長サブフィールドを２分割し、 フィールド前後に配置するため、１６（ｂ５）：１６（ｂ４）：８（ｂ３）：４（ｂ２）：２（ｂ１）：１（ｂ０）：１６（Ｍｂ５）ｂのように配置される。なお、Ｍｂ５はメモリされたビット情報ｂ５を意味する。メモリビットの出力走査（第４のステップ）は、メモリを用いない場合の通常走査（第３のステップ）とは独立した機構により行うことができる。このため、１（ｂ０）：１６（Ｍｂ５）の期間における走査で第３のステップの走査後に最小サブフィールド期間の遅延を持って第４のステップの走査が行われることになる。このとき、２（ｂ１）：１（ｂ０）の期間において、第３のステップの走査時間を最長にするための条件は、Ｔｓ＝Ｔｆ・２／（２N −１）の関係式を満たすことである。つまり、Ｔｓがｂ１ビットのサブフィールド期間に対応する時間になることが条件となる。
【０１６８】
同様に、メモリビットを２つ用いる場合には、各サブフィールド配置は、１６（ｂ５）：８（ｂ４）：８（ｂ３）：４（ｂ２）：２（ｂ１）：８（Ｍｂ４）：１（ｂ０）：１６（Ｍｂ５）であり、２（ｂ１）：８（Ｍｂ４）の期間において、 第３のステップの走査にｂ１ビットのサブフィールド期間の遅延を持ってＭｂ４ビットを出力する第４のステップの走査が行われる。１（ｂ０）：１６（Ｍｂ５）の期間に対しては上記と同様である。ここで、第３のステップの走査を最長にするための条件は、Ｔｓ＝Ｔｆ・２2 （２N −１）の関係式を満たすことである。つまり、Ｔｓがｂ２ビットのサブフィールド期間に対応する時間になることが条件となる。
【０１６９】
以上のように、上記関係式を一般化すれば、走査に要する最長時間Ｔｓは、対応するメモリビットの数Ｍに応じて、Ｔｓ＝Ｔｆ・２M ／（２N −１）と表現することができる。しかしながら、重みの大きい順に従ってサブフィールドをフィールドの前後に分割配置し、かつ第３のステップによる走査の後に第４のステップを行うため、 メモリビットの数が大きくなってもメモリ出力のサブフィールド配置ができなくなり、最大の走査時間は、Ｔｓ＝Ｔｆ・２(N-1)/ 2／（２N −１）となる。
【０１７０】
例えば、 Ｎ＝６、 Ｍ＝３の場合、各サブフィールドの配置は、１６（ｂ５）：８（ｂ４）：４（ｂ３）：４（ｂ２）：４（Ｍｂ３）：２（ｂ１）：８（Ｍｂ４）：１（ｂ０）：１６（Ｍｂ５）となり、４（ｂ３）：４（ｂ２）：４（Ｍｂ３）のフィールドにおいて、Ｔｓ＝Ｔｆ・２2 ／（２N −１）であれば、第３のステップの走査時間が最長になる。つまり、期間の長さが同じｂ３およびｂ２ビットの表示サブフィールドが隣接して配置されるようになるためである。
【０１７１】
なお、Ｎ＝６、 Ｍ＝３の場合の各サブフィールドの配置は、他にも、１６（ｂ５）：８（ｂ４）：４（ｂ３）：４（ｂ２）：２（ｂ１）：４（Ｍｂ３）：８（Ｍｂ４）：１（ｂ０）：１６（Ｍｂ５）、あるいは１６（ｂ５）：８（ｂ４）：４（ｂ３）：４（ｂ２）：２（ｂ１）：１（ｂ０）：４（Ｍｂ３）：８（Ｍｂ４）：１６（Ｍｂ５）のように配置することも可能である。前者の配置では、Ｔｓが最大比率４（ｂ２）の期間、 後者の配置では、最大比率２（ｂ１）の期間となり走査期間が２倍変化する。このように、配置によってはＴｓの最大設定値は変化するものの、上記関係式は満たすことは可能である。
【０１７２】
このように、メモリビットを増やすことによって走査時間を、Ｔｓ＝Ｔｆ・２(N-1)/2 ／（２N −１）にできる。
【０１７３】
先の条件に合わせて、これを定式化すれば、走査時間の設定条件は、Ｔｓ≦Ｔｆ・２k ／（２N −１）であり、ｋはＭと（Ｎ−１）／２との何れか小さい方の整数値になる。よって、上記の関係式Ｔｓ／Ｔｆ≦２k ／（２N −１）を得ることができる。
【０１７４】
以上の関係式を満たすようにＴｓを設定する本発明により、動画偽輪郭を効果的に低減するとともに、走査に要する時間を長く取ることができるため、素子の駆動周波数を低くすることができ、消費電力を低減できる。
【０１７５】
また、上述の説明では、メモリ素子Ａ１９が１ビットであるときの例を示したが、より多ビットのデータがメモリできる場合においても、同様の手法を用いることにより、動画偽輪郭をより効果的に低減し、良好な多階調表示を行うことができる。
【０１７６】
ここで、図１２に示す表示素子５０の構成において、２ビットを記憶できるメモリ素子Ａ１９と１ビットを記憶できるメモリ素子Ｂ１９’とを備えた表示素子を例に挙げて、その階調駆動方法について以下に説明する。
【０１７７】
この表示素子は、表示階調が６ビットであり、全ラインを１回走査するのに要する時間が最小サブフィールドの長さと同じであるとする。
【０１７８】
まず、上述した表示素子の階調駆動方法について、サブフィールドの選択方法をルール化すると以下のようになる。
【０１７９】
１．１フィールド期間内に階調ビットの数だけＳ１ｎラインを走査する。
【０１８０】
２．上位のビット情報をメモリ素子Ａ１９で記憶する。
【０１８１】
３．Ｓ１ｎラインの走査の後、次の走査までの時間にＳ２ｎラインの走査を行っても良い。
【０１８２】
４．メモリ素子Ａ１９に記憶すべきビット情報を先に走査し、記憶すると共に表示し、メモリデータをＳ２ｎラインの走査によって出力する。
【０１８３】
５．分割した各サブフィールドを、１フィールド期間の前半および後半にできるだけ均等に分布させる。
【０１８４】
以上のような手順にしたがって、各サブフィールドの走査開始時刻を決定すると、図１６に示すように、それぞれのビットの走査は、まず表示と共にメモリ素子Ａ１９に記憶される情報ビットｂ５およびｂ４が、それぞれ走査２５および２６で行われる。これ以降、情報ビットｂ３からｂ０は、走査２７から走査３０によってメモリ素子Ｂ１９’に記憶され、それぞれ次の走査の時刻まで維持される。
【０１８５】
走査３０の後、１階調に相当する表示期間（Ｔｓに等しい）経過後、Ｓ２ｎラインによる走査２６’が行われる。さらに８Ｔｓ期間の後、Ｓ２ｎラインによる走査２５’が行われる。このようにして１フィールド期間内の各ビットサブフィールドの比率および対応ビットは、
ｂ５：ｂ４：ｂ３：ｂ２：ｂ１：ｂ０：ｂ４：ｂ５＝１６：８：８：４：２：１：８：１６
となる。
【０１８６】
この表示素子を備えた表示装置に発生する階調誤差の絶対値は、表５に示すように、０．８９階調となる。よって、この駆動方式では動画偽輪郭による階調反転は起こらず、良好な画像を提供できる。
【０１８７】
【表５】
以上のような階調駆動方法を採用した表示素子に対し、走査時間Ｔｓを１フィールド期間Ｔｆの６分の１、すなわち、Ｔｆ＝６×Ｔｓとした場合には、図１７に示すように、６ビット階調駆動において、Ｓ１ｎラインを走査するために要する時間が最も長くなっている。この条件の場合には、上記表示素子の場合と比較して、１ラインを走査に要する期間が１０．５倍であり、長いため、表示装置のドライブ周波数を低くすることができる。
【０１８９】
しかし、このような構成の表示素子の場合には、表示上の時分割数が増加し、サブフィールドの数が１１個必要になる。
【０１９０】
この表示素子では、先ず、走査２５および走査２６において、メモリ素子Ａ１９にｂ５およびｂ４のビット情報を記憶するとともに表示が行われる。次に、走査２７によって、ｂ３のビット情報がメモリ素子Ｂ１９’に記憶され、サブフィールドの比率が８の期間表示される。続いて、Ｓ２ｎラインによる走査２５’によってメモリ素子Ａ１９に記憶されたビット情報ｂ５が、メモリ素子Ｂ１９’に記憶され、表示が行われる。サブフィールドの比率が２．５の時間を経過した後、走査２７に連続してＳ１ｎによる走査２８が開始され、情報ビットｂ３の表示が行われる。
【０１９１】
このように、Ｓ１ｎラインの走査２５〜３０が、走査時間Ｔｓの周期で連続して走査され、情報ビットｂｎに必要なサブフィールド期間が走査時間Ｔｓに満たない場合に、Ｓ２ｎラインの走査２５’、２５''、２５''' 、２５''''および２６' により情報ビットｂ５およびｂ４が分割表示される。
【０１９２】
この結果、サブフィールドと対応する表示ビットは、
ｂ５：ｂ４：ｂ３：ｂ５：ｂ２：ｂ５：ｂ１：ｂ４：ｂ５：ｂ０：ｂ５＝１０．５：１０．５：８：２．５：４：６．５：２：５．５：３：１：９．５
となり、情報ビットｂ５が５分割、ｂ４が２分割された形となる。
【０１９３】
このときの階調誤差の絶対値は、表５に示すように、２．５７階調となる。このように、走査時間Ｔｓを１フィールド期間Ｔｆの６分の１、すなわち、Ｔｆ＝６×Ｔｓとした表示素子では、上述した表示素子よりも階調誤差が大きくなり、動画偽輪郭の発生を低減することができない。
【０１９４】
これにより、走査時間Ｔｓを、最小サブフィールドの長さと同じにした本実施形態の表示素子５０は、動画偽輪郭の発生をより効果的に低減できることが分かる。
【０１９５】
ここでさらに、全ライン走査に要する時間をＴｓ、１フィールド期間をＴｆ、メモリ素子Ａ１９のメモリビット数をＭ、全階調表示ビット数をＮとしたとき、上記のようなサブフィールドの表示ルールに従って時分割数を決定した場合の階調誤差について、表６を用いて以下に説明する。
【０１９６】
【表６】
表６に示すように、Ｔｆ／（Ｔｓ（２N −１））の欄の数値は最小ビットを表示するサブフィールド期間を基準にしたときの走査時間Ｔｓの比率を表しており、例えば、駆動形態♯１では、走査時間Ｔｓが最小サブフィールドと同じ走査時間であり、駆動形態♯２では２倍の走査時間であることを示している。
【０１９８】
それぞれの駆動形態における階調誤差の最大値（ここでは、隣接する２領域の階調が１だけ異なり、１フィールド当たり１画素の速度で移動する場合の視認階調誤差を指す）は、それぞれのメモリビット数を用いた範囲内では、ほぼ同等な値を示している。そして、走査時間Ｔｓの比率を相対的に増加させた場合、階調誤差が増加する傾向にある。これは、走査時間Ｔｓ期間の比率が大きくなることによってメモリに記憶された上位ビットのデータをより細分化したフィールドで分割して出力する必要が生じるためである。
【０１９９】
メモリビットの出力のためにできるだけサブフィールドの数を増やさないで、動画偽輪郭による最大階調誤差が最も小さくなるように条件を設定する場合、走査時間Ｔｓをできるだけ短くすることが望ましいが、少なくとも、
Ｔｓ／Ｔｆ≦２k ／（２N −１）
を満していれば、階調誤差を最小にすることができる。
【０２００】
ここで、ｋは、Ｍまたは（Ｎ−１）／２の何れか小さい方の整数値である。
【０２０１】
表６においては、上記関係式を満たすか否か（肯、否）により区別した。例えば、駆動形態♯６〜♯８において、最も階調誤差が小さくなる条件は、表６に示すように、駆動形態♯６である。
【０２０２】
このとき、走査時間Ｔｓの比率は２であるが、２より小さい値としても時分割の比率には変更がないため同じ表示結果が得られる。また、走査時間Ｔｓの比率が４の場合にはメモリビットに記憶されたｂ４情報の出力タイミングにより階調誤差が異なる。駆動形態♯８は、ｂ０のサブフィールドより前に８期間のｂ４のサブフィールドがあるため、駆動形態♯７と比較すると大きな値となる。このときは階調誤差が小さい駆動形態♯７を選べば良い。
【０２０３】
なお、表６において、Ｔｓ／Ｔｆ≦２k ／（２N −１）の関係式を満たさない場合、すなわち判断結果が「否」である駆動形態においては、上記関係式を満たす場合、すなわち判断結果が「肯」である場合よりもサブフィールドの数が多くなる。また、走査時間Ｔｓの比率を比較例３で示したように可能な限り大きくすれば、階調誤差が表５に示すように、無視できない大きさに増大して行くことが予想される。
【０２０４】
以上のように、本実施形態の表示素子５０は、階調誤差をできるだけ抑えるために、上記関係式を満たすように、全ラインの１回の走査に要する時間を短く設定することで、より効果的に動画偽輪郭の発生を低減し、良好な多階調表示を行うことが可能になる。
【０２０５】
また、本発明の表示素子の階調駆動方法は、第１の電極と上記第１電極と交差する第２の電極を持ち、上記第１電極と上記第２電極の交差部に対応して電気光学変調素子と、Ｍビット（Ｍ≧１）の情報を記憶するメモリ素子と、アクティブ素子によって構成される表示素子において、１フィールド期間内に定まった時間間隔比にてＫ回（Ｋ≧１）の走査を行う場合には、各走査においてメモリ素子に画像情報の内多くともＭビットの記憶状態を設定し、次の走査が行われるまで、上記メモリ情報に応じたＭビット階調表示での光学変調素子の点灯を維持することを特徴とする表示素子の階調駆動方法であってもよい。
【０２０６】
また、本発明の表示素子の階調駆動方法は、上記表示素子の階調駆動方法において、全フィールド期間が非走査となる場合には、非走査となる直前の走査において画像信号の上位Ｍビットの画像情報を上記メモリ素子に設定し、上記メモリ素子の記憶状態に応じて光学変調素子がＭビット階調表示を持続することを特徴とする表示素子の階調駆動方法であってもよい。
【０２０７】
また、本発明の表示素子の階調駆動方法は、上記表示素子の階調駆動方法であって、１フィールド期間内に定まった時間間隔比にて複数回の走査を行う場合には、最上位の重みを持つ表示期間を複数の表示期間に分割し、該分割表示期間をフィールドの前半部と後半部にそれぞれ配置し、１フィールド期間内に定まった時間間隔比にてＫ回（Ｋ≧２）の走査を行い、上記走査においては入力された画像信号に基づき、上記メモリ素子に画像情報の内多くともＭビットの記憶状態を設定し、上記メモリ素子の記憶状態に応じて次の走査が行われるまで該光学変調素子がＭビット階調表示の点灯を維持することを特徴とする表示素子の階調駆動方法であってもよい。
【０２０８】
また、本発明の表示素子の階調駆動方法は、上記表示素子の階調駆動方法であって、全階調信号情報ビット数をＮ、メモリビット数をＭ、１フィールド内の走査回数をＫとするときにビット数Ｆ＝Ｍ×Ｋ−Ｎとなる付加情報ビットを画像情報に付与することを特徴とする表示素子の階調駆動方法であってもよい。
【０２０９】
また、本発明の表示素子の階調駆動方法は、第１の電極と上記第１電極と交差する第２の電極を持ち、上記第１の電極と上記第２の電極の交差部に対応して電気光学変調素子と、メモリ素子と、アクティブ素子によって構成される表示素子において、第１の走査においては上記メモリ素子の記憶状態を設定し、第２の走査においては上記電気光学変調素子の表示状態を設定し、上記第２の走査とは独立に第３の走査において上記メモリ素子の記憶状態を用いて上記光学変調素子の表示状態を設定する階調駆動方法において、上記第１の走査における次走査までの間隔はフィールド期間内の対応するビット表示期間の全期間の略半分に対応する期間とすることを特徴とする階調駆動方法であってもよい。
【０２１０】
また、本発明の表示素子の階調駆動方法は、上記表示素子の階調駆動方法であって、全ラインを順次選択走査する時間をＴｓ、１フィールド期間をＴｆ、全階調表示ビット数をＮ、メモリ素子の記憶ビット数をＭとするとき、Ｔｓ／Ｔｆ≦２k ／（２N −１）（ｋは、Ｍまたは（Ｎ−１）／２のいずれか小さい方の整数値）となる関係を満たすことを特徴とする階調駆動方法であってもよい。
【０２１１】
また、本発明の表示素子の階調駆動方法は、上記表示素子の駆動方法であって、全階調信号情報ビット数をＮ、メモリに記憶された出力すべき階調信号情報ビットがＪビット目であり、上記第２の走査でｋビット目の階調信号情報ビットを出力する際、上記第２の走査の直前、または直後の上記第３の走査によって出力される階調信号情報ビット番号Ｊは、ｋ＋Ｊ＝Ｎ−１の関係を満たすことを特徴とする階調駆動方法であってもよい。
【０２１２】
また、本発明の表示素子の階調駆動方法は、上記表示素子の駆動方法であって、上記第２の走査の直前、および直後の第３の走査で出力される階調信号情報が同一の階調信号情報ビット番号であるとき、それぞれの表示期間は上記第２の走査直後の表示期間が第２の走査直前の表示期間よりも長くなることを特徴とする階調駆動方法であってもよい。
【０２１３】
【発明の効果】
本発明の表示素子は、以上のように、適当な重みを持たせたＫ個の表示期間を組み合わせて時分割階調表示のための走査を行う際、上記Ｋ個の表示期間のうち上位の重みを持つ表示期間を複数に分割するとともに、該分割した表示期間をフィールドの前半部と後半部とに均等に配置して、走査を行う制御手段によって走査され、互いに交差する複数の信号線と走査線との交差部に設けられており、光学変調素子とアクティブ素子とを備えた表示素子において、上位の重みを持つ表示期間に対応する階調信号情報を記憶する第１記憶手段と、上記以外の階調信号情報を記憶する第２記憶手段と、上記第１記憶手段に記憶され ている階調信号情報を、上記分割された表示期間の前半部として、上記光学変調素子に出力して表示を行い、次に、上記第２記憶手段に記憶されている階調信号情報を上記光学変調素子に出力して表示を行い、次に、上記第１記憶手段に記憶されている階調信号情報を、上記分割された表示期間の後半部として、上記光学変調素子に出力して表示を行う手段とを備えている構成である。
【０２１４】
それゆえ、制御手段が、動画偽輪郭の発生に影響を与える上位ビットの階調信号情報を走査する表示期間を複数に分割することで、動画偽輪郭の発生を低減することができる。
【０２１５】
また、第１および第２記憶手段が上位ビットおよびそれ以外の下位ビットの階調信号情報をそれぞれ記憶しているため、画素走査後のデータの保持状態を減衰させることなく、上記各記憶手段から光学変調素子へ信号を伝達し、表示状態を維持することができる。よって、階調駆動用ドライバの出力回数を軽減し、階調駆動用ドライバの負担を軽減するとともに、消費電力を削減できる。
【０２１６】
さらに、１フィールド期間内に再度走査が行われる上記分割した表示期間の上位ビットの階調信号情報を第１記憶手段が記憶しているため、再走査が行われる際には、第１記憶手段に記憶された階調信号情報を上記光学変調素子へ出力することにより、さらに階調駆動用ドライバの出力回数を減らすことができ、階調駆動用ドライバの負担を軽減するとともに、消費電力を抑えることができる。
【０２１７】
以上のように、本発明の表示素子によれば、動画偽輪郭の発生を抑え、階調駆動用ドライバの出力回数を減らして階調駆動用ドライバの負担を軽減するとともに、消費電力を削減できるという効果を奏する。
【０２１８】
また、上記表示期間は、均等に２分割されていることがより好ましく、動画偽輪郭の低減効果を最大にすることができるという効果を奏する。
【０２１９】
また、全ライン走査に要する時間をＴｓ、１フィールド期間をＴｆ、上記時分割階調表示における全階調表示ビット数をＮ（Ｎ≦Ｋ）、上記第１記憶手段の記憶ビット数をＭ、とすると、Ｔｓ／Ｔｆ≦２ｋ／（２Ｎ−１）（ｋは、Ｍまたは（Ｎ−１）／２の何れか小さい方の整数値）の関係式を満たすことがより好ましい。
【０２２０】
それゆえ、上記関係式を満たすように全ライン走査に要する時間を設定することで、走査の回数をできるだけ少なくすることができ、かつ動画偽輪郭が小さくなるように上記分割された表示期間を配置することが可能になるという効果を奏する。
【０２２１】
また、本発明に係る表示素子では、上記Ｔｓ、上記Ｔｆ、上記Ｍ、および上記Ｎが、Ｔｓ／Ｔｆ＝２ ｋ ／（２ Ｎ −１）（ｋは、Ｍまたは（Ｎ−１）／２の何れか小さい方の整数値）の関係式を満たしていることが好ましい。
【０２２２】
本発明の表示素子の階調駆動方法は、以上のように、互いに交差する信号線および走査線の交差部に設けられており、光学変調素子とアクティブ素子とを備えた表示素子の階調駆動方法において、適当な重みを持たせたＫ個の表示期間を組み合わせて時分割階調表示のための走査を行う際、入力された階調信号情報のうち、上位ビットの階調信号情報を走査する表示期間を複数に分割するとともに、該分割された表示期間をフィールドの前半部と後半部とに均等に配置する第１のステップと、上記分割された上位ビットの階調信号情報を、上記表示素子に備えられている第１記憶手段に記憶させ、それ以外の下位ビットの階調信号情報を、上記表示素子に備えられている第２記憶手段に記憶させる第２のステップと、上記第１記憶手段に記憶させた上位ビットの階調信号情報を、上記分割された表示 期間の前半部として、上記光学変調素子に出力して表示を行う第３のステップと、上記第２記憶手段に記憶させた下位ビットの階調信号情報を上記光学変調素子に出力して表示を行う第４のステップと、上記第１記憶手段に記憶させた上位ビットの階調信号情報を、上記分割された表示期間の後半部として、上記光学変調素子に出力して表示を行う第５のステップとを有する。
【０２２３】
それゆえ、動画偽輪郭の発生に影響を与える上位ビットの階調信号情報を走査する表示期間を複数に分割することで、動画偽輪郭の発生を低減することができる。
【０２２４】
また、第１および第２記憶手段が上位ビットおよびそれ以外の下位ビットの階調信号情報をそれぞれ記憶しているため、画素走査後のデータの保持状態を減衰させることなく、上記各記憶手段から光学変調素子へ信号を伝達し、表示状態を維持することができる。よって、階調駆動用ドライバの出力回数を軽減し、階調駆動用ドライバの負担を軽減するとともに、消費電力を削減できる。
【０２２５】
さらに、１フィールド期間内に再度走査が行われる上記分割した表示期間の上位ビットの階調信号情報を第１記憶手段が記憶しているため、再走査が行われる際には、第１記憶手段に記憶された階調信号情報を上記光学変調素子へ出力することにより、さらに階調駆動用ドライバの出力回数を減らすことができ、階調駆動用ドライバの負担を軽減するとともに、消費電力を抑えることができる。
【０２２６】
以上のように、本発明の表示素子の階調駆動方法によれば、動画偽輪郭の発生を抑え、より一層階調駆動用ドライバの出力回数を減らして階調駆動用ドライバの負担を軽減するとともに、消費電力を削減できるという効果を奏する。
【０２２７】
また、全階調ビット数をＮ、メモリに記憶された出力すべき階調信号情報ビットがＪビット目であり、上記第４のステップでｋビット目の階調信号情報ビットを出力する際、上記第３のステップおよび上記第５のステップによって出力される階調信号情報ビット番号Ｊは、ｋ＋Ｊ＝Ｎ−１の関係を満たすことがより好ましい。
【０２２８】
それゆえ、各サブフィールドの発光重心がフィールド内でより近接するために動画偽輪郭の発生をできるだけ小さくすることが可能になるという効果を奏する。
【０２２９】
また、上記第３のステップおよび第５のステップで出力される階調信号情報が同一の階調信号情報ビット番号であるとき、それぞれの表示期間は上記第３のステップの表示期間が上記第５のステップの表示期間よりも長くなることがより好ましい。
【０２３０】
それゆえ、第４のステップの表示ＺK の直前における第３のステップおよび直後における第５のステップによる表示情報ＺJ が同一となる場合があるが、その際にはＺK 表示直後の表示期間を直前の表示期間よりも長くなるように表示タイミングを設定することで、上記と同様に各サブフィールドの発光重心がフィールド内でより近接するため動画偽輪郭を小さくすることが可能になるという効果を奏する。
【０２３１】
また、本発明の参考例に係る効果は、以下のように表現できる。
【０２３２】
本発明の表示素子は、以上のように、１フィールド期間内に所定の時間間隔比で１回以上の走査を行う場合には、各走査毎に、最大でＭビット（Ｍ≧１）の情報を記憶する記憶手段と、次の走査が行われるまで、上記記憶手段の記憶した階調信号情報に基づいて、上記光学変調素子が２ M 階調表示での点灯を維持する階調表示点灯維持手段とを備えている構成である。
【０２３３】
それゆえ、Ｍビットの情報を記憶する記憶手段を備えているため、画素走査後の表示データの保持状態が減衰することのないように、階調表示点灯維持手段が表示状態を維持することができる。
【０２３４】
すなわち、動画表示等の走査を行う場合には、各走査毎に表示を行うとともに、その走査における階調信号情報を記憶手段に記憶させることで、走査後も上記記憶手段から階調信号情報を光学変調素子へ送ることができるため、光学変調素子の点灯状態を２ M 階調表示のまま維持できる。
【０２３５】
よって、走査後に光学変調素子の点灯状態を維持するために階調信号情報を再送信する必要がないため、階調駆動用ドライバを非動作状態にでき、階調駆動用ドライバの負担を軽減することができるとともに、階調信号データの転送回数、走査信号の出力回数を減らせるため、表示装置の消費電力を削減できるという効果を奏する。
【０２３６】
また、上記１フィールド期間内に所定の時間間隔比で複数回の走査を行う場合には、最上位の重みを持つ表示期間を複数の表示期間に分割して、該分割された表示期間をフィールドの前半部と後半部とにそれぞれ配置して走査を行うことがより好ましい。
【０２３７】
それゆえ、２のべき乗の重みを持った複数フィールドでの表示を行う際、最大重みを持つフィールドの点灯および非点灯の表示パターンにより発生する動画偽輪郭の発生を軽減できる。
【０２３８】
すなわち、動画偽輪郭は、表示フィールドのフィールド期間内での発光重心の移動量が最大重みのフィールド期間で最も大きくなること、および発光重心の移動量に併せて観視者の視線が移動することの相乗効果で視認されるようになる。そこで、最大重みのフィールド期間を少なくとも２分割し、分割されたフィールド期間をフィールド期間の前半部分と後半部分とに配置表示することで、発光重心が最大重みの点灯状態によらずほぼ一定となり、動画偽輪郭の発生を低減できるという効果を奏する。
【０２３９】
また、全フィールド期間が非走査となる場合には、非走査となる直前の走査において、上位Ｍビットの階調信号情報を上記記憶手段が記憶し、上記光学変調素子が２ M 階調表示での点灯を維持することがより好ましい。
【０２４０】
それゆえ、全フィールド期間が非走査となる場合であっても、画像更新を行わなくても多階調表示状態を維持することができ、複数フィールド表示を行う場合と比較して、データ転送や走査信号を出力する必要がない。よって、ドライバの負担を軽減できるとともに、データ転送回数、走査信号出力回数を軽減できるため、表示装置の消費電力を抑えることができるという効果を奏する。
【０２４１】
また、全階調信号情報ビット数をＮ、メモリビット数をＭ、１フィールド内の走査回数をＫとした場合に、Ｆ＝Ｍ×Ｋ−Ｎの関係を満たす付加情報ビットＦを上記階調信号情報に付与して出力することがより好ましい。
【０２４２】
それゆえ、上記関係式を満たす付加情報ビットを画像情報に加えた場合には、画像の表示状態に応じて、表示輝度を調整した出力を行うことが可能になるという効果を奏する。
【０２４３】
すなわち、記憶手段がＭビットの情報を記憶できるということは、上記分割された表示期間で最大２ M 階調数の表示が可能であり、適当な重みを持たせたＫ個の分割表示期間の組み合わせにより、実質的に、Ｍ×Ｋビットの表現が可能である。よって、Ｆ＝Ｍ×Ｋ− Ｎの関係を満たす付加情報ビットＦを設定し、画像情報に加えることで、階調信号データを記憶する際に必要な信号電極線の範囲内で、例えば、画面の平均輝度レベルが低く、全体に暗い印象を与えるような画像の場合でも、明階調レベルをより明るくなるようにしてキラメキ感のある画質を表現することができる。さらに、画像に対して輪郭部分を強調する場合や、画像に文字情報等を上書きするような場合にも、付加情報ビットを用いることができる。
【０２４４】
本発明の表示素子の階調駆動方法は、以上のように、１フィールド期間内に定まった時間間隔比にて、Ｋ回（Ｋ≧１）の走査を行う場合には、Ｍビット（Ｍ≧１）の情報を記憶する記憶手段に、各走査において画像情報のうち、最大でＭビットの階調信号情報を記憶させ、次の走査が行われるまで、上記記憶手段の記憶した階調信号情報に基づいて、上記光学変調素子がＭビット階調表示での点灯を維持する。
【０２４５】
それゆえ、記憶手段がＭビットの情報を記憶するため、画素走査後の表示デー
タの保持状態が減衰することのないように、表示状態を維持することができる。
【０２４６】
すなわち、動画表示等の走査を行う場合には、各走査毎に表示を行うとともに、その走査における階調信号情報を記憶手段に記憶させることで、走査後も上記記憶手段から階調信号情報を光学変調素子へ送ることができるため、光学変調素子の点灯状態を２ M 階調表示のまま維持できる。
【０２４７】
よって、走査後に光学変調素子の点灯状態を維持するために階調信号情報を再送信する必要がないため、階調駆動用ドライバを非動作状態にでき、階調駆動用ドライバの負担を軽減することができる。さらに、階調信号データの転送回数、走査信号の出力回数を減らせるため、表示装置の消費電力を削減できる。
【０２４８】
以上のように、本発明の表示素子の階調駆動方法によれば、動画偽輪郭の発生を抑え、階調駆動用ドライバの出力回数を減らして階調駆動用ドライバの負担を軽減するとともに、消費電力を削減できるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明の参考例に係る表示素子における信号経路を示す概念図である。
【図２】 図１の表示素子における２ビット階調画素により４ビット階調駆動する際の駆動を示す走査説明図である。
【図３】 図１の表示素子における２ビット階調画素により２ビット階調画像を維持する際の駆動を示す走査説明図である。
【図４】 ３ビットのスタティックメモリを有するメモリ付き表示素子の構成を示す説明図である。
【図５】 ２ビット階調画素により動画偽輪郭を低減した４ビット階調駆動する際の走査説明図である。
【図６】 図１の表示素子において時分割表示方式を採用した場合の動画偽輪郭の視認過程を示す説明図である。
【図７】 図１の表示素子において、図６とは異なる時分割表示方式を採用した場合の動画偽輪郭の視認過程を説明する図である。
【図８】 図６および図７の表示素子による見かけの階調レベルを示す説明図である。
【図９】 図１の表示素子における６ビット階調駆動する際の駆動を示す走査説明図である。
【図１０】 付加情報ビットを画像情報に加える処理を示す概念図である。
【図１１】 付加情報ビットによる出力調整範囲を説明する図である。
【図１２】 本発明の一実施形態にかかる表示素子の信号経路を示す概念図である。
【図１３】 図１２の表示素子において、上位ビットにメモリを用いた４ビット時分割階調駆動する際の駆動を示す走査説明図である。
【図１４】 図１２の表示素子において、図１３の駆動とは異なる走査時間に変えた場合の４ビット時分割階調駆動を示す走査説明図である。
【図１５】 図１２の表示素子において、図１３および図１４の駆動とは異なる走査時間に変えた場合の４ビット時分割階調駆動を示す走査説明図である。
【図１６】 図１２の表示素子による６ビット階調駆動を示す走査説明図である。
【図１７】 走査時間を最大とした表示素子による６ビット階調駆動を示す走査説明図である。
【符号の説明】
１ 表示素子
２ アクティブ素子
３ メモリ素子（記憶手段）
４ 駆動素子
５ 光学変調素子
６ 表示動作領域
７ サブフィールド期間比率が１の走査
８ サブフィールド期間比率が４走査
８’ サブフィールド期間比率が２の走査（１回目）
８'' サブフィールド期間比率が２の走査（２回目）
９ 上位ビットの階調信号情報を設定するための走査
１０ サブフィールド期間比率が１の走査
１１ サブフィールド期間比率が８の走査
１２ サブフィールド期間比率が１６の走査（１回目）
１２’ サブフィールド期間比率が１６の走査（２回目）
１３ 入力画像データ
１３’ 外部入力データ
１４ 情報計算処理
１５ 時分割ビットデータ生成部
１６ 付加情報ビットデータ処理
１７ 画像ビットデータ処理
１８ 階調信号データライン
１９ メモリ素子Ａ（第１記憶手段）
１９’ メモリ素子Ｂ（第２記憶手段）
２０ 選択回路
２１ ｂ３データの出力サブフィールドの走査
２１’ ｂ３メモリデータの出力サブフィールドの走査
２１'' ｂ３メモリデータの出力サブフィールドの走査
２２ ｂ２データの出力サブフィールドの走査
２３ ｂ１データの出力サブフィールドの走査
２４ ｂ０データの出力サブフィールドの走査
２５’〜２５'''' ｂ５データの出力サブフィールドの走査
２６ ｂ４データの出力サブフィールドの走査
２６’ ｂ４メモリデータの出力サブフィールドの走査
２７ ｂ３データの出力サブフィールドの走査
２８ ｂ２データの出力サブフィールドの走査
２９ ｂ１データの出力サブフィールドの走査
３０ ｂ０データの出力サブフィールドの走査
ａ 信号経路
ａ’ 信号経路
ｂ 信号経路
Claims (7)
- 適当な重みを持たせたＫ個の表示期間を組み合わせて時分割階調表示のための走査を行う際、上記Ｋ個の表示期間のうち上位の重みを持つ表示期間を複数に分割するとともに、該分割した表示期間をフィールドの前半部と後半部とに均等に配置して、走査を行う制御手段によって走査され、互いに交差する複数の信号線と走査線との交差部に設けられており、光学変調素子とアクティブ素子とを備えた表示素子において、
上位の重みを持つ表示期間に対応する階調信号情報を記憶する第１記憶手段と、上記以外の階調信号情報を記憶する第２記憶手段と、
上記第１記憶手段に記憶されている階調信号情報を、上記分割された表示期間の前半部として、上記光学変調素子に出力して表示を行い、次に、上記第２記憶手段に記憶されている階調信号情報を上記光学変調素子に出力して表示を行い、次に、上記第１記憶手段に記憶されている階調信号情報を、上記分割された表示期間の後半部として、上記光学変調素子に出力して表示を行う手段とを備えていることを特徴とする表示素子。 - 上記表示期間は、均等に２分割されていることを特徴とする請求項１に記載の表示素子。
- 全ライン走査に要する時間をＴｓ、１フィールド期間をＴｆ、上記時分割階調表示における全階調表示ビット数をＮ（Ｎ≦Ｋ）、上記第１記憶手段の記憶ビット数をＭとすると、
Ｔｓ／Ｔｆ≦２ｋ／（２Ｎ−１）（ｋは、Ｍまたは（Ｎ−１）／２の何れか小さい方の整数値）の関係式を満たしていることを特徴とする請求項１に記載の表示素子。 - 上記Ｔｓ、上記Ｔｆ、上記Ｍ、および上記Ｎが、
Ｔｓ／Ｔｆ＝２ ｋ ／（２ Ｎ −１）（ｋは、Ｍまたは（Ｎ−１）／２の何れか小さい方の整数値）の関係式を満たしていることを特徴とする請求項３に記載の表示素子。 - 互いに交差する信号線および走査線の交差部に設けられており、光学変調素子とアクティブ素子とを備えた表示素子の階調駆動方法において、
適当な重みを持たせたＫ個の表示期間を組み合わせて時分割階調表示のための走査を行う際、入力された階調信号情報のうち、上位ビットの階調信号情報を走査する表示期間を複数に分割するとともに、該分割された表示期間をフィールドの前半部と後半部とに均等に配置する第１のステップと、
上記分割された上位ビットの階調信号情報を、上記表示素子に備えられている第１記憶手段に記憶させ、それ以外の下位ビットの階調信号情報を、上記表示素子に備えられている第２記憶手段に記憶させる第２のステップと、
上記第１記憶手段に記憶させた上位ビットの階調信号情報を、上記分割された表示期間の前半部として、上記光学変調素子に出力して表示を行う第３のステップと、
上記第２記憶手段に記憶させた下位ビットの階調信号情報を上記光学変調素子に出力して表示を行う第４のステップと、
上記第１記憶手段に記憶させた上位ビットの階調信号情報を、上記分割された表示期間の後半部として、上記光学変調素子に出力して表示を行う第５のステップとを有することを特徴とする表示素子の階調駆動方法。 - 全階調ビット数をＮ、上記第１記憶手段に記憶された出力すべき階調信号情報ビットがＪビット目であり、上記第４のステップでｋビット目の階調信号情報ビットを出力する際、上記第３のステップまたは上記第５のステップによって出力される階調信号情報ビット番号Ｊは、ｋ＋Ｊ＝Ｎ−１の関係を満たすことを特徴とする請求項５に記載の表示素子の階調駆動方法。
- 上記第３のステップおよび上記第５のステップで出力される階調信号情報が同一の階調信号情報ビット番号であるとき、上記第５のステップの表示期間が上記第３のステップの表示期間よりも長くなることを特徴とする請求項６に記載の表示素子の階調駆動方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001328285A JP3767737B2 (ja) | 2001-10-25 | 2001-10-25 | 表示素子およびその階調駆動方法 |
| US10/217,484 US7502037B2 (en) | 2001-10-25 | 2002-08-14 | Display element and gray scale driving method thereof |
| TW091118422A TWI235350B (en) | 2001-10-25 | 2002-08-15 | Display element and gray scale driving method thereof |
| KR1020020049843A KR100548742B1 (ko) | 2001-10-25 | 2002-08-22 | 표시소자 및 그의 계조구동방법 |
| CNB021320454A CN100413307C (zh) | 2001-10-25 | 2002-09-06 | 显示元件及其灰度驱动方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001328285A JP3767737B2 (ja) | 2001-10-25 | 2001-10-25 | 表示素子およびその階調駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003131628A JP2003131628A (ja) | 2003-05-09 |
| JP3767737B2 true JP3767737B2 (ja) | 2006-04-19 |
Family
ID=19144376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001328285A Expired - Fee Related JP3767737B2 (ja) | 2001-10-25 | 2001-10-25 | 表示素子およびその階調駆動方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7502037B2 (ja) |
| JP (1) | JP3767737B2 (ja) |
| KR (1) | KR100548742B1 (ja) |
| CN (1) | CN100413307C (ja) |
| TW (1) | TWI235350B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4206805B2 (ja) * | 2002-06-28 | 2009-01-14 | セイコーエプソン株式会社 | 電気光学装置の駆動方法 |
| JP4232520B2 (ja) | 2002-06-28 | 2009-03-04 | セイコーエプソン株式会社 | 電気光学装置の駆動方法 |
| US20040101208A1 (en) * | 2002-11-27 | 2004-05-27 | Vidar Systems Corporation | Apparatus and methods for averaging image signals in a media processor |
| KR100492185B1 (ko) * | 2003-03-04 | 2005-05-30 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 윤곽노이즈 제거방법 및 장치 |
| KR100649253B1 (ko) * | 2004-06-30 | 2006-11-24 | 삼성에스디아이 주식회사 | 발광 표시 장치와, 그 표시 패널 및 구동 방법 |
| KR100570774B1 (ko) * | 2004-08-20 | 2006-04-12 | 삼성에스디아이 주식회사 | 발광표시 장치의 표시 데이터용 메모리 관리 방법 |
| JP5121136B2 (ja) | 2005-11-28 | 2013-01-16 | 株式会社ジャパンディスプレイウェスト | 画像表示装置、電子機器、携帯機器及び画像表示方法 |
| JP2008076433A (ja) * | 2006-09-19 | 2008-04-03 | Hitachi Displays Ltd | 表示装置 |
| CN101527167B (zh) * | 2008-02-01 | 2012-08-15 | 索尼株式会社 | 显示装置 |
| US8368709B2 (en) * | 2009-09-18 | 2013-02-05 | Nokia Corporation | Method and apparatus for displaying one or more pixels |
| US9041694B2 (en) * | 2011-01-21 | 2015-05-26 | Nokia Corporation | Overdriving with memory-in-pixel |
| JP2011215635A (ja) * | 2011-07-11 | 2011-10-27 | Sony Corp | 画像表示装置、電子機器、携帯機器及び画像表示方法 |
| KR102072403B1 (ko) * | 2013-12-31 | 2020-02-03 | 엘지디스플레이 주식회사 | 하이브리드 구동 방식 유기발광표시장치 |
| US10748486B2 (en) * | 2016-06-20 | 2020-08-18 | Sony Corporation | Display apparatus and electronic apparatus |
| US10553167B2 (en) * | 2017-06-29 | 2020-02-04 | Japan Display Inc. | Display device |
| CN113867659B (zh) * | 2020-06-30 | 2024-02-06 | 西安诺瓦星云科技股份有限公司 | 图像输出方法和装置以及模组控制器 |
Family Cites Families (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077245B2 (ja) | 1987-12-21 | 1995-01-30 | 株式会社日立製作所 | ２値表示パネル画像表示装置 |
| US4996523A (en) | 1988-10-20 | 1991-02-26 | Eastman Kodak Company | Electroluminescent storage display with improved intensity driver circuits |
| JPH07253764A (ja) | 1994-03-15 | 1995-10-03 | Sharp Corp | 液晶表示装置 |
| JPH0876711A (ja) * | 1994-09-02 | 1996-03-22 | Mitsubishi Electric Corp | 表示装置 |
| JP3467334B2 (ja) | 1994-10-31 | 2003-11-17 | Ｔｄｋ株式会社 | エレクトロルミネセンス表示装置 |
| JPH08194205A (ja) | 1995-01-18 | 1996-07-30 | Toshiba Corp | アクティブマトリックス型表示装置 |
| JP3679838B2 (ja) | 1995-09-20 | 2005-08-03 | 株式会社日立製作所 | テレビジョン画像信号の階調表示方法およびその装置 |
| JP3485229B2 (ja) | 1995-11-30 | 2004-01-13 | 株式会社東芝 | 表示装置 |
| JP3113568B2 (ja) | 1995-12-21 | 2000-12-04 | 日本放送協会 | 中間調表示方法と装置 |
| JP3305946B2 (ja) * | 1996-03-07 | 2002-07-24 | 株式会社東芝 | 液晶表示装置 |
| JPH09258168A (ja) * | 1996-03-19 | 1997-10-03 | Hitachi Ltd | 液晶表示装置 |
| JP3328134B2 (ja) | 1996-05-23 | 2002-09-24 | 富士通株式会社 | フレーム内時分割型中間調表示方法及びフレーム内時分割型表示装置 |
| JP2962245B2 (ja) * | 1996-10-23 | 1999-10-12 | 日本電気株式会社 | 表示装置の階調表示方法 |
| JP3361705B2 (ja) * | 1996-11-15 | 2003-01-07 | 株式会社日立製作所 | 液晶コントローラおよび液晶表示装置 |
| JPH10171400A (ja) | 1996-12-11 | 1998-06-26 | Hitachi Ltd | 映像信号の階調表示方法及びこれを用いた表示装置 |
| JP3503463B2 (ja) * | 1997-02-27 | 2004-03-08 | セイコーエプソン株式会社 | セグメントドライバ |
| JP3292093B2 (ja) | 1997-06-10 | 2002-06-17 | 株式会社日立製作所 | 液晶表示装置 |
| JP3900663B2 (ja) | 1997-06-25 | 2007-04-04 | ソニー株式会社 | 光学空間変調素子及び画像表示装置 |
| EP0896317B1 (en) * | 1997-08-07 | 2008-05-28 | Hitachi, Ltd. | Color image display apparatus and method |
| JPH11212516A (ja) | 1998-01-27 | 1999-08-06 | Gendai Denshi Sangyo Japan Kk | 表示装置の駆動方法 |
| JP3832086B2 (ja) | 1998-04-15 | 2006-10-11 | セイコーエプソン株式会社 | 反射型液晶装置及び反射型プロジェクタ |
| JPH11326874A (ja) * | 1998-05-15 | 1999-11-26 | Seiko Epson Corp | 反射型液晶装置及び反射型プロジェクタ |
| JP2000056727A (ja) | 1998-06-05 | 2000-02-25 | Matsushita Electric Ind Co Ltd | 表示パネルの階調駆動装置 |
| JP4637315B2 (ja) | 1999-02-24 | 2011-02-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP3515699B2 (ja) | 1999-03-19 | 2004-04-05 | 松下電器産業株式会社 | ディジタルディスプレイ装置およびその駆動方法 |
| JP3635976B2 (ja) | 1999-03-31 | 2005-04-06 | セイコーエプソン株式会社 | エレクトロルミネセンス表示装置 |
| JP2000347624A (ja) | 1999-03-31 | 2000-12-15 | Seiko Epson Corp | エレクトロルミネセンス表示装置 |
| JP2001033760A (ja) | 1999-07-22 | 2001-02-09 | Seiko Epson Corp | 液晶装置およびその駆動方法並びに駆動回路 |
| JP2001159883A (ja) | 1999-09-20 | 2001-06-12 | Seiko Epson Corp | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 |
| JP3661523B2 (ja) | 1999-09-29 | 2005-06-15 | セイコーエプソン株式会社 | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 |
| CN1199144C (zh) | 1999-10-18 | 2005-04-27 | 精工爱普生株式会社 | 显示装置 |
| JP3705086B2 (ja) * | 2000-07-03 | 2005-10-12 | 株式会社日立製作所 | 液晶表示装置 |
| JP4123711B2 (ja) * | 2000-07-24 | 2008-07-23 | セイコーエプソン株式会社 | 電気光学パネルの駆動方法、電気光学装置、および電子機器 |
| JP4954400B2 (ja) | 2000-08-18 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP5030348B2 (ja) | 2000-10-02 | 2012-09-19 | 株式会社半導体エネルギー研究所 | 自発光装置 |
| TW536689B (en) * | 2001-01-18 | 2003-06-11 | Sharp Kk | Display, portable device, and substrate |
| JP2002287718A (ja) * | 2001-01-18 | 2002-10-04 | Sharp Corp | 表示装置、携帯機器、基板 |
| JP3788916B2 (ja) * | 2001-03-30 | 2006-06-21 | 株式会社日立製作所 | 発光型表示装置 |
| US6788282B2 (en) * | 2002-02-21 | 2004-09-07 | Seiko Epson Corporation | Driving method for electro-optical device, driving circuit therefor, electro-optical device, and electronic apparatus |
-
2001
- 2001-10-25 JP JP2001328285A patent/JP3767737B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-14 US US10/217,484 patent/US7502037B2/en active Active
- 2002-08-15 TW TW091118422A patent/TWI235350B/zh not_active IP Right Cessation
- 2002-08-22 KR KR1020020049843A patent/KR100548742B1/ko not_active IP Right Cessation
- 2002-09-06 CN CNB021320454A patent/CN100413307C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1414777A (zh) | 2003-04-30 |
| US7502037B2 (en) | 2009-03-10 |
| JP2003131628A (ja) | 2003-05-09 |
| CN100413307C (zh) | 2008-08-20 |
| US20030142056A1 (en) | 2003-07-31 |
| KR100548742B1 (ko) | 2006-02-02 |
| TWI235350B (en) | 2005-07-01 |
| KR20030035842A (ko) | 2003-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3767737B2 (ja) | 表示素子およびその階調駆動方法 | |
| US7286105B2 (en) | Image display | |
| JP4030863B2 (ja) | 電気光学装置、それを用いた表示装置、その駆動方法、並びに、その重みの設定方法 | |
| JP4055679B2 (ja) | 電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| KR100965022B1 (ko) | Ｅｌ 표시 장치 및 ｅｌ 표시 장치의 구동 방법 | |
| US11475822B2 (en) | System and method for subpixel rendering and display driver | |
| KR100858614B1 (ko) | 유기전계발광표시장치 및 그의 구동방법 | |
| JP4968857B2 (ja) | 画素駆動装置及び画素駆動方法 | |
| US7479972B2 (en) | Display device | |
| JP2002236469A (ja) | 有機ｅｌ回路 | |
| JP2010122493A (ja) | 表示装置 | |
| KR20110045643A (ko) | 유기전계발광 표시장치 및 그 구동방법 | |
| JP2017058522A (ja) | 表示駆動装置、表示装置、表示駆動方法 | |
| US20040145597A1 (en) | Driving method for electro-optical device, electro-optical device, and electronic apparatus | |
| KR20060050700A (ko) | 자발광 표시 패널의 구동 장치, 구동 방법 및 그 구동장치를 구비한 전자 기기 | |
| JP6514811B2 (ja) | 表示駆動装置、表示装置、表示駆動方法 | |
| JP4075423B2 (ja) | マトリクス型有機ｅｌ表示装置の駆動方法及び駆動装置 | |
| JP2005070227A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
| JPH1097218A (ja) | 表示パネルの駆動方法 | |
| JP3991737B2 (ja) | 電気光学素子の駆動方法、駆動装置及び電子機器 | |
| JP2003302944A (ja) | 液晶表示制御装置及び液晶表示制御装置におけるパターン作成方法 | |
| US11875738B2 (en) | Driving circuit including a first and second driving mode and method of operating the same | |
| JP2004271899A (ja) | 表示装置 | |
| JP2004233969A (ja) | 電気光学装置の駆動方法、電気光学装置および電子機器 | |
| JP3845103B2 (ja) | 液晶表示制御装置におけるパターン作成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051223 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060125 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3767737 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |