JP6514811B2 - 表示駆動装置、表示装置、表示駆動方法 - Google Patents

表示駆動装置、表示装置、表示駆動方法 Download PDF

Info

Publication number
JP6514811B2
JP6514811B2 JP2018110102A JP2018110102A JP6514811B2 JP 6514811 B2 JP6514811 B2 JP 6514811B2 JP 2018110102 A JP2018110102 A JP 2018110102A JP 2018110102 A JP2018110102 A JP 2018110102A JP 6514811 B2 JP6514811 B2 JP 6514811B2
Authority
JP
Japan
Prior art keywords
data
display
constant current
pixels
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2018110102A
Other languages
English (en)
Other versions
JP2018151666A5 (ja
JP2018151666A (ja
Inventor
靖章 玉木
靖章 玉木
啓資 川名
啓資 川名
健広 飯沢
健広 飯沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Futaba Corp
Original Assignee
Futaba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Futaba Corp filed Critical Futaba Corp
Priority to JP2018110102A priority Critical patent/JP6514811B2/ja
Publication of JP2018151666A publication Critical patent/JP2018151666A/ja
Publication of JP2018151666A5 publication Critical patent/JP2018151666A5/ja
Application granted granted Critical
Publication of JP6514811B2 publication Critical patent/JP6514811B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Description

本発明は表示駆動装置、表示装置、表示駆動方法に関し、特にデータ線と走査線が複数配設され、データ線と走査線の各交差点に対応して画素が形成されている表示パネルの駆動技術に関する。
特開平9−232074号公報 特開2001−188501号公報
画像を表示する表示パネルとして、OLED(Organic Light Emitting Diode:有機発光ダイオード)を用いる表示装置、LCD(Liquid Crystal Display:液晶ディスプレイ)を用いる表示装置等が知られている。多くの表示装置では、列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とがそれぞれ複数配設され、データ線と走査線の各交差点に対応して画素が形成されている表示部を有する。
そしていわゆる線順次走査の場合、走査線ドライバが順次走査線を選択していきながら、データ線ドライバが、各データ線に1ライン分のデータ線駆動信号を出力することで画素としての各ドットの表示が制御される。
上記特許文献1にはいわゆる陰極リセット方式を利用する表示パネルの寄生容量による画素発光の立ち上がりの遅れを改善するために、走査が次の走査線に移る際に、すべての走査線を一旦リセット電位に接続する技術が開示されている。
上記特許文献2には、有機EL(Electroluminescence)素子に対する電流の供給開始から所定の期間は、定電流の値が大きくなるようにする技術が開示されている。
ここで例えばパッシブマトリクス駆動OLED表示装置として、データ線に対し定電流駆動を行い、階調を定電流のデータ線駆動信号の幅(オン期間)で制御する駆動方式を考える。
この場合に、ライン毎の非点灯画素数の差により輝度ムラが発生し、画像品質を低下させるという問題があった。
OLED表示装置を駆動する場合、データ線は定電流駆動、走査線は選択されたラインのみ接地状態となる。そしてデータ線と走査線間の画素には寄生容量が存在し、データ線と走査線の電位変動に応じて寄生容量への充放電が発生する。この充放電がOLEDを点灯させるための電流に影響することで輝度ムラが発生すると考えられる。
本発明では、このような輝度ムラを低減又は解消し、画像品質を向上させることを目的とする。
本発明に係る表示駆動装置は、列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とが、それぞれ複数配設され、前記データ線と前記走査線の各交差点に対応して画素が形成されている表示部に対して、表示データに基づく表示駆動を行う表示駆動装置であって、前記データ線に対して定電流供給が行われない第1の階調値とされた画素と、前記データ線に対して非点灯用時間長の定電流供給が行われる第2の階調値とされた画素とが、一画面上で略均等に配置された背景データを、表示データに合成する背景データ合成部と、
前記走査線の選択タイミング毎に、前記データ線のそれぞれに対して、前記背景データが合成された後の表示データで規定される画素の階調値に応じた時間長だけ定電流を供給するデータ線駆動部と、を備えている。
前記背景データは、前記第1の階調値とされた画素と、前記第2の階調値とされた画素とが、上下左右方向に交互に配置されているデータである。
前記第2の階調値は、前記データ線に対して定電流供給が行われる階調値のうちで定電流を供給する時間長が最短の階調値である。
本発明に係る表示装置は、列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とが、それぞれ複数配設され、前記データ線と前記走査線の各交差点に対応して画素が形成されている表示部と、
前記データ線に対して定電流供給が行われない第1の階調値とされた画素と、前記データ線に対して非点灯用時間長の定電流供給が行われる第2の階調値とされた画素とが、一画面上で略均等に配置された背景データを、表示データに合成する背景データ合成部と、
前記走査線の選択タイミング毎に、前記データ線のそれぞれに対して、前記背景データが合成された後の表示データで規定される画素の階調値に応じた時間長だけ定電流を供給するデータ線駆動部と、を備えた
表示装置。
本発明に係る表示駆動方法は、列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とが、それぞれ複数配設され、前記データ線と前記走査線の各交差点に対応して画素が形成されている表示部に対して、表示データに基づく表示駆動を行う表示駆動方法として、前記データ線に対して定電流供給が行われない第1の階調値とされた画素と、前記データ線に対して非点灯用時間長の定電流供給が行われる第2の階調値とされた画素とが、一画面上で略均等に配置された背景データを、表示データに合成し、前記走査線の選択タイミング毎に、前記データ線のそれぞれに対して、前記背景データが合成された後の表示データで規定される画素の階調値に応じた時間長だけ定電流を供給する。
表示駆動装置は、列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とが、それぞれ複数配設され、前記データ線と前記走査線の各交差点に対応して画素が形成されている表示部に対して、表示データに基づく表示駆動を行う表示駆動装置であって、前記走査線の選択タイミング毎に、前記データ線のそれぞれに対して、表示データで規定される画素の階調値に応じた時間長だけ定電流を供給するデータ線駆動部を備え、前記データ線駆動部は、表示データで規定される階調値が非点灯を示す値である画素の全部又は一部に対して、非点灯用時間長の定電流供給を行うように前記データ線を駆動するものも想定される。
通常は非点灯の画素(その画素が接続されたデータ線)に対しては定電流供給を行わないことで、その画素を非点灯の状態とする。これに対して本発明では、全部又は一部の非点灯の画素のデータ線に対しても、或る時間長(非点灯用時間長)の定電流供給を行うようにする。
上記の表示駆動装置においては、前記非点灯用時間長は、固定設定した或る特定の時間長とすることが考えられる。
つまり表示部内の画素の位置、走査線、データ線等の別に関わらず、表示データにおいて階調値が非点灯階調となっている画素に対しては、非点灯用時間長としての共通の時間長の期間、定電流供給を行う。
上記の表示駆動装置においては、前記非点灯用時間長は、表示データにおける点灯指示値のうちで最も低い階調の画素に対する定電流供給時間長よりも短い時間長とされる。
非点灯画素に対しての定電流供給により、実際にはその画素が点灯してしまう。そこで非点灯用時間長は、点灯する画素に対する定電流供給時間長よりも短くすることで、ほとんど点灯とは認識されないような電流供給を行い、点灯画素に対する駆動と区別する。
上記の表示駆動装置においては、前記非点灯用時間長は、表示データにおける点灯指示値のうちで最も低い階調の画素に対する定電流供給時間長の半分以下の時間長とされることが望ましい。
非灯画素に対しての定電流供給時間は、視覚上、非点灯と認識される範囲であることが表示品質の上で重要である。点灯状態の内で最も低い階調の場合の定電流供給時間長の半分以下として、視覚上は非点灯と認識されるようにする。
上記の表示駆動装置においては、前記非点灯用時間長が外部コマンドに応じて変更可能とされていることが考えられる。
非点灯時間長を外部コマンドで更新できるようにすることで、非点灯時間長を例えば表示部に応じて調整できるようにする。
表示装置は、列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とが、それぞれ複数配設され、前記データ線と前記走査線の各交差点に対応して画素が形成されている表示部と、表示データに基づいて前記データ線を駆動する表示駆動部と、前記走査線に対して走査信号を与える走査線駆動部とを備える。表示駆動部は、上記の表示駆動装置の構成を有するものが想定される。
これにより、非点灯の画素のデータ線に対しても、或る時間長(非点灯用時間長)の定電流供給を行う表示装置を構成する。即ち上述の表示駆動装置を備えた表示装置として表示ムラを軽減又は解消できる表示装置を実現する。
表示駆動方法は、列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とが、それぞれ複数配設され、前記データ線と前記走査線の各交差点に対応して画素が形成されている表示部に対して、表示データに基づく表示駆動を行う表示駆動方法が想定される。そして前記走査線の選択タイミング毎に、前記データ線のそれぞれに対して、表示データで規定される画素の階調値に応じた時間長だけ定電流を供給するとともに、表示データで規定される階調値が非点灯を示す値である画素の全部又は一部に対して、非点灯用時間長の定電流供給を行うように前記データ線を駆動する。
即ちライン毎の非点灯画素数の差に応じて生ずる輝度ムラの解消又は低減のため、非点灯画素にも電流供給を行う。
他の表示装置は、列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とが、それぞれ複数配設され、前記データ線と前記走査線の各交差点に対応して画素が形成されている表示部と、前記走査線に対して走査信号を与える走査線駆動部と、前記走査線の選択タイミング毎に、前記データ線のそれぞれに対して、表示データで規定される画素の階調値に応じた時間長だけ定電流を供給するデータ線駆動部を備えた表示駆動部と、前記表示駆動部に表示データを供給する表示動作制御部とを備える。そして前記表示動作制御部は、表示データで規定される階調値が非点灯を示す値である画素の全部又は一部に対して、前記データ線駆動部によって非点灯用時間長の定電流供給が行われるように表示データの階調値を変換して前記表示駆動部に供給するものが想定される。
このように表示駆動部に対して表示データを出力する表示動作制御部において表示データを変換しておく手法によっても、全部又は一部の非点灯の画素のデータ線に対しても、或る時間長(非点灯用時間長)の定電流供給を行うようにすることができる。
本発明によれば、ライン毎の非点灯画素数の差に応じて生ずる輝度変化による輝度ムラを解消又は低減し、もって表示品質を向上させることができる。
本発明の実施の形態の表示装置及びMPUのブロック図である。 第1の実施の形態の表示装置におけるアノードドライバ、カソードドライバ、画素を等価的に示した説明図である。 実施の形態のアノードドライバの回路構成の説明図である。 表示上で輝度変化が生じる状況の説明図である。 全体輝度と非点灯ドット数に対する輝度変化の説明図である。 実施の形態のコントローラIC内のブロック図である。 実施の形態のタイミングコントローラのブロック図である。 実施の形態の階調テーブルと階調制御の説明図である。 実施の形態の走査線駆動信号とデータ線駆動信号の説明図である。 第2の実施の形態の表示装置におけるアノードドライバ、カソードドライバ、画素を等価的に示した説明図である。 第3の実施の形態の階調テーブル設定処理のフローチャートである。 第4の実施の形態の表示データの説明図である。 第4の実施の形態で用いる階調テーブルの説明図である。
以下、本発明の実施の形態を次の順序で説明する。
<1.第1の実施の形態の表示装置及び表示駆動装置の構成>
<2.表示上に発生する輝度変化の説明>
<3.第1の実施の形態の表示駆動動作>
<4.第2の実施の形態>
<5.第3の実施の形態>
<6.第4の実施の形態>
<7.まとめ及び変形例>
<1.第1の実施の形態の表示装置及び表示駆動装置の構成>
図1は実施の形態の表示装置1と、表示装置1の表示動作制御を行うMPU(Micro Processing Unit:演算装置)2を示している。
表示装置1は、表示画面を構成する表示部10と、コントローラIC(Integrated Circuit)20と、カソードドライバ21を有する。表示装置1内にMPU2を含めて構成する場合もある。
なお、図1の表示装置1(又はMPU2を含めた表示装置1)が本発明請求項の表示装置に相当する実施の形態である。またコントローラIC20が本発明請求項の表示駆動装置(又は表示駆動部)に相当する実施の形態である。
表示部10は、データ線DLと走査線SLとが、それぞれ複数配設され、データ線DLと走査線SLの各交差点に対応して画素が形成されている。例えば256本のデータ線DL1〜DL256と、128本の走査線SL1〜SL128とが配設され、これに応じて256個の画素が水平方向に配置され、128個の画素が垂直方向に配置される。
従って表示部10は、表示画像を構成する画素として256×128=32768個の画素を有する。本実施の形態の場合、各画素はOLEDを用いた自発光素子として形成される。なお、もちろん画素数、データ線数、走査線数は一例に過ぎない。
256本のデータ線DL1〜DL256のそれぞれは、表示部10の列方向(垂直方向)に並ぶ128個の画素に共通に接続されている。また128本の走査線SL1〜SL128のそれぞれは、行方向(水平方向)に並ぶ256個の画素に共通に接続されている。
走査線SLで選択されたラインの256個の画素に、データ線DLから表示データ(階調値)に基づくデータ線駆動信号が与えられることで、当該ラインの各画素が、表示データに応じた輝度(階調)で発光駆動される。
なお「ライン」とは1つの走査線や、1つの走査線に接続された256個の画素の単位を意味するものとして用いている。
この表示部10の表示駆動のためにコントローラIC20、カソードドライバ21が設けられる。
コントローラIC20は、駆動制御部31、表示データ記憶部32、アノードドライバ33を有する。アノードドライバ33はデータ線DL1〜DL256を駆動する。
本例の場合、アノードドライバ33は、駆動制御部31から階調に応じた時間長のパルス信号(駆動制御信号ADS)が与えられることに応じて、その駆動制御信号ADSで規定される期間にデータ線DLに対して定電流出力を行う。データ線DLに与えられる定電流信号を「データ線駆動信号」と呼ぶ。
即ち本例の表示装置1は、パッシブマトリクス駆動OLED表示装置であり、またデータ線DLに対し定電流駆動を行い、階調を定電流のデータ線駆動信号の幅(オン期間)で制御する駆動方式を採用する。
駆動制御部31は、MPU2との間でコマンドや表示データの通信を行い、コマンドに応じた表示動作を制御する。例えば駆動制御部31は、表示開始のコマンドを受信すると、それに応じてタイミング設定を行って、カソードドライバ制御信号CAをカソードドライバ21に与え、走査線SLの走査を開始させる。またカソードドライバ21による走査に同期させてアノードドライバ33から256本のデータ線DLの駆動を実行させる。
アノードドライバ33によるデータ線DLの駆動に関しては、駆動制御部31は、MPU2から受信した表示データを表示データ記憶部32に記憶させると共に、上記の走査タイミングに合わせて、表示データに基づく駆動制御信号ADSをアノードドライバ33に供給する。これに応じてアノードドライバ33が階調に応じたデータ線駆動信号をデータ線DLに出力する。
このような制御により、選択されているライン、つまりカソードドライバ21から選択レベルの走査信号が与えられている1つの走査線SL上の各画素が発光駆動される。順次各ラインが発光駆動されていくことで、フレーム画像表示が実現される。
なおアノードドライバ33が出力するデータ線駆動信号の電流値は、駆動制御部31からの電流値制御信号ISにより設定される。
カソードドライバ21は、走査線SLの一端から走査信号を与える走査線駆動部として機能する。
カソードドライバ21は、そのQ1出力端子〜Q128出力端子が、それぞれ走査線SL1〜SL128に接続された状態で配置されている。そして走査方向SDとして示すように、Q1出力端子からQ128出力端子に向かって選択レベルの走査信号を順次出力することで、走査線SL1〜SL128を順次選択状態とする走査を行う。
このような走査を行うために駆動制御部31はカソードドライバ21に対してカソードドライバ制御信号CAを供給する。
カソードドライバ制御信号CAは走査の制御のための各種信号を包括的に示したものであり、例えばスキャン信号SK、ラッチ信号LAT、クロック信号CLK、ブランキング信号BKが含まれる。
詳述は避けるがカソードドライバ21は、図示しないシフトレジスタを内蔵し、このシフトレジスタはスキャン信号SKとして与えられる選択レベルの信号をクロック信号CLKに基づいてQ1出力端子側からQ128出力端子側に向かうデータ転送を行う。このシフトレジスタの各段の出力がラッチ信号LATで図示しないラッチ回路にラッチされ、その各ラッチ回路の出力が図示しないドライブ段の回路を介して、Q1出力端子〜Q128出力端子から各走査線SL1〜SL128に出力される。
このような動作によりカソードドライバ21は、走査線SL1〜SL128を順次選択する走査を行うこととなる。
ブランキング信号BKは、画素を発光駆動しないタイミングを規定する信号である。
図2は、表示部10、アノードドライバ33、カソードドライバ21の構成を等価回路として示したものである。
図2に示すように表示部10においては走査線SLとデータ線DLの交点毎に画素Gが配置され、マトリクス状に配置された画素Gによって表示画像が形成される。図2では画素Gを、OLEDを表すダイオード記号と寄生容量を表す容量記号で示している。
カソードドライバ21には、各走査線SL1〜SL128を、それぞれ電圧VHCに接続するか、グランドに接続するかを選択するスイッチSWC1〜SWC128が設けられている。非選択状態の走査線SLは電圧VHCに接続されており、選択されている走査対象の走査線SLはグランドに接続される。つまりこの場合、選択レベルの走査信号とはグランド電位状態となる。走査線SL1〜SL128が順次グランド接続されることで、順次選択状態となる。
アノードドライバ33においては、各データ線DL1〜DL256に対応して定電流源I1〜I256と、スイッチSWA1〜SWA256が設けられている。
各データ線DL1〜DL256に対しては、選択状態の走査線SLの256個の画素Gに対し、各表示データ(階調値)に応じた期間長だけ、定電流源I1〜I256からの定電流(データ線駆動信号)が与えられるように、スイッチSWA1〜SWA256が駆動制御信号ADSによって制御される。
アノードドライバ33が設定された電流値による定電流のデータ線駆動信号を、各画素の階調に応じた期間だけデータ線DL1〜DL256に供給するための、より具体的な構成例を図3に示す。
アノードドライバ33には、基準電流生成部33aと電流出力部33bが設けられる。
基準電流生成部33aは、電圧可変部80、差動アンプ83、PチャネルのFET(Field Effect Transistor)81、NチャネルのFET82、及び抵抗84を有する。
差動アンプ83の非反転入力には電圧可変部80からの電圧VRが印加され、反転入力は抵抗84を介して接地されている。電圧可変部80の電圧VRは電流値制御信号ISにより可変制御される。
差動アンプ83の出力端はFET82のゲートに接続され、FET82のソースは差動アンプ83の反転入力に接続され、FET82のドレインはFET81のドレインに接続されている。
FET81はゲートがFET81のドレインに接続され、ソースが電圧VHAに接続され、ドレインがFET82のドレインに接続されている。
この構成により、FET81のソース−ドレインには、電圧VRに応じた基準電流IRが流れる。つまり基準電流IRの電流値は、電流値制御信号ISにより可変制御されることになる。
電流出力部33bには、各データ線DL1〜DL256に対応して、データ線DLを電流源に接続する状態とグランドに接続する状態を切り替えるためのスイッチ86、87とPチャネルのFET85が設けられている。
各FET85はソースが電圧VHAに接続され、ドレインがスイッチ86に接続される。各FET85のゲートはFET81のドレイン及びゲートに接続されている。
スイッチ86がオン、スイッチ87がオフとされることで、各データ線DL1〜DL256は、各FET85のドレインと接続される。またスイッチ86がオフ、スイッチ87がオンとされることで、各データ線DL1〜DL256はグランドに接続される。
そしてこの場合、FET81と各FET85がカレントミラー構成を採る。従って、スイッチ86がオン、スイッチ87がオフのとき、データ線DLには、基準電流IRの電流値の定電流信号とされたデータ線駆動信号が与えられる。
スイッチ86、87は駆動制御部31からの駆動制御信号ADSによりオン/オフされる。例えばスイッチ86がPチャネルFET、スイッチ87がNチャネルFETとされた場合、駆動制御信号ADSがL(Low)レベルのときにデータ線DLに定電流供給が行われ、駆動制御信号ADSがH(High)レベルのときにデータ線DLが接地される。
以上の構成から理解されるように、まずデータ線DLに与えられるデータ線駆動信号としての定電流値は、電流値制御信号ISによって可変設定される。またデータ線DLにデータ線駆動信号が与えられる期間は、駆動制御信号ADSによって制御される。従って駆動制御信号ADSが階調値に応じた期間長のパルス信号とされることで、データ線DLへの定電流(データ線駆動信号)供給期間が、階調値に応じて制御され、これによって画素Gが階調に応じた輝度の発光を行うものとなる。
なお図3に示されるアノードドライバ33と図2に示されるアノードドライバ33との対応でいえば、図3のスイッチ86,87の組が図2のスイッチSWA1〜SWA256に相当し、図3の他の各部が、図2の定電流源I1〜I256に相当するといえる。
<2.表示上に発生する輝度変化の説明>
ここで表示上に発生する輝度変化について説明しておく。
図4は、表示上の輝度ムラの様子を模式的に示している。表示画面を領域AR1,AR2,AR3,AR4に分けて示しているが、各領域AR1,AR2,AR3,AR4は、それぞれ或る数のラインで構成される領域としている。例えば領域AR4は走査線SL1〜SL32の範囲、領域AR3は走査線SL33〜SL64の範囲、領域AR2は走査線SL65〜SL96の範囲、領域AR1は走査線SL97〜SL128の範囲などとする。
表示している階調は2種類で、非点灯と、点灯状態の或る階調値である。領域d1は非点灯画素の部分である。例えば256階調表現を行っているとすると、階調値=0/255の部分である。領域d2は、或る階調値(x/255)での点灯画素の部分である。xは1〜255のいずれかの値であり、例えばx=128などと考えれば良い。
領域AR1の各ラインは、1ライン全て階調値(x/255)で点灯している。
領域AR2の各ラインは、1ラインのうち1/4の画素が非点灯(0/255)で、3/4の画素が階調値(x/255)で点灯している。
領域AR3の各ラインは、1ラインのうち1/2の画素が非点灯(0/255)で、1/2の画素が階調値(x/255)で点灯している。
領域AR4の各ラインは、1ラインのうち3/4の画素が非点灯(0/255)で、1/4の画素が階調値(x/255)で点灯している。
このように各領域AR1,AR2,AR3,AR4における点灯画素は、全て同じ階調(x/255)で点灯しているにも関わらず、図で模式的に示すように、輝度差が生じている。即ち非点灯画素数が少ないラインほど点灯画素が明るくなり、非点灯画素数が多いラインほど点灯画素が暗くなってしまう。
このように各ラインでは点灯率に応じた輝度変動が生じる。なおここでは点灯率とは、
点灯率=(1ラインの発光画素数)/(1ラインの画素数)
としている。
このような輝度ムラの原因は次のように考えられる。
図5Bは、点灯率が高いラインのモデルであり、ここでは全データ線DLに発光駆動電流が与えられている状態を示している。電圧VHCの走査線SLは非選択状態であり、0Vとされた走査線SLが選択中のラインとなる。この場合、各データ線DLに与えられた電流は、破線で示すように選択中の走査線SLに流れる。
図5Cは点灯率が低いラインのモデルとして、一部のデータ線DLに電流が与えられ、他のデータ線は0V(例えば接地)とされている状態を示している。
この場合、点灯画素に対応するデータ線DLに与えられる電流は、破線で示すように選択中の走査線SLだけでなく、非点灯画素に対応するデータ線DLにも流れる。このためコンデンサの記号で示す各画素の容量成分のうち、非点灯画素の寄生容量に対する充電も行われることになり負荷が重くなる結果、発光駆動電流の立ち上がりが遅れるという事象が発生する。
以上を踏まえて考えると、図4の領域AR1のような点灯率の高いラインの画素に対する発光駆動電流は図5Aの実線、領域AR4のような点灯率の低いラインの画素に対する発光駆動電流は図5Aの破線のようになる。
つまり点灯率が高いラインの点灯画素に対する発光駆動電流は立ち上がりが早くなり、点灯率が低いラインの点灯画素に対する発光駆動電流は立ち上がりが遅くなる。
これによって図4に示したような輝度ムラが発生していると考えられる。
<3.第1の実施の形態の表示駆動動作>
実施の形態では、以上のように生じる輝度ムラに対応するために、非点灯画素に対してもデータ線駆動信号としてわずかな期間だけ定電流供給を行うようにする。
以下、このための構成を説明する。
なお第1及び第2の実施の形態でいう表示データ(DT)とは、MPU2からコントローラIC20に転送される段階の各画素の階調値を表す所定ビット数のデータである。
図6は、表示駆動装置として機能するコントローラIC20の内部を示しているが、特に駆動制御部31内を詳細に示したものである。
駆動制御部31内には、MPUインターフェース41、コマンドデコーダ42、発振回路43、タイミングコントローラ44、電流設定部45が設けられる。
MPUインターフェース41は、上述したMPU2との間の各種通信を行うインターフェース回路部である。具体的には表示データやコマンド信号、輝度設定値の送受信がMPUインターフェース41とMPU2の間で行われる。
コマンドデコーダ42は、MPU2から送信されてきたコマンド信号を図示しない内部レジスタに取り込むと共に、コマンド信号のデコードを行う。そしてコマンドデコーダ42は、取り込んだコマンド信号の内容に応じた動作を実行させるべく、タイミングコントローラ44に必要な通知を行う。またコマンドデコーダ42は取り込んだ表示データを表示データ記憶部32に記憶させる。
発振回路43は、表示駆動制御のためのクロック信号CKを発生させる。
クロック信号CKは表示データ記憶部32に供給されてデータの書込/読出動作のクロックとして用いられる。またクロック信号CKはタイミングコントローラ44の処理に使用される。
電流設定部45は、MPUインターフェース41を介してMPU2から指示された輝度設定値を取り込む。そして指示された輝度設定値に応じて電流値制御信号ISをアノードドライバ33に供給する。
図3で説明したように電流値制御信号ISによってデータ線駆動信号としての定電流値が制御される。つまりMPU2からの指示によって表示部10による画面の全体輝度を制御(ディミング制御)できる構成としている。
タイミングコントローラ44は、表示部10の走査線SL、データ線DLの駆動タイミングを設定する。そしてタイミングコントローラ44はカソードドライバ制御信号CAを出力して、カソードドライバ21によるライン走査を実行させる。
またタイミングコントローラ44はアノードドライバ33に駆動制御信号ADSを出力してデータ線DLの駆動(データ線駆動信号としての定電流出力)を実行させる。またこの動作のために、表示データを表示データ記憶部32から読み出し、表示データに基づいて駆動制御信号ADSを生成する。これにより、アノードドライバ33が、各走査線SLの走査タイミングにあわせて、該当ラインの各画素に駆動制御信号に応じた定電流(データ線駆動信号)の出力を行うことになる。
図7にタイミングコントローラ44の具体的な構成例を示す。
タイミングコントローラ44は上述の表示データ記憶部32に記憶された表示データDTを1ライン単位でバッファ52に取り込みながら、駆動制御信号ADSの生成を行う。
バッファ52には、表示データ記憶部32から読み出された1ライン分の表示データDT(256画素の表示データ)がバッファリング(一時保存)される。表示データDTは例えば1画素につき8ビットで256階調(「0/255」〜「255/255」)を表現するデータである。
バッファリングされた1ライン分の表示データDT、即ち256画素分の表示データは、1画素分(8ビット)毎にセレクタ53に供給される。セレクタ53は、8ビットで表現される階調値に応じて、階調テーブル記憶部54に記憶された目標カウンタ値を選択して出力する。
階調テーブル記憶部54に記憶された階調テーブルは、例えば図8Aに示すように、8ビットバイナリデータと目標カウンタ値が対応づけられたテーブル構造とされている。なお図8Aでは参考のため、階調値とパルス幅も加えて示しているが、これらは実際のテーブルデータとして記憶する必要はない。
階調値は8ビットバイナリデータ「00000000」〜「11111111」で表される256階調を「0/255」〜「255/255」と表記したものである。
「0/255(=00000000)」は最低輝度の黒表示階調で、画素を非点灯とすることを指示する情報である。
「1/255(=00000001)」〜「255/255(=11111111)」は画素の点灯指示の情報であり、「255/255」は最高輝度の白表示階調である。
パルス幅は、目標カウンタ値によって制御されるデータ線駆動信号としてのパルス幅を時間値で示したもので、これはアノードドライバ33の定電流出力の時間長となる。
この例では、あくまで一例であるが、目標カウンタ値の1カウントを0.125μs相当としており、例えば目標カウンタ値=1020であれば、パルス幅は127.5μsとなる。
本実施の形態の場合、「0/255」階調に対応する目標カウンタ値=1としている。
「0/255」階調、つまり表示データ「00000000」は、非点灯指示の情報である。このため通常は目標カウンタ値=0とし、「0/255」階調の画素のデータ線DLに対しては、アノードドライバ33は定電流出力を行わない。
これに対して本実施の形態では、目標カウンタ値=1としていることで、非点灯の画素に対しても、例えば0.125μsの期間、定電流供給を行うことになる。
なお、目標カウンタ値=1としているのは一例であり、目標カウンタ値=2,或いは目標カウンタ値=3とすることもあり得る。
図7の構成において、セレクタ53は、8ビットバイナリデータで表現される表示データDTに応じて、この階調テーブルを参照し、目標カウンタ値CTを読み出して出力する。例えば8ビットの表示データが「11111101」(253/255階調)である場合、目標カウンタ値=1012を出力する。
このように目標カウンタ値CTは、表示データDTとしての階調値を、実際に電流供給を行う時間を制御する値に変換したものである。
セレクタ53から出力された目標カウンタ値CTは、ラッチ回路60(60−1〜60−256)にラッチされる。
ラッチ回路60は、1ライン分の各画素に対応して複数個(本例ではラッチ回路60−1〜60−256の256個)設けられている。そして1ライン分の各画素の目標カウンタ値CTは、それぞれ対応するラッチ回路60にラッチされる。従って、1ライン分の各画素についての目標カウンタ値CTが、それぞれラッチ回路60−1〜60−256に取り込まれる。
各ラッチ回路60−1〜60−256にラッチされた目標カウンタ値CTは、それぞれ比較回路62(62−1〜62−256)において、カウンタ61のカウント値と比較され、その比較結果として、各データ線DLについての駆動制御信号ADSが得られる。
この動作を図8Bで説明する。カウンタ61は所定のクロック信号に応じて所定上限値までのカウントアップを繰り返す。所定上限値は走査線SLの1ライン期間に対応した値に設定される。比較回路62の出力は、カウンタ値のリセットタイミングでLレベルに立ち下がる。そしてカウンタ値が、ラッチされた目標カウンタ値CTに達すると、比較回路62の出力はHレベルに立ち上がる。
例えば或るラッチ回路62−xにラッチされた目標カウンタ値CT=Dpw1の場合、比較回路62−xからの比較出力として駆動制御信号ADS1が得られる。また、或るラッチ回路62−yにラッチされた目標カウンタ値CT=Dpw2の場合、比較回路62−yからの比較出力として駆動制御信号ADS2が得られる。
結局、比較回路62−1〜62−256の出力は、それぞれ対応するラッチ回路60−1〜60−256にラッチされた目標カウンタ値CTに応じた時間長のパルスとなる。
このような各比較出力が各データ線DL1〜DL256についての駆動制御信号ADSとしてアノードドライバ33に供給される。図3で説明したようにアノードドライバ33は、各駆動制御信号ADSのパルスのLレベル期間に、各データ線DL1〜DL256に定電流(データ線駆動信号)の出力を行う。
これによって表示データDTに示された階調に応じた時間長の定電流出力が、各データ線DLに対して行われる。
以上の構成により、本実施の形態においてアノードドライバ33が各データ線DLに出力するデータ線駆動信号としては、非点灯画素に対してもわずかな時間、定電流供給を行うものとなる。
図9Aに走査線駆動信号とデータ線駆動信号の例を示す。
走査線駆動信号として、カソードドライバ21から走査線SL1,SL2,SL3に与えられる信号を示している。走査線駆動信号がLレベルとなる期間が、その走査線が選択状態となる期間である。なおブランキング信号BKは、全ての画素を発光駆動しないタイミング(ブランキング期間)を規定する信号であり、この図9Aはいわゆる「Lブランキング駆動」として、ブランキング信号BKのHレベルで示されるブランキング期間には、全ての走査線SL及びデータ線DLはLレベルとされる例である。ブランキング期間においてはデータ線駆動信号としての定電流供給は行われない。
走査線駆動信号により、各走査線SL1,SL2・・・が、順次選択状態とされる。走査線駆動信号としてLレベルが与えられることで各走査線SLが選択される。
ここでデータ線DLpは、走査線SL1,SL2,SL3上の各画素が、それぞれ表示データDTで指定される階調で発光される画素に定電流を供給するデータ線であるとする。
このデータ線DLpには、データ線駆動信号として、選択された走査線SL上の各画素の階調に応じた時間長(TK1,TK2,TK3)で定電流が供給される。図のパルス波形がアノードドライバ33の出力端子電圧であり、これは定電流供給期間を示すことになる。このHレベルのパルス期間、即ちアノードドライバ33のデータ線DLpに対する出力端子電圧=VHA(図2,図3参照)とされる期間が、各画素の発光期間となり、その長短で階調が表現される。
一方、データ線DLqは、走査線SL1,SL2,SL3上の各画素が、それぞれ表示データDTで階調「0/255」が指定された、非点灯画素となっているデータ線であるとする。
このデータ線DLqには、通常は、全く定電流供給が行われないところ、本実施の形態では図示のように、或る所定の期間(非点灯用時間長TK0)だけ、定電流供給が行われる。即ちアノードドライバ33のデータ線DLqに対しても出力端子電圧=VHAとされる。この非点灯用時間長TK0の定電流供給は、発光される画素に対するデータ線DLpの定電流供給の開始タイミングから行われる。
これは、図8Aのように表示データ「00000000(=0/255階調)」に対して、目標カウンタ値CT=1と設定されていることによる。表示データDTで規定される階調値が非点灯を示す値であるにもかかわらず、目標カウンタ値CT=1とされることで、例えば非点灯用時間長TK0=0.125μsの期間、非点灯画素にも定電流が与えられる。
このように非点灯画素に対しても非点灯用時間長TK0だけ定電流を与えることで、図4で説明した輝度ムラの発生を抑制できる。
これは、点灯開始時点で図5Bの状態となり、非点灯用時間長TK0を経過すると図5Cの状態になるという動作として、図5Bの状態が瞬間的に発生することによる。即ち非点灯画素の寄生容量への充電が発生し、図5Cの状態になった時点で非点灯画素の寄生容量への充電のための負荷が軽減される。このため点灯率の低いラインにおける発光駆動電流の立ち上がりが改善される。
従って発光駆動電流は、ラインの点灯率に関わらず、ほぼ図5Aの実線のようになり、これによって図4のような輝度ムラの発生が抑制される。
ところで非点灯画素は、本来は電流を流さないことで輝度ゼロ、つまり全く点灯させない状態としていたものである。このため、電流を流すことで発光状態となってしまえば、0/255階調がなくなり、階調表現が阻害され表示品質が低下する。
そこで本実施の形態は、非点灯画素への電流供給を行う非点灯用時間長TK0は非常に短い時間としている。つまり視覚上、点灯と認識できない程度の時間とする。
非点灯用時間長をどのような時間長にするかは多様に考えられるが、まず、少なくとも1つ上の階調、少なくとも1/255階調の定電流供給時間(図8Aの例でいえば0.5μs)よりは短くする。このようにしないと、0/255階調が消失することになるためである。
また少なくとも1/255階調の定電流供給時間の1/2以下の時間長とすることが望ましい。そのような時間長であれば、階調を明確にわけることができ、また非点灯と認識されるレベルとなるからである。
なお電流値や画素の発光効率などにもよるため一概には言えないが、実際上、1μs以下の発光では、人は発光を認識することが困難になる。そのため非点灯用時間長TK0は少なくとも1μs以下の範囲であることが望ましい。例えば階調数の設定が16階調(0/15階調〜15/15階調)などと少なくなる場合、1/15階調の定電流供給期間が6〜7μsなどなることも考えられるが、そのような場合に、非点灯用時間長TK0は1μs以下であることが望ましいということになる。
<4.第2の実施の形態>
第2の実施の形態について説明する。第2の実施の形態は、図9AのようなLブランキング駆動ではなく、図9Bのようにブランキング期間に、走査線SL及びデータ線DLを特定電位状態(この例では電圧VHC)とする駆動方式を用いる例である。
図示のように、ブランキング信号BKのHレベルで規定されるブランキング期間において、全ての走査線SL及びデータ線DLは電圧VHCにセットされ、データ線駆動信号としての定電流供給は行われない。
ブランキング期間の終了後、データ線DLpにはアノードドライバ33の出力端子電圧VHA(VHC<VHA)とされる定電流供給が、選択された走査線SL上の各画素の階調に応じた時間長だけ行われる。
同時にこの場合も、データ線DLqに、アノードドライバ33の出力端子電圧VHAとされる定電流供給が、非点灯用時間長TK0だけ行われる。
このための構成例を図10に示す。図10は図2と同様に表示部10、アノードドライバ33、カソードドライバ21の構成を等価回路として示したものである。図2と同一部分は同一符号を付し、説明を省略する。
この場合、アノードドライバ33では、スイッチSWA1〜SWA256が、3系統を選択的にデータ線DL1〜DL256に接続する構成とされる。即ち各データ線DL(DL1〜DL256)は、スイッチSWA1〜SWA256により、定電流源(I1〜I256)が接続された状態と、グランドが接続された状態と、電圧VHCが接続された状態に切り替えられる。
そして駆動制御部31からアノードドライバ33にはブランキング信号BKも供給され、スイッチSWA1〜SWA256はブランキング期間において、各データ線DL1〜DL256を電圧VHCに接続した状態とする。
カソードドライバ21では、スイッチSWC1〜SWC128がブランキング期間において電圧VHC側を選択していることで、走査線駆動信号はHレベル(=VHC)とされる。
この第2の実施の形態において他の構成は第1の実施の形態と同様である。
図9Aの場合と同様に、図9Bのデータ線DLpが、点灯画素が接続されているデータ線であるとすると、このデータ線DLpには、データ線駆動信号として、選択された走査線SL上の各画素の階調に応じた時間長(TK1,TK2,TK3)で定電流が供給される。
また、データ線DLqが、走査線SL1,SL2,SL3上の各画素が、それぞれ表示データDTで階調「0/255」が指定された、非点灯画素となっているデータ線であるとする。この場合に図8Aのように表示データ「00000000(=0/255階調)」に対して、目標カウンタ値CT=1と設定されていることで、例えば非点灯用時間長TK0=0.125μsの期間、非点灯画素にも定電流が与えられる。
これにより第1の実施の形態と同様、輝度ムラの発生が抑制される。
<5.第3の実施の形態>
第3の実施の形態は、図7の階調テーブル記憶部54に記憶する階調テーブルをMPU2からのコマンドで書き換えるようにした例である。
具体的にはMPU2は階調テーブル設定コマンドを発行し、階調テーブルをコントローラIC20に受け渡して更新させる。
図11に、MPU2からの階調テーブル設定コマンドに対するコントローラIC20(駆動制御部31)の処理を示す。
ステップS101として駆動制御部31は階調テーブル設定コマンドを監視する。階調テーブル設定コマンドが受信された場合はステップS102に進み、駆動制御部31はMPU2から送信されてくる階調テーブルを取り込む。
そして駆動制御部31はステップS103でアノードドライバ33における階調テーブル記憶部54の書き換えを行う。
これにより各階調値に対応するパルス幅が異なる階調テーブルに更新される。
具体的には、0/255階調「00000000」に対応する目標カウンタ値CTが異なる階調テーブルに更新される。
つまりMPUは、1/255階調〜255/255階調についての目標カウンタ値CTが共通の階調テーブルであって、0/255階調に対応する目標カウンタ値CTのみが異なる複数の階調テーブルを用意しておき、これらの内で選択した階調テーブルをコントローラIC20に与えるようにする。
これによって非点灯画素に対する定電流供給時間を微調整できる。
例えばパネルサイズや1ラインの画素数などにより、適切な非点灯用時間長が異なることが考えられる。そこで接続するパネルに応じて階調テーブルを変更することでフレキシブルに対応できることになる。
なお、0/255階調だけでなく、1/255〜255/255階調の目標カウンタ値CTの異なる階調テーブルを用意して、更新できるようにしても良いことは言うまでもない。
<6.第4の実施の形態>
第4の実施の形態を説明する。第1〜第3の実施の形態では、非点灯画素の全てに対して、非点灯用時間長の定電流供給を行うものとしたが、このような定電流供給は、全ての非点灯画素ではなく、非点灯画素の一部に対して行うものでもよい。
第1〜第3の実施の形態のように非点灯画素のデータ線DLの全てに対して、非点灯用時間長の定電流供給を行うことは輝度ムラ低減の観点で有効ではあるが、機種によっては、ノイズを多く発生させてしまう場合もある。そこで、例えば非点灯画素の一部に対応してデータ線DLに非点灯用時間長の定電流供給を行うようにすることが考えられる。
例えば非点灯画素の半分(ほぼ半分)に対して非点灯用時間長の定電流供給を行う。このようにすると輝度ムラの低減を実現しつつ、ノイズ発生を抑えることができる。また電流供給を行う画素数が減ることで、消費電力を減らせることにもなる。
特には、定電流印加を行う非点灯画素のデータ線DLは、一画面上で、一定間隔で略均等となるようにするのがよい。
ここでいう均等とは、具体的には、1ラインの中で1画素おきに、定電流印加を行うようにし、また或るラインと隣接するラインでも、定電流供給を行う画素と行わない画素の関係で隣り合うようにするとよい。即ち画面上で市松模様のように、定電流供給を行う非点灯画素と、定電流供給を行わない非点灯画素が配置されるような状態である。
これを実現するには、元の表示データDTに階調値(0/255)と階調値(1/255)が水平垂直に交互に配置された背景画像データを合成することが考えられる。
図12Aに表示データDTの例を模式的に示す。
図12Aは、ある階調値による「表示画像」という画像を有する表示データに対して、階調値(1/255)と階調値(0/255)が市松模様のように交互に配置された背景データを合成したイメージを示している。
この場合、例えばコントローラIC20の表示データ記憶部32に記憶される表示データDTにおいて本来非点灯画素となる背景部分は、階調値(1/255)の画素と階調値(0/255)の画素が上下左右に交互に配置される状態となる。
タイミングコントローラ44における階調テーブル記憶部54には図13の階調テーブルを記憶させる。
この階調テーブルは、階調値(0/255)に対しては、目標カウンタ値CT=0とし、つまり電流供給を行わない設定とする。また階調値(1/255)に対しては、目標カウンタ値CT=1とし、つまり0.125μsの期間だけ電流供給を行う設定とする。
このようにすれば、図12Aの右端に示した合成した表示データに応じては、非点灯画素のうちのほぼ半分については非点灯用時間長(この場合0.125μs)の定電流供給が行われ、非点灯画素のうちの残りのほぼ半分は、定電流供給が行われない画素となる。
従ってMPU2が表示データDTをコントローラIC20に供給する際に、予め図12Aのような背景データの合成を行えばよい。
即ちMPU2は、表示データDTで規定される階調値が非点灯を示す値である画素の一部に対して、アノードドライバ33によって非点灯用時間長の定電流供給が行われるように、表示データDTの階調値を変換してから、コントローラIC20(駆動制御部31)に供給する。これにより非点灯画素のうちのほぼ半分に定電流供給が行われるようにすることができ、短時間の定電流供給によるノイズ発生を抑制できる。
但し、MPU2ではデータ変換を行わずに、コントローラIC20の駆動制御部31内において、背景データ合成部を設け、受信した表示データDTに図12Aのような背景データの合成を行い、合成した表示データDTを表示データ記憶部32に記憶させるようにしてもよい。
これによりアノードドライバ33は、元々の表示データDTで規定される階調値が非点灯を示す値である画素の一部に対して、非点灯用時間長の定電流供給を行うようにデータ線DLを駆動することになる。
或いはタイミングコントローラ44が、表示データ記憶部32から表示データDTを読み出した段階で、図12Aのような背景データの合成を行い、合成した表示データDTが8ビットずつセレクタ53に供給されるようにしてもよい。この場合もアノードドライバ33は、元々の表示データDTで規定される階調値が非点灯を示す値である画素の一部に対して、非点灯用時間長の定電流供給を行うようにデータ線DLを駆動することになる。
なお、ここでは非点灯画素のほぼ半分には定電流供給を行うとしたが、非点灯画素のうちで定電流供給を行う画素の割合は、必ずしもほぼ半分が適切とは限らない。表示パネルサイズや1ラインの画素数などの設計事項に応じて、輝度ムラの低減とノイズレベルの低減が最適化できる「割合」(定電流供給を行う非点灯画素の割合)が異なるためである。従ってどの程度の割合にするかは、実際の表示装置毎に検討することが望ましい。
ところで図12Bは、ある階調の「表示画像」という画像を有する表示データに対して、階調値(1/255)の背景データを合成したイメージを示している。この場合、例えばコントローラIC20の表示データ記憶部32に記憶される表示データは、階調値(1/255)の背景にある階調の「表示画像」という画像を有する表示データとなる。
MPU2がこのように変換した表示データDTをコントローラIC20に供給すると、図13の階調テーブルを用いている場合、非点灯画素の全部に対して非点灯用時間長の定電流供給が行われることになる。つまりMPU2側の表示データ変換によって、第1の実施の形態と同様の動作を行うこともできる。
<7.まとめ及び変形例>
以上の実施の形態では次のような効果が得られる。
実施の形態の表示駆動装置(コントローラIC20)は、列方向に並ぶ複数の画素に共通に接続されたデータ線DLと、行方向に並ぶ複数の画素に共通に接続された走査線SLとが、それぞれ複数配設され、データ線DLと走査線SLの各交差点に対応して画素が形成されている表示部10に対して、表示データに基づく表示駆動を行う。そして表示駆動装置(コントローラIC20)は、走査線SLの選択タイミング毎に、データ線DLのそれぞれに対して、表示データDTで規定される画素の階調値に応じた時間長だけ定電流を供給するデータ線駆動部(タイミングコントローラ44及びアノードドライバ33)を備える。このデータ線駆動部は、表示データDTで規定される階調値が非点灯を示す値(0/255)である画素の全部又は一部に対して、非点灯用時間長の定電流供給を行うようにデータ線DLを駆動するようにしている。
具体的には、表示データDT=0/255階調の場合も、0ではない目標カウント値CT(例えば1)に変換し、電流供給が行われるようにしている。
通常は非点灯の画素(その画素が接続されたデータ線DL)に対しては定電流供給を行わないことで、その画素を非点灯の状態とする。これに対して実施の形態では、非点灯の画素のデータ線DTに対しても、或る時間長(非点灯用時間長)の定電流供給を行う。
これにより非点灯画素の寄生容量への充電に起因するデータ線駆動信号の立ち上がりが、1ラインにおける非点灯画素数(点灯率)によって大きく変動しないようにできる。従って点灯率に関わらず輝度の立ち上がりを略均一化でき、輝度ムラを低減又は解消できる。
なお、第4の実施の形態で述べたように、非点灯画素の一部に対して非点灯用時間長の定電流供給を行うようにすることで、輝度ムラを低減又は解消しつつ、ノイズを抑制できる場合もある。
また非点灯用時間長は、固定設定した或る特定の時間長としている。例えば目標カウンタ値CT=1の場合の0.125μsである。
つまり表示部10内の画素の位置、走査線、データ線等の別に関わらず、表示データにおいて階調値が非点灯階調となっている画素に対しては、非点灯用時間長としての共通の時間長の期間、定電流供給を行う。
これにより単に非点灯階調の場合に特定の非点灯用時間長の定電流供給を行えばよく、回路構成や制御が容易化される。具体的には階調テーブルの設定(0/255階調の目標カウンタ値CTの設定)で本実施の形態の動作が実現できる。従って回路変更等が不要で実施コストを低くでき、実用性は高い。
また非点灯用時間長は、表示データにおける点灯指示値のうちで最も低い階調(1/255)の画素に対する定電流供給時間長(例えば図8Aの場合の0.5μs)よりも短い時間長とされる。
非点灯画素に対しての定電流供給により、実際にはその画素が点灯してしまう。そこで非点灯用時間長は、点灯する画素に対する定電流供給時間長よりも短くすることで、ほとんど点灯とは認識されないような電流供給を行い、点灯画素に対する駆動と区別する。これにより点灯画素との間の階調を損なわないようにし、表示品質を良好に保つ。
また非点灯用時間長は、表示データにおける点灯指示値のうちで最も低い階調(1/255)の画素に対する定電流供給時間長の半分以下の時間長とする。例えば図8Aの例では0.5μsに対する半分以下の0.125μsとしている。
非灯画素に対しての定電流供給時間は、視覚上、非点灯と認識される範囲であることが表示品質の上で重要である。点灯状態の内で最も低い階調の場合の定電流供給時間長の半分以下として、視覚上は非点灯と認識されるようにする。これにより点灯画素との間の階調を損なわないようにし、表示品質を良好に保つ。
また第3の実施の形態で説明したように、非点灯用時間長(つまり階調テーブルにおける0/255階調の目標カウンタ値CT)が外部コマンドに応じて変更可能とされている。非点灯用時間長を外部コマンドで更新できるようにすることで、非点灯用時間長を例えば表示部に応じて調整できる。これにより最適な非点灯用時間長に調整することができる。またこれはコントローラIC20としての部品の汎用化にも好適である。
また第4の実施の形態において言及したが、MPU2(表示動作制御部)側で表示データを変換しておく手法によっても、全部又は一部の非点灯の画素に非点灯用時間長の定電流供給を行うようにすることができる。コントローラIC20において階調テーブルが更新できない場合、或いは階調テーブルの更新をしないようにしたい事情がある場合などは、MPU2側での表示データDTの処理により、輝度ムラの低減を実現できる。
以上、実施の形態について説明したが、本発明の表示装置や表示駆動装置は実施の形態に限定されず多様な変形例が考えられる。
例えば表示駆動装置の例として図1に示したコントローラIC20は、アノードドライバ33を内蔵するものとしたが、アノードドライバ33は別体であってもよい。
またコントローラIC20に、アノードドライバ33とカソードドライバ21の両方が内蔵されていてもよい。
また、コントローラIC20を特定の表示パネルに専用の部品とする場合など、階調テーブルは書換不能なROMデータとして記憶しても良い。
また階調テーブルを用いずに、表示データが非点灯を示す情報のときに、対応するデータ線DLに所定の非点灯用時間長だけ電流を流す構成も各種考えられる。
また本発明はOLEDを用いる表示装置だけでなく、他の種の表示装置でも適用可能である。特に電流駆動による自発光素子を用いた表示装置に好適である。
1…表示装置
2…MPU
10…表示部
20…コントローラIC
31…駆動制御部
32…表示データ記憶部
33…アノードドライバ
21…カソードドライバ
44…タイミングコントローラ
45…電流設定部
53…セレクタ
54…階調テーブル記憶部

Claims (5)

  1. 列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とが、それぞれ複数配設され、前記データ線と前記走査線の各交差点に対応して画素が形成されている表示部に対して、表示データに基づく表示駆動を行う表示駆動装置であって、
    前記データ線に対して定電流供給が行われない第1の階調値とされた画素と、前記データ線に対して非点灯用時間長の定電流供給が行われる第2の階調値とされた画素とが、一画面上で略均等に配置された背景データを、表示データに合成する背景データ合成部と、
    前記走査線の選択タイミング毎に、前記データ線のそれぞれに対して、前記背景データが合成された後の表示データで規定される画素の階調値に応じた時間長だけ定電流を供給するデータ線駆動部と、を備えた
    表示駆動装置。
  2. 前記背景データは、前記第1の階調値とされた画素と、前記第2の階調値とされた画素とが、上下左右方向に交互に配置されているデータである
    請求項1に記載の表示駆動装置。
  3. 前記第2の階調値は、前記データ線に対して定電流供給が行われる階調値のうちで定電流を供給する時間長が最短の階調値である
    請求項1又は請求項2に記載の表示駆動装置。
  4. 列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とが、それぞれ複数配設され、前記データ線と前記走査線の各交差点に対応して画素が形成されている表示部と、
    前記データ線に対して定電流供給が行われない第1の階調値とされた画素と、前記データ線に対して非点灯用時間長の定電流供給が行われる第2の階調値とされた画素とが、一画面上で略均等に配置された背景データを、表示データに合成する背景データ合成部と、
    前記走査線の選択タイミング毎に、前記データ線のそれぞれに対して、前記背景データが合成された後の表示データで規定される画素の階調値に応じた時間長だけ定電流を供給するデータ線駆動部と、を備えた
    表示装置。
  5. 列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とが、それぞれ複数配設され、前記データ線と前記走査線の各交差点に対応して画素が形成されている表示部に対して、表示データに基づく表示駆動を行う表示駆動方法として、
    前記データ線に対して定電流供給が行われない第1の階調値とされた画素と、前記データ線に対して非点灯用時間長の定電流供給が行われる第2の階調値とされた画素とが、一画面上で略均等に配置された背景データを、表示データに合成し、
    前記走査線の選択タイミング毎に、前記データ線のそれぞれに対して、前記背景データが合成された後の表示データで規定される画素の階調値に応じた時間長だけ定電流を供給する
    表示駆動方法。
JP2018110102A 2018-06-08 2018-06-08 表示駆動装置、表示装置、表示駆動方法 Expired - Fee Related JP6514811B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018110102A JP6514811B2 (ja) 2018-06-08 2018-06-08 表示駆動装置、表示装置、表示駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018110102A JP6514811B2 (ja) 2018-06-08 2018-06-08 表示駆動装置、表示装置、表示駆動方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015183284A Division JP2017058522A (ja) 2015-09-16 2015-09-16 表示駆動装置、表示装置、表示駆動方法

Publications (3)

Publication Number Publication Date
JP2018151666A JP2018151666A (ja) 2018-09-27
JP2018151666A5 JP2018151666A5 (ja) 2018-11-08
JP6514811B2 true JP6514811B2 (ja) 2019-05-15

Family

ID=63681684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018110102A Expired - Fee Related JP6514811B2 (ja) 2018-06-08 2018-06-08 表示駆動装置、表示装置、表示駆動方法

Country Status (1)

Country Link
JP (1) JP6514811B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12073780B2 (en) 2019-12-27 2024-08-27 Saturn Licensing Llc Signal processing device, signal processing method, and display device
CN114724494B (zh) * 2020-12-22 2023-08-18 酷矽半导体科技(上海)有限公司 显示屏、显示算法及显示数据处理方法、电流调节方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004012655A (ja) * 2002-06-05 2004-01-15 Minolta Co Ltd 携帯型画像表示装置
JP2004020639A (ja) * 2002-06-12 2004-01-22 Seiko Epson Corp 電気光学装置及びその駆動方法並びに電子機器
JP3830888B2 (ja) * 2002-12-02 2006-10-11 オプトレックス株式会社 有機el表示装置の駆動方法
JP4424920B2 (ja) * 2003-03-27 2010-03-03 名古屋電機工業株式会社 屋外用表示装置、屋外用表示装置の表示方法および屋外用表示装置制御プログラム

Also Published As

Publication number Publication date
JP2018151666A (ja) 2018-09-27

Similar Documents

Publication Publication Date Title
KR100965022B1 (ko) El 표시 장치 및 el 표시 장치의 구동 방법
KR100625627B1 (ko) 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자 기기
US20150077446A1 (en) Driving system for active-matrix displays
JP2017058522A (ja) 表示駆動装置、表示装置、表示駆動方法
KR100858614B1 (ko) 유기전계발광표시장치 및 그의 구동방법
KR101795118B1 (ko) 표시 구동 장치, 표시 구동 방법, 및 표시 장치
US20090284502A1 (en) Image signal display control apparatus and image signal display control method
JP3767737B2 (ja) 表示素子およびその階調駆動方法
JP6514811B2 (ja) 表示駆動装置、表示装置、表示駆動方法
JP5361139B2 (ja) 表示装置
TWI571847B (zh) 顯示驅動裝置、顯示裝置、顯示數據修正方法
KR101640321B1 (ko) 주사선 구동 장치, 표시 장치 및 주사선 구동 방법
KR102542826B1 (ko) 표시 장치 및 그의 구동 방법
JP4595300B2 (ja) 電気光学装置および電子機器
US8330755B2 (en) Image display device and driving method for same for collective write in
JP2012088550A (ja) 画像表示装置及びその制御方法
KR102509878B1 (ko) 시간분할 구동 방법 및 이를 구현하는 장치
US11875738B2 (en) Driving circuit including a first and second driving mode and method of operating the same
KR20230050252A (ko) 상이한 픽셀 레이아웃을 갖는 다수의 영역들을 갖는 디스플레이 패널을 위한 오버슈트 구동 기법
KR101521651B1 (ko) 유기발광 표시장치 및 그의 구동방법
JP2005077656A (ja) 有機el表示装置及びその駆動方法
KR20170080252A (ko) 유기발광표시장치
JP2006084818A (ja) 発光表示装置の駆動装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180904

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190412

R150 Certificate of patent or registration of utility model

Ref document number: 6514811

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees