KR101795118B1 - 표시 구동 장치, 표시 구동 방법, 및 표시 장치 - Google Patents

Abstract

본 발명은 표시 장치에 있어서의 표시 얼룩을 개선하는 것이다.
데이터선과 주사선의 교차점에 대응하여 화소가 형성되어 있는 표시부에 대한 표시 구동을 위해서, 표시 데이터의 프레임을 구성하는 각 주사선에 대해 설정된 전류 계조치를 기억하는 전류 설정부와, 1프레임 내의 각 주사선의 주사 타이밍마다, 상기 전류 설정부에 기억된 상기 전류 계조치 중에서 대응하는 주사선의 전류 계조치에 상당하는 전류 계조치로 된 정전류를 생성하는 전류 계조 제어부와, 데이터선의 각각에 대해, 표시 데이터로 규정되는 화소의 계조치에 따른 시간 길이만큼 전류 계조 제어부로부터의 정전류를 공급하는 데이터선 구동부를 마련한다. 이것에 의해 데이터선에 공급되는 정전류가 주사선 단위로 가변 제어되도록 한다.

Description

표시 구동 장치, 표시 구동 방법, 및 표시 장치{DISPLAY DRIVING APPARATUS, DISPLAY DRIVING METHOD, AND DISPLAY APPARATUS}

본 발명은 표시 구동 장치, 표시 구동 방법, 표시 장치에 관한 것으로, 특히 데이터선과 주사선이 복수 마련되고, 데이터선과 상기 주사선의 각 교차점에 대응하여 화소가 형성되어 있는 표시부의 구동 기술에 관한 것이다.

화상을 표시하는 표시 패널로서, OLED(Organic Light Emitting Diode: 유기 발광 다이오드)를 이용하는 표시 장치, LCD(Liquid Crystal Display: 액정 디스플레이)를 이용하는 표시 장치 등이 알려져 있다. 많은 표시 장치에서는, 열 방향으로 나열된 복수의 화소에 공통으로 접속된 데이터선과, 행 방향으로 나열된 복수의 화소에 공통으로 접속된 주사선이 각각 복수 배치되고, 데이터선과 주사선의 각 교차점에 대응하여 화소가 형성되어 있는 표시부를 가진다. 그리고 소위 선 순차 주사의 경우, 주사선 드라이버가 순차적으로 주사선을 선택해 나가면서, 데이터선 드라이버가, 각 데이터선에 1라인분의 데이터선 구동 신호를 출력함으로써 화소로서의 각 도트의 표시가 제어된다.

상기 특허문헌 1에는 표시 패널의 기생 용량에 의한 화소 발광의 상승의 지연을 개선하기 위해서, 주사가 다음의 주사선으로 옮길 때에, 모든 주사선을 일단 리셋 전위에 접속하는 기술이 개시되어 있다. 상기 특허문헌 2에는, 데이터 전극에 표시 신호를 공급할 때에, 그 오버슈트, 언더슈트를 저감하기 위한 수법으로서, 모든 전극을 리셋 전위에 접속하고, 계속해서 프리셋 전위에 접속하는 기술이 개시되어 있다.

일본 특허 공개 평9-232074호 공보 일본 특허 공개 제2004-309698호 공보

여기서, 예를 들면 패시브 구동 OLED 표시 장치에서는, 표시 패널이 통상의 사각형이 아닌 등의 사정으로 길이가 다른 주사선이 존재하는 경우나, 각 주사선에서 화소의 점등율이 다른 경우(발광시키는 화소의 수가 다른 경우)에, 부분적으로 본래의 계조보다 고휘도 혹은 저휘도로 되는 일이 있다. 이것에 의해 화면 상에 표시 얼룩이 생기게 된다. 또 여기서 말하는 「점등율」이란, 각 주사선의 화소수 중에서 발광시키는 화소수의 비율의 의미이다.

(점등율=주사선 상의 발광 화소수/주사선 상의 화소수)

그래서, 본 발명에서는, 이러한 사정으로 생기는 휘도 변화를 작게 하여, 휘도 얼룩(표시 얼룩)을 저감하는 것을 목적으로 한다.

첫째로, 본 발명에 따른 표시 구동 장치는, 열 방향으로 나열된 복수의 화소에 공통으로 접속된 데이터선과, 행 방향으로 나열된 복수의 화소에 공통으로 접속된 주사선이 각각 복수 배치되고, 상기 데이터선과 상기 주사선의 각 교차점에 대응하여 화소가 형성되어 있는 표시부에 대해, 표시 데이터에 근거하는 표시 구동을 행하는 표시 구동 장치로서, 표시 데이터의 프레임을 구성하는 각 주사선에 대해 설정된 전류 계조치를 기억하는 전류 설정부와, 1프레임 내의 각 주사선의 주사 타이밍마다, 상기 전류 설정부에 기억된 상기 전류 계조치 중에서 대응하는 주사선의 전류 계조치에 상당하는 정전류를 생성하는 전류 계조 제어부와, 상기 데이터선의 각각에 대해, 표시 데이터로 규정되는 화소의 계조치에 따른 시간 길이만큼, 상기 전류 계조 제어부로부터의 정전류를 공급하는 데이터선 구동부를 구비한 것이다. 이러한 표시 구동 장치에 의해서, 데이터선에는 계조치에 따른 시간 길이만큼 정전류가 인가된다. 정전류를 인가하는 시간에 의해서 화소의 발광 휘도를 제어하고 있다. 여기서, 1주사선 상의 비발광 화소의 수나 발광 계조의 영향, 혹은 각 주사선의 길이의 차이에 의해, 부분적으로 본래의 계조보다 고휘도 혹은 저휘도가 되어, 표시 얼룩이 발생하는 일이 있다. 그래서, 각 주사선의 주사 타이밍마다, 각 데이터선에 인가하는 정전류치를 제어한다. 즉, 1라인의 주사마다 정전류치를 가변 제어한다. 각 라인에 따른 정전류치는 전류 계조치로서 표시 얼룩을 해소할 수 있는 적절한 값으로 설정하여 기억해 둔다.

둘째로, 상기한 본 발명에 따른 표시 구동 장치에서는, 상기 전류 계조 제어부는, 1프레임 내의 각 주사선의 주사 타이밍마다의 정전류의 전류 계조치의 전환을, 각 주사선의 주사 기간 동안의 블랭킹(blanking) 기간에서 실행하는 것이 바람직하다. 라인마다 정전류치를 제어하는 것이지만, 그 정전류치의 전환을 블랭킹 기간에 행함으로써, 정전류치의 변동의 영향이 표시에 미치지 않도록 할 수 있다.

셋째로, 상기한 본 발명에 따른 표시 구동 장치에서는, 상기 전류 설정부에 기억되는 전류 계조치는 상기 표시부에서 표시하는 표시 데이터의 전환에 대응하여 리라이팅되는 것이 바람직하다. 1프레임에 있어서의 각 라인의 점등율은 화상 내용에 따라 상이하다. 따라서, 표시 화상을 전환하는 경우에, 그것에 따라 전류 설정부에 기억되는 전류 계조치도 리라이팅하는 것이 적절하게 된다.

넷째로, 상기한 본 발명에 따른 표시 구동 장치에서는, 상기 전류 설정부에 기억되는 전류 계조치의 리라이팅은 프레임 개시 타이밍에 행해지는 것이 바람직하다. 표시 화상의 전환을 프레임 개시 타이밍에 행하기 위해서이다.

다섯째로, 상기한 본 발명에 따른 표시 구동 장치에서는, 상기 전류 계조 제어부는, 전류치에 대해 다른 가중치 부여된 복수의 트랜지스터 중 하나 이상을, 상기 대응하는 주사선에 대한 전류 계조치에 근거하여 선택하고, 선택된 트랜지스터에 흐르는 전류치의 합에 상당하는 전류치를, 상기 전류 계조치에 상당하는 정전류로서 생성하는 것이 바람직하다. 이것에 의해 전류 계조치에 따른 트랜지스터의 선택에 의해, 전류 계조치에 따른 정전류 구동을 행할 수 있다.

본 발명에 따른 표시 구동 방법은, 표시 데이터의 프레임을 구성하는 각 행에 대해 설정된 전류 계조치를 기억하고, 1프레임 내의 각 주사선의 주사 타이밍마다, 기억된 전류 계조치 중에서 대응하는 주사선의 전류 계조치에 상당하는 정전류를 생성하고, 생성한 정전류를, 상기 데이터선의 각각에 대해, 표시 데이터로 규정되는 화소의 계조치에 따른 시간 길이만큼 공급하는 것이다. 즉, 주사선의 길이의 차이나 주사선 상의 점등율 등의 영향에 의한 휘도 변화에 대한 표시 얼룩의 보정을, 데이터선에 인가하는 정전류치의 주사 타이밍마다의 조정에 의해서 실현한다.

또한, 본 발명에 따른 표시 장치는, 열 방향으로 나열된 복수의 화소에 공통으로 접속된 데이터선과, 행 방향으로 나열된 복수의 화소에 공통으로 접속된 주사선이 각각 복수 배치되고, 상기 데이터선과 상기 주사선의 각 교차점에 대응하여 화소가 형성되어 있는 표시부와, 상기 주사선에 대해 주사선 구동 신호를 인가하는 주사선 구동부와, 표시 데이터의 프레임을 구성하는 각 주사선에 대해 설정된 전류 계조치를 기억하는 전류 설정부와, 1프레임 내의 각 주사선의 주사 타이밍마다, 상기 전류 설정부에 기억된 상기 전류 계조치 중에서 대응하는 주사선의 전류 계조치에 상당하는 정전류를 생성하는 전류 계조 제어부와, 상기 데이터선의 각각에 대해, 표시 데이터로 규정되는 화소의 계조치에 따른 시간 길이만큼, 상기 전류 계조 제어부로부터의 정전류를 공급하는 데이터선 구동부를 구비한다. 즉, 상술한 표시 구동 장치를 구비한 표시 장치를 구성한다.

본 발명에 의하면, 주사선의 길이의 차이나 주사선 상의 점등율 등의 영향에 의한 휘도 변화를, 데이터선에 인가하는 정전류치를 주사 타이밍마다 조정함으로써, 표시 얼룩(휘도 얼룩)을 저감하여, 이에 따라 표시 품질을 향상시킬 수 있다.

도 1은 본 발명의 실시 형태의 표시 장치의 블럭도이다.
도 2는 이형(異形) 패널에서의 휘도 얼룩의 설명도이다.
도 3은 점등율의 차이에 의한 휘도 얼룩의 설명도이다.
도 4는 점등율의 차이에 의한 휘도 얼룩의 발생 원인의 설명도이다.
도 5는 실시 형태의 콘트롤러 IC의 블럭도이다.
도 6은 실시 형태의 전류 계조치의 설명도이다.
도 7은 실시 형태의 정전류 생성계의 회로도이다.
도 8은 실시 형태의 표시 구동 동작 파형의 설명도이다.
도 9는 실시 형태의 표시 데이터에 따른 전류 계조치의 설명도이다.
도 10은 실시 형태의 표시 데이터 전환 동작의 설명도이다.
도 11은 실시 형태의 표시 데이터 전환 처리의 흐름도이다.

이하, 본 발명의 실시 형태를 다음의 순서로 설명한다.

<1. 실시 형태의 표시 장치>

<2. 표시 상에 발생하는 휘도 변화의 설명>

<3. 표시 구동 장치의 구성 및 동작>

<4. 표시 화상의 전환>

<5. 실시 형태의 효과 및 변형예>

<1. 실시 형태의 표시 장치>

도 1은 실시 형태의 표시 장치(1)와, 표시 장치(1)의 표시 동작 제어를 행하는 MPU(Micro Processing Unit: 연산 장치)(2)를 나타내고 있다. 표시 장치(1)는 표시 화면을 구성하는 표시부(10)와, 콘트롤러 IC(Integrated Circuit)(20)와, 캐소드 드라이버(21)를 가진다. 표시 장치(1)가 본 발명의 특허청구범위에서의 표시 장치에 상당하는 실시 형태이다. 또한, 콘트롤러 IC(20)가 본 발명의 특허청구범위에서의 표시 구동 장치에 상당하는 실시 형태이다. 또, 이 도 1의 예에서는 캐소드 드라이버(21)는 콘트롤러 IC(20)의 외부의 구성으로서 나타내고 있지만, 캐소드 드라이버(21)가 콘트롤러 IC(20)의 내부에 마련되는 경우도 있다.

표시부(10)는, 데이터선 DL(DL1~DL128)과, 주사선 SL(SL1~SL96)이 각각 복수 배치되고, 데이터선 DL과 주사선 SL의 각 교차점에 대응하여 화소가 형성되어 있다. 즉, 128개의 데이터선 DL1~DL128과, 96개의 주사선 SL1~SL96에 대응하고, 128개의 화소가 수평 방향의 1행(1라인)에 배치되고, 96개의 화소가 수직 방향의 1열에 배치된다. 따라서 표시부(10)는 표시 화상을 구성하는 화소로서 128×96=12288개의 화소를 가진다. 본 실시 형태의 경우, 각 화소는 OLED를 이용한 자발광 소자로서 형성된다. 또, 물론 화소수, 데이터선수, 주사선수는 일례에 불과하다.

128개의 데이터선 DL1~DL128의 각각은 표시부(10)의 열 방향(수직 방향)으로 나열된 96개의 화소에 공통으로 접속되어 있다. 또한, 96개의 주사선 SL1~SL96의 각각은 행 방향(수평 방향)으로 나열된 128개의 화소에 공통으로 접속되어 있다. 주사선 SL에서 선택된 라인의 128개의 화소에, 데이터선 DL로부터 표시 데이터(픽셀 계조치)에 근거하는 발광 구동 전류가 인가됨으로써, 당해 라인의 각 화소가, 표시 데이터에 따른 휘도(계조)로 발광 구동된다.

이 표시부(10)의 표시 구동을 위해서 콘트롤러 IC(20), 캐소드 드라이버(21)가 마련된다. 콘트롤러 IC(20)는 구동 제어부(31), 표시 데이터 기억부(32), 애노드 드라이버(33)를 가진다. 애노드 드라이버(33)는 데이터선 DL1~DL128을 구동한다. 애노드 드라이버(33)는 구동 제어부(31)로부터 공급되는 정전류를, 표시 데이터 기억부(32)에 기억된 표시 데이터의 계조에 따른 시간 길이만큼 데이터선 DL에 공급한다. 즉, 애노드 드라이버(33)는 데이터선 구동부로서 기능한다.

구동 제어부(31)는, MPU(2)와의 사이에 커맨드나 표시 데이터의 통신을 행하고, 커맨드에 따른 표시 동작을 제어한다. 예를 들면, 구동 제어부(31)는 표시 개시의 커맨드를 수신하면, 그것에 따라 타이밍 설정을 행하고, 캐소드 드라이버(21)에 의한 주사선 SL의 주사를 개시시킨다. 또한, 캐소드 드라이버(21)에 의한 주사에 동기시켜 애노드 드라이버(33)에 의한 데이터선 DL의 구동을 실행시킨다. 애노드 드라이버(33)에 의한 데이터선 DL의 구동에 대해서는, 구동 제어부(31)는 MPU(2)로부터 수신한 표시 데이터를 표시 데이터 기억부(32)에 기억시킴과 아울러, 상기의 주사 타이밍에 맞추어, 표시 데이터를 애노드 드라이버(33)에 전송시킨다. 또한, 데이터선 구동 신호로서의 정전류를 생성하고, 애노드 드라이버(33)에 공급한다. 이에 따라 애노드 드라이버(33)가, 각 계조에 따른 기간, 데이터선 구동 신호로서의 정전류를 데이터선 DL에 출력한다. 이러한 제어에 의해, 선택되어 있는 라인, 즉 캐소드 드라이버(21)로부터 선택 레벨의 주사선 구동 신호가 인가되고 있는 1개의 주사선 SL 상의 각 화소가 발광 구동된다. 순차적으로 각 라인이 발광 구동되어 감으로써, 프레임 화상 표시가 실현된다.

캐소드 드라이버(21)는, 주사선 SL의 일단으로부터 주사선 구동 신호를 인가하는 주사선 구동부로서 기능한다. 이 캐소드 드라이버(21)는 Q1 출력 단자~Q96 출력 단자가 각각 주사선 SL1~SL96에 접속된 상태로 배치되어 있다. 그리고, 주사 방향 SD로서 나타내는 바와 같이, Q1 출력 단자로부터 Q96 출력 단자로 향해 선택 레벨의 주사선 구동 신호를 순차적으로 출력함으로써, 주사선 SL1~SL96을 순차적으로 선택 상태로 하는 주사를 행한다.

이러한 주사를 행하기 위해서 구동 제어부(31)는 캐소드 드라이버(21)에 대해 캐소드 드라이버 제어 신호 CA를 공급한다. 캐소드 드라이버 제어 신호 CA는 주사의 제어를 위한 각종 신호를 포괄적으로 나타낸 것이며, 본 실시 형태의 경우, 스캔 신호 SK, 래치 신호 LAT, 클럭 신호 CLK, 블랭킹 신호 BK가 포함된다. 상술한 것은 피하지만 캐소드 드라이버(21)는, 도시하지 않은 시프트 레지스터를 내장하고, 이 시프트 레지스터는 스캔 신호 SK로서 인가되는 선택 레벨의 신호를 클럭 신호 CLK에 근거하여 Q1 출력 단자측으로부터 Q96 출력 단자측으로 향하는 데이터 전송을 행한다. 이 시프트 레지스터의 각 단의 출력이 래치 신호 LAT로 도시하지 않은 래치 회로에 래치되고, 그 각 래치 회로의 출력이 도시하지 않은 드라이브단의 회로를 거쳐서 Q1 출력 단자~Q96 출력 단자로부터 각 주사선 SL1~SL96으로 출력된다. 이러한 동작에 의해 캐소드 드라이버(21)는 주사선 SL1~SL96을 순차적으로 선택하는 주사를 행하게 된다. 또, 블랭킹 신호 BK는 화소를 발광 구동하지 않는 타이밍을 규정하는 신호이다.

또한, 콘트롤러 IC(20)의 구동 제어부(31)는 프레임 개시 신호 INT를 출력한다. 프레임 개시 신호 INT는 매 프레임에서 제 1 라인의 주사 타이밍에 발생되는 신호이다. 프레임 개시 신호 INT는 구동 제어부(31)의 내부에서 이용되는 것 외에, 프레임 개시 타이밍을 나타내는 신호로서 MPU(2)에 공급된다.

<2. 표시 상에 발생하는 휘도 변화의 설명>

본 실시 형태에서는, 표시 상에 발생하는 휘도 얼룩을 해소하기 위해서, 애노드 드라이버(33)가 각 데이터선 DL에 인가하는 정전류를, 각 라인의 주사 타이밍마다 가변 제어할 수 있도록 하고 있다. 여기서는, 우선 표시 상에 발생하는 휘도 얼룩에 대해 설명해 둔다. 본 실시 형태에서 대처하는 휘도 얼룩의 원인은, 크게 나누어 이형 패널에서 생기는 휘도 얼룩과, 점등율에 의해서 생기는 휘도 얼룩이 있다.

우선 이형 패널의 경우를 도 2로 설명한다. 도 2(a), 도 2(b)는 표시부(10)를 통상의 장방형이 아닌 이형의 패널로 한 경우의 형상예를 나타내고 있다. 여기서는 팔각형 패널이나 타원형 패널을 예시하고 있다. 도시는 생략하지만, 원형 패널, 타원형 패널, 혹은 다른 다각형 패널 등도 물론 상정된다. 예를 들면 이러한 이형 패널의 경우, 각 주사선 SL의 길이로서 차이가 발생한다. 주사선 SL은 길수록 용량 부하가 크고, 또한 배선 저항도 높다. 데이터선 DL에 공급된 전류는 화소를 거쳐서 주사선 SL에 흐르기 때문에, 화소에 인가되는 전류가 주사선 SL의 길이의 영향을 받는다. 결과적으로는, 도 2(a), 도 2(b)의 우측에 나타내는 바와 같이, 전면(全面)을 동일 휘도의 구동 조건으로 구동했다고 하여도, 주사선 SL가 짧은 영역일수록 휘도가 높고, 주사선 SL가 긴 영역일수록 휘도가 낮아진다. 도 2(c)에는 모식적으로 휘도 얼룩이 생기고 있는 상황을 나타내고 있다.

다음으로 통상의 장방형 형상의 표시 패널에서도 발생하는 점등율의 차이에 의한 휘도 얼룩을 도 3, 도 4로 설명한다. 도 3(a)는 표시부(10)의 표시 화면의 모양을 나타내고 있다. 이 예는, 배경 영역 Ag1의 휘도를 4/15계조로 하고, 중앙 영역 Ag2의 휘도를 0/15계조(비점등)로 하는 표시를 행하고 있는 상태이다. 즉, 중앙 영역 Ag2를 통과하는 라인은 주사선 상의 전체 화소 중 점등 화소수가 적게 되어 있다(점등율이 낮다). 또, 휘도의 계조는 예를 들면 0/15(비발광)로부터 15/15(최대 휘도 발광)까지의 16계조라고 한다. 예를 들면 이와 같이 중앙 영역 Ag2를 비점등 화소로 하고, 그 주위의 배경 영역 Ag1을 비교적 낮은 계조의 휘도로 한 경우에, 도면 중의 배경 영역 Ag1 내인 영역 AR1과 영역 AR2의 휘도가 다른 상태가 되는 현상이 발생한다. 즉, 파선으로 나타내는 범위의 영역 AR2(중앙 영역 Ag2의 좌우의 영역)의 휘도가 다른 배경 부분보다 약간 어두워져, 휘도 얼룩이 생겨 버린다.

또한, 도 3(b)는 배경 영역 Ag1의 휘도를 8/15계조로 하고, 중앙 영역 Ag2의 휘도를 0/15계조(비점등)로 하는 표시를 행하고 있는 상태이다. 상기 도 3(a)와 동일하게 중앙 영역 Ag2를 통과하는 라인은 점등율이 낮다. 예를 들면 이와 같이 중앙 영역 Ag2를 비점등 화소로 하고, 그 주위의 배경 영역 Ag1을 비교적 높은 계조의 휘도로 한 경우에, 배경 영역 Ag1 내인 영역 AR1과 영역 AR2의 휘도가 다른 상태로 된다. 이 경우는, 파선으로 나타내는 범위의 영역 AR2(중앙 영역 Ag2의 좌우의 영역)의 휘도가 다른 배경 부분보다 약간 밝아져, 휘도 얼룩이 생겨 버린다.

이러한 휘도 얼룩의 원인은 다음과 같이 생각할 수 있다.

도 4(c)는 점등율이 높은 라인의 모델이며, 여기서는 모든 데이터선 DL에 발광 구동 전류가 인가되어 있는 상태를 나타내고 있다. 전압 VH의 주사선 SL은 비선택 상태이고, 0V로 된 주사선 SL이 선택 중인 라인으로 된다. 이 경우, 각 데이터선에 인가된 전류는 파선으로 나타내는 바와 같이 선택 중인 주사선 SL에 흐른다.

도 4(d)는 점등율이 낮은 라인의 모델로서, 일부의 데이터선 DL에 전류가 인가되고, 다른 데이터선은 0V(예를 들면 접지)로 되어 있는 상태를 나타내고 있다. 이 경우, 점등 화소에 대응하는 데이터선 DL에 인가되는 전류는 파선으로 나타내는 바와 같이 선택 중인 주사선 SL뿐만이 아니라, 비점등 화소에 대응하는 데이터선 DL에도 흐른다. 이 때문에 콘덴서의 기호로 나타내는 각 화소의 용량 성분 중, 비점등 화소의 기생 용량에 대한 충전도 행해지게 되어, 부하가 가중되는 결과, 발광 구동 전류의 상승이 지연된다고 하는 사상이 발생한다.

이상을 근거로 하여 생각하면, 도 3(a)와 같이 배경 영역 Ag1의 휘도가 비교적 낮은 경우, 영역 AR1에 있어서의 화소에 대한 발광 구동 전류는 도 4(a)의 실선, 영역 AR2에서의 화소에 대한 발광 구동 전류는 도 4(a)의 파선과 같이 된다. 즉 점등율이 높은 라인의 점등 화소에 대한 발광 구동 전류는 상승이 빨라지고, 점등율이 낮은 라인의 점등 화소에 대한 발광 구동 전류는 상승이 늦어진다. 여기서 정전류 인가의 시간 길이 w4는, 예를 들면 4/15계조로서의 길이이다. 이 파형으로부터 알 수 있는 바와 같이, 영역 AR2의 화소에 대한 발광 구동 전류는 충분히 상승하지 않아, 이 결과, 당해 영역의 휘도가 저하한다.

한편, 도 3(b)와 같이 배경 영역 Ag1의 휘도가 비교적 높은 경우, 영역 AR1에 있어서의 화소에 대한 발광 구동 전류는 도 4(b)의 실선, 영역 AR2에 있어서의 화소에 대한 발광 구동 전류는 도 4(b)의 파선과 같이 된다. 즉, 점등율이 높은 라인의 점등 화소에 대한 발광 구동 전류는 빨리 상승되어, 예를 들면 8/15계조에 상당하는 시간 길이 w8만큼 정전류를 유지한다. 점등율이 낮은 라인의 점등 화소에 대한 발광 구동 전류는, 상기 도 3(a)의 경우와 마찬가지로 상승이 늦은 것이지만, 전류 공급 시간 길이가 길어지면, 정전류치 이상으로 오버슈트되어 버리는 현상이 생기고 있다. 이 오버슈트에 의해 당해 영역의 휘도가 높아진다.

이상과 같이, 주사선의 길이의 차이나 점등율의 차이에 의해서 휘도 얼룩이 발생한다. 본 실시 형태에서는, 이들에 대응하여 각 주사선 SL의 주사 타이밍마다 데이터선 DL에 인가하는 정전류치를 제어하는 것이다.

<3. 표시 구동 장치의 구성 및 동작>

이하, 데이터선 DL에 대한 정전류 구동 제어에 대해 상세히 설명한다. 도 5는 표시 구동 장치로서 기능하는 콘트롤러 IC(20)의 내부를 나타내고 있지만, 특히 구동 제어부(31) 내를 상세히 나타낸 것이다. 구동 제어부(31) 내에는, MPU 인터페이스(41), 커맨드 디코더(42), 타이밍 콘트롤러(43), 기준 전류 생성부(44), 전류 계조 제어부(45), 전류 설정부(46)가 마련된다.

MPU 인터페이스(41)는 상술한 MPU(2)와의 사이의 각종 통신을 행하는 인터페이스 회로부이다. 구체적으로는 표시 데이터나 커맨드 신호의 송수신이 MPU 인터페이스(41)와 MPU(2) 사이에서 행해진다. 커맨드 디코더(42)는 MPU(2)로부터 송신되어 온 커맨드 신호 등을 도시하지 않은 내부 레지스터에 취입함과 아울러, 커맨드 신호의 디코드를 행한다. 그리고, 커맨드 디코더(42)는 취입한 커맨드 신호의 내용에 따른 동작을 실행시킬 수 있도록, 타이밍 콘트롤러(43)에 필요한 통지를 행한다. 또한, 커맨드 디코더(42)는 취입한 표시 데이터를 표시 데이터 기억부(32)에 기억시킨다.

또, 표시 데이터 기억부(32)에는, 예를 들면 각각 1프레임분의 표시 데이터의 기억 영역으로서 제 1 메모리 영역(32a), 제 2 메모리 영역(32b)이 준비되어 있다. 본 실시 형태에서는, 표시부(10)에, 1프레임의 정지 화면 데이터를 전환하여 표시해 나가는 것을 상정한다. 즉, MPU(2)로부터 공급된 정지 화면으로서의 1프레임의 표시 데이터는, 예를 들면 제 1 메모리 영역(32a)에 저장된 상태에서, 그 표시 데이터에 근거하는 표시가 행해진다. 그 후, 표시 내용을 전환할 때에는, 전환 타이밍에 앞서, 다음의 표시 데이터가 제 2 메모리 영역(32b)에 기억되어 간다. 그리고, 전환 타이밍에서, 제 2 메모리 영역(32b)의 표시 데이터가 표시 대상의 데이터로서 사용되어 표시 구동이 행해진다. 또 그 후, 표시 내용을 전환할 때에는, 전환 타이밍에 앞서, 다음의 표시 데이터가 제 1 메모리 영역(32a)에 기억되고, 소정의 타이밍에 표시 대상이 제 1 메모리 영역(32a)의 표시 데이터로 변경된다. 이와 같이 제 1 메모리 영역(32a), 제 2 메모리 영역(32b)이 교대로 사용됨으로써, MPU(2)로부터의 표시 데이터의 전송 시간에 의존하지 않고, 실제의 표시 상에서의 표시 내용의 전환이 시간 지연없이 스무스하게 행해진다.

타이밍 콘트롤러(43)는 표시부(10)의 주사선 SL, 데이터선 DL의 구동 타이밍을 설정한다. 즉, 타이밍 콘트롤러(43)는 상술한 캐소드 드라이버 제어 신호 CA를 출력하여, 캐소드 드라이버(21)에 의한 라인 주사를 실행시킨다. 또한, 타이밍 콘트롤러(43)는 애노드 드라이버(33)에 대한 표시 데이터 기억부(32)로부터의 표시 데이터의 전송 제어를 행하고, 애노드 드라이버(33)가 각 주사 타이밍에서의 각 데이터선 DL1~DL128에 정전류를 공급하는 시간 길이가, 표시 데이터의 해당 화소의 계조에 따른 시간 길이로 되도록 한다. 또한, 타이밍 콘트롤러(43)는 프레임 개시 신호 INT를 생성한다.

기준 전류 생성부(44)는 데이터선 구동 신호의 전류치의 기준으로 되는 기준 전류를 생성한다. 전류 계조 제어부(45)는 기준 전류 생성부(44)에서 생성된 기준 전류를, 설정된 전류 계조치로 조정한다. 특히, 본 실시 형태에서는, 전류 계조 제어부(45)에 의한 기준 전류의 조정에 의해서, 각 주사선 SL1~SL96의 주사 타이밍마다, 각 데이터선 DL1~DL128에 인가하는 정전류치를 변경 제어하는 것이 가능하게 되어 있다.

전류 계조 제어부(45)에 의한 정전류치의 조정은 전류 설정부(46)에 기억된 전류 계조치에 근거하여 행해진다. 전류 설정부(46)의 설정 레지스터(46b)에는 각 주사선 SL1~SL96의 각각에 대한 전류 계조치가 기억되어 있다.

도 6에 설정 레지스터(46b)에 기억되는 전류 계조치의 예를 나타낸다. 또, 설정 레지스터(46b)에 실제로 기억되는 것은 도 6에 있어서의 레지스터의 값 R1~R6이며, 타이밍과 전류 계조치는 설명을 위해서 나타내고 있는 것이다. 타이밍 L1~L96이란, 주사선 SL1~SL96의 각 주사 타이밍인 것이다. 전류 계조치의 설정으로서, 타이밍 L1~L96의 각 라인의 주사 타이밍마다의 전류 계조치가 나타내어진다. 예를 들면 타이밍 L1의 전류 계조치가 3Fh("h"를 부여한 숫자는 16진표기: ()안은 10진 표기), 타이밍 L2의 전류 계조치가 3Ch, … 등으로 된다. 각 타이밍의 전류 계조치의 6비트는 레지스터 R1~R6에 1비트씩 기억된다. 즉, 6비트의 전류 계조치에 있어서의 비트 0이 레지스터 R1에, 비트 1이 레지스터 R2에, … 비트 5가 레지스터 R6에 각각 기억된다. 또, 레지스터 R1~R6의 각 값은 1비트이고, 설정 레지스터(46b)에는 타이밍 L1~L96의 각 주사 타이밍에 대응하는 값이 기억된다. 도 5의 전류 설정부(46)의 설정 레지스터(46b) 전체로서는, 96×6=576비트를, 1개의 표시 데이터에 대한 전류 계조치로서 기억하게 된다.

또, 전류 설정부(46)에 있어서의 버퍼(46a)는 설정 레지스터(46b)의 전류 계조치를 리라이팅할 때에, MPU(2)로부터 제공되는 새로운 전류 계조치를 일시 보존하기 위해서 이용되는 것이기 때문에, 설정 레지스터(46b)와 동일하게 96×6=576비트의 영역이 준비된다.

전류 계조 제어부(45)는, 각 주사선 SL1~SL96의 주사 타이밍마다, 설정 레지스터(46b)에 기억된 해당 라인의 전류 계조치에 상당하는 전류치의 정전류를 얻는다. 그리고, 그 정전류를 애노드 드라이버(33)에 공급한다. 애노드 드라이버(33)는, 이러한 정전류를, 각 데이터선 DL1~DL128에 대해, 표시 데이터에 나타내어지는 각각의 화소의 계조치에 따른 시간 길이만큼 공급한다.

도 7에서, 기준 전류 생성부(44), 전류 계조 제어부(45), 및 애노드 드라이버(33)의 회로 구성예를 설명한다. 기준 전류 생성부(44)는 차동 앰프(51), P채널의 FET(Field Effect Transistor)(52, 53), N채널의 FET(54), 및 저항 R1을 가진다. 차동 앰프(51)의 반전 입력에는 소정 전압 V1이 인가되고, 비반전 입력은 저항 R1을 거쳐서 접지되어 있다. 차동 앰프(51)의 출력단은 FET(52)의 게이트에 접속되고, FET(52)의 소스는 전압 Vcc에 접속되고, FET(52)의 드레인은 차동 앰프(51)의 비반전 입력에 접속된다. 이 구성에 의해, FET(52)의 소스-드레인 사이에 기준 전류 Is가 흐른다.

FET(53)는 게이트가 FET(52)의 게이트에 접속되고, 소스가 전압 Vcc에 접속되고, 드레인이 FET(54)의 드레인과 게이트에 접속되어 있다. 이 경우, FET(52)와 FET(53)가 커런트 미러 구성을 채용하기 때문에, FET(53)에 기준 전류 Is와 동일한 전류치의 기준 전류 Is'가 흐른다. 그리고 FET(53, 54)가 직렬 접속되어 있음으로써, 기준 전류 Is'가 FET(54)의 드레인-소스 사이에도 흐른다.

전류 계조 제어부(45)는 N채널의 FET(61~66), 동일하게 N채널의 FET(71~76), P채널의 FET(80)를 가진다. FET(80)의 소스에는 전압 VH가 인가되고, FET(80)는 드레인과 게이트가 접속됨과 아울러, 그 드레인은 FET(61~66)의 모든 드레인에 접속된다. FET(61~66)의 소스는 각각 FET(71~76)의 드레인에 접속된다. 이 경우에, 상술한 기준 전류 생성부(44)의 FET(54)의 게이트와 드레인이 접속되고, 이 접속점에, FET(61~66)의 게이트가 접속되어 있는 구성에 의해, FET(54)와 FET(61~66)의 각각이 커런트 미러 구성을 채용한다.

여기서 FET(61~66)는 트랜지스터 사이즈(게이트폭 W)가 다른 설계로 되어, 전류 가중치 부여 설정이 되어 있다. 즉, FET(61~66)의 각각의 게이트폭 W는 FET(54)의 게이트폭의 1배, 2배, 4배, 8배, 16배, 32배로 되고, 이것에 의해 각 FET(61~66)의 드레인-소스 전류가 가중치 부여되어 있다. 즉, FET(61~66)의 드레인-소스 전류를 I1, I2, I4, I8, I16, I32로 하면, I1=Is', I2=2·Is', I4=4·Is', I8=8·Is', I16=16·Is', I32=32·Is'로 된다.

이러한 FET(61~66)에 대해, FET(71~76)는 스위치로서 기능한다. FET(71~76)의 게이트에는, 각각 설정 레지스터(46b)의 레지스터 R1~R6의 기억치에 따른 전압이 인가된다. 따라서, FET(71~76)는 도 6에 나타낸 전류 계조치 "1", "0"에 의해 온/오프된다. 그리고, FET(71~76) 중에서 온된 FET의 계통에서, FET(61~66)의 가중치 부여된 드레인-소스 전류가 흐른다. FET(80)에 흐르는 전류는 그러한 전류의 합으로서의 전류치로 된다.

도 6의 예에 따라 설명하면, 타이밍 L1의 기간은 레지스터 R1~R6에 있어서의 "111111"의 값에 의해서 FET(71~76)가 제어된다. 이 경우, FET(71~76)는 모두 온으로 되고, FET(80)의 소스-드레인 전류는 I1＋I2＋I4＋I8＋I16＋I32로 계조치(63)의 전류치로 된다. 또한, 타이밍 L2의 기간은 레지스터 R1~R6에 있어서의 "001111"의 값에 의해서 FET(71~76)가 제어된다. 이 경우 FET(71, 72)는 오프, FET(73~76)는 모두 온으로 되고, FET(80)의 소스-드레인 전류는 I4＋I8＋I16＋I32로 계조치(60)의 전류치로 된다.

애노드 드라이버(33)에는, 각 데이터선 DL1~DL128에 대응하여 각각, P채널의 FET(81(81-1~81-128), 82(82-1~82-128))와 N채널의 FET(83(83-1~83-128))에 의한 데이터선 구동 회로가 형성되어 있다. 또, 표시 데이터에 대응하는 계조 제어(정전류의 출력 시간 길이 제어)를 위한 신호 Sa, Sb를 생성하는 회로 구성은 도시를 생략하고 있다. FET(81)의 소스에는 전압 VH가 인가되고, 드레인은 FET(82)의 소스에 접속된다. 또한, FET(82)의 드레인과 FET(83)의 드레인이 접속되어 있다. FET(83)의 소스는 접지되어 있다. FET(82, 83)의 접속점이 데이터선 DL(DL1~DL128)에 접속된다.

이 경우에, 상술한 전류 계조 제어부(45)에 있어서의 FET(80)는 게이트와 드레인이 접속되고, 이 접속점에, FET(81-1~81-128)의 각 게이트가 접속되어 있는 구성에 의해, FET(80)와 각 FET(81-1~81-128)의 각각이 커런트 미러 구성을 채용한다. 따라서, 각 데이터선 DL1~DL128에 대한 데이터선 구동 회로에는, 상술한 FET(80)의 소스-드레인 전류와 동일한 전류치의 정전류가 흐르는 구성으로 되어 있다.

여기서 FET(82-1~82-128)는 각각 신호 Sa(Sa1~Sa128)에 의해서 온/오프된다. 또한, FET(83-1~83-128)는 각각 신호 Sb(Sb1~Sb128)에 의해서 온/오프된다. 신호 Sa, Sb는 표시 데이터에 의한 화소의 계조에 따른 시간 길이만큼 정전류 출력하기 위한 제어 신호이며, 표시 데이터(각 화소 데이터)에 따라 시간 길이 설정된 펄스 신호이다. 신호 Sa, Sb에 의해서 FET(82)가 온, FET(83)가 오프되면, FET(82)의 드레인 전류가 데이터선 DL에 공급된다. 또한, 신호 Sa, Sb에 의해서 FET(82)가 오프, FET(83)가 온되면, 데이터선 DL이 접지되게 된다. 따라서, 표시 데이터에 근거하여 신호 Sa, Sb가 생성되고, FET(82, 83)가 제어됨으로써, 표시 데이터에서 나타내어지는 픽셀 계조치에 따른 시간 길이만큼, 데이터선 DL에, 전류 계조 제어부(45)에서 전류치가 조정된 정전류가 출력된다.

이러한 구성에 의해, 각 주사선 SL1~SL96의 주사 타이밍마다 전류치가 조정된 데이터선 구동이 실현된다. 도 8에 동작 파형을 나타낸다. 프레임 개시 신호 INT는 프레임의 선두 라인(주사선 SL1의 주사 타이밍)에서 하이 레벨(H 레벨)로 된다. 블랭킹 신호 BK는 각 주사선 SL1~SL96의 주사 기간 사이의 기간에서 H 레벨로 된다. 이 블랭킹 신호의 H 레벨 기간이, 화소를 발광 구동하지 않는 블랭킹 기간으로 된다. 블랭킹 기간 중, 모든 주사선 SL은 로우 레벨(L 레벨)로 되고, 모든 데이터선 DL은 접지된다.

이 도 8에서는, 주사선 SL1~SL96 중에서 주사선 SL1~SL4와, 데이터선 DL1~DL128 중의 임의의 데이터선 DLx, DLy를 예시하고 있다. 주사선 SL1~SL4, …은 프레임 개시 타이밍부터 순차적으로 선택 상태로 된다(L 레벨이 선택 레벨). 예를 들면 타이밍 L1은 주사선 SL1의 주사 타이밍, 타이밍 L2는 주사선 SL2의 주사 타이밍으로 된다. 또, 블랭킹 기간은 전체 주사선 SL이 L 레벨로 되는 예로 나타내고 있지만, 블랭킹 기간에 전체 주사선 SL을 H 레벨로 고정하는 구동 방식도 있다. 데이터선 DLx, DLy는 각 주사 타이밍에서, 각각 해당 라인의 화소의 계조치에 따른 시간 길이만큼 정전류 출력을 행한다. 도 8의 데이터선 DLx, DLy의 H 레벨 기간은 정전류 출력되고 있는 기간을 나타낸다.

여기서, 상술한 도 6의 예의 같이 전류 계조치가 설정되어 있다고 하면, 애노드 드라이버(33)로부터의 데이터선 DL1~DL128로의 정전류 출력은, 도 8의 애노드 드라이버 출력 전류로서 나타내는 바와 같이, 타이밍 L1에서는 3Fh 계조의 전류치, 타이밍 L2에서는 3Ch 계조의 전류치, 타이밍 L3에서는 3Fh 계조의 전류치, …와 같이 가변 제어된다.

이와 같이 데이터선 DL의 전류치가 주사 타이밍마다 제어됨으로써, 도 2 또는 도 3, 도 4에서 설명한 휘도 얼룩을 저감 또는 해소할 수 있다. 즉 이형 패널로서 형성되어 주사선 SL의 길이에 차이가 있는 경우, 긴 주사선 SL의 주사 타이밍에서는 높은 전류 계조치로 하고, 짧은 주사선 SL의 주사 타이밍에서는 낮은 전류 계조치로 함으로써, 데이터선 DL의 전류치에 의해서 도 2(c)에 나타낸 바와 같은 휘도 얼룩을 해소하는 방향의 휘도 보정을 행할 수 있다. 또한, 화면 내용에 따른 각 라인에서의 점등율의 차이에 기인하여 휘도 얼룩이 발생하는 경우에 관해서는, 점등율의 차이나, 픽셀 계조치에 따라, 각 라인의 주사 타이밍에 적절한 전류 계조치를 설정한다. 예를 들면 도 3(a)의 예의 경우는, 영역 AR2의 화소가 속하는 라인은 휘도가 저하되는 상황으로 되기 때문에, 전류 계조치를 높게 한다. 한편 도 3(b)의 예의 경우는, 영역 AR2의 화소가 속하는 라인은 휘도가 상승하는 상황으로 되기 때문에, 전류 계조치를 낮게 한다. 이와 같이 화면 내용에 따라 각 라인의 주사 타이밍에서의 데이터선 DL의 전류치를 조정함으로써, 휘도 얼룩을 해소하는 방향의 휘도 보정을 행할 수 있다.

또, 도 8의 파형에 나타내는 바와 같이, 애노드 드라이버(33)가 출력하는 정전류치의 전환은, 블랭킹 신호 BK에서 규정되는 블랭킹 기간에 행하도록 하고 있다. 블랭킹 기간은 모든 주사선 SL이 L 레벨로 리셋된다. 또한, 블랭킹 기간은 애노드 드라이버(33)로부터 데이터선 DL로의 정전류 공급도 행해지지 않는다. 즉, 블랭킹 기간에서는, 도 7의 회로에서 FET(82)는 오프, FET(83)는 온으로 되도록 신호 Sa, Sb가 생성되어 있다.

전류 계조 제어부(45)의 FET(71~76)의 게이트에 인가되는 전류 계조치의 전환은 이러한 블랭킹 신호 BK의 타이밍에서 행해지도록 한다. 주사선 SL이 리셋 상태에서 데이터선 DL에 전류 공급이 오프로 되는 블랭킹 기간은 화면 표시를 위한 발광을 행하지 않고 있는 기간이다. 이러한 블랭킹 기간에 정전류치의 전환을 행함으로써, 전환 동작이 표시 화상 품질에 영향을 주지 않도록 할 수 있다. 예를 들면 전류치의 전환시의 과도적인 전류 변동이 표시 화상 품질을 저하시키지 않도록 하고 있다.

<4. 표시 화상의 변환>

그런데, 이형 패널의 주사선 길이의 차이에 기인하는 휘도 얼룩에 관해서는, 설정 레지스터(46b)에 기억하는 전류 계조치는 고정적이어도 좋다. 즉, 설정 레지스터(46b)에 기억하는 예를 들면 6비트×96라인분의 전류 계조치는 리라이딩될 필요는 없다. 그러나, 점등율의 차이에 의한 휘도 얼룩은, 화상 내용에 의해, 라인마다의 적절한 전류 계조치가 상이한 것으로 되기 때문에, 표시 데이터의 전환에 따라 설정 레지스터(46b)의 전류 계조치의 리라이팅을 행하는 것이 필요하다. 예를 들면 실시 형태의 표시 장치는, 도 9에 나타내는 화상 PCT#1~PCT#n의 n종류의 화상의 표시가 상정되어 있는 것으로 한다. MPU(2)는 이러한 화상 PCT#1~PCT#n으로서의 표시 데이터를 선택하여 콘트롤러 IC(20)에 공급하고, 표시 동작을 실행시킨다.

이 경우, 예를 들면 MPU(2)는 화상 PCT#1~PCT#n에 따른 전류 계조치 ST#1~ST#n를 유지해 둔다. 전류 계조치 ST#1~ST#n으로서의 라인마다의 각 값 자체는 화상 PCT#1~PCT#n에 따라 적절한 값을 미리 설정해 두고, MPU(2)에, 그 전류 계조치 ST1~ST#n을 기억하게 하면 좋다. MPU(2)는, 표시 화상을 전환할 때에는, 전류 계조치도 전환하도록 콘트롤러 IC(20)에 지시한다. 예를 들면 화상 PCT#2를 표시시키기 위해서, 화상 PCT#2의 표시 데이터를 콘트롤러 IC(20)에 전송할 때에는, 전류 계조치 ST#2도 전송한다. 이렇게 함으로써, 콘트롤러 IC(20) 내에서, 화상 내용에 따라 적절히 휘도 얼룩을 저감 또는 해소할 수 있는 정전류치 가변 제어가 가능해진다.

표시 화상의 전환시의 동작을 도 10, 도 11로 설명한다. 도 10은 표시 화상 전환시의 MPU(2)와 콘트롤러 IC(20)의 교환을 모식적으로 나타내고 있다. 예를 들면 현재, 화상 PCT#1의 표시를 행하고 있고, 이것을 화상 PCT#2의 표시로 전환하는 것으로 한다. 실제의 변환 타이밍은 시점 t4이다. 이것보다 이전의 시점에서는, 프레임 개시 신호 INT의 타이밍에 개시되는 각 프레임에서 화상 PCT#1의 표시가 행해지고 있다. 이 경우, MPU(2)는 전환 타이밍의 시점 t4에 앞서, 임의의 시점 t1로부터 화상 PCT#2의 표시 데이터의 전송을 행한다. 표시 데이터의 데이터량이 많기 때문이다. 콘트롤러 IC(20)의 구동 제어부(31)에서는, 커맨드 디코더(42)가 전송되어 온 표시 데이터를 취입하고, 이것을 표시 데이터 기억부(32)에 기억시킨다. 이 때, 예를 들면 그 시점에서 화상 PCT#1의 표시 데이터가 제 1 메모리 영역(32a)에 저장되고, 이에 따라 애노드 드라이버(33)가 동작하고 있는 것으로 하면, 금회 전송되어 온 표시 데이터는 제 2 메모리 영역(32b)에 저장해 나간다. 이것에 의해 어떤 화상의 표시 계속 중에 다음의 표시 데이터의 취입이 가능해진다.

표시 화상 전환의 직전의 프레임 기간에서는, 우선 시점 t2에 MPU(2)는 전류 계조치 기입 커맨드를 송신한다. 이 때 MPU(2)는 화상 PCT#2에 대응하는 전류 계조치 ST#2도 송신한다. 전류 계조치는 6×96비트이며, 데이터 사이즈는 그다지 크지 않기 때문에, 특별히 사전에 전송해 둘 필요는 없다. 구동 제어부(31)에서는, 커맨드 디코더(42)가 당해 커맨드에 따라, 전류 계조치 ST#2를 전류 설정부(46)에 기입한다. 단 이 경우, 버퍼(46a)에 기입하도록 한다. 또한, 커맨드 디코더(42)로부터 타이밍 콘트롤러(43)로 당해 커맨드 수신이 통지된다. 계속해서 시점 t3에 MPU(2)는 표시 데이터 전환 커맨드를 송신한다. 커맨드 디코더(42)는 이것을 수신·디코드하고, 타이밍 콘트롤러(43)에 통지한다.

실제의 표시 데이터 전환은 프레임 개시 타이밍에 행하기 때문에, 타이밍 콘트롤러(43)는 당해 표시 데이터 전환 커맨드의 직후의 프레임 개시 신호 INT의 타이밍까지 대기한다. 그리고, 수신하고 있던 표시 데이터 전환 커맨드에 대응하는 처리로서, 프레임 개시 신호가 L 레벨로부터 H 레벨로 되는 타이밍(시점 t4)에, 표시 데이터 기억부(32)로부터 애노드 드라이버(33)로의 표시 데이터의 전송원을, 제 1 메모리 영역(32a)으로부터 제 2 메모리 영역(32b)으로 전환하도록 제어한다. 또한, 이 시점에서 타이밍 콘트롤러(43)는 수신하고 있던 전류 계조치 기입 커맨드에 대응하는 처리로서, 전류 설정부(46)에 대해, 버퍼(46a)에 저장하고 있던 전류 계조치 ST#2를 설정 레지스터(46b)에 기입하도록 제어한다.

이러한 처리에 의해 시점 t4 이후의 프레임에서는, 화상 PCT#2의 표시가 실행되고, 또한 그 때에 각 주사선 SL의 주사 타이밍마다, 전류 계조치 ST#2에 따른 데이터선 DL의 전류치 제어가 행해진다. 물론 전류 계조치 ST#2는, 화상 PCT#2에 대응하여 라인마다의 전류 계조치를 설정한 것이기 때문에, 표시 상에서 휘도 얼룩은 저감 또는 해소된 것으로 된다.

도 11은 이상의 동작을 위한 MPU(2)의 처리와 콘트롤러 IC(20)의 처리를 나타낸 것이다. 표시 화상 전환을 행하는 경우, MPU(2)는 스텝 S1에서 다음의 화상의 표시 데이터의 전송을 행한다. 콘트롤러 IC(20)측에서는, 스텝 S10에서 전송되어 오는 표시 데이터를, 표시 데이터 기억부(32)에서의 제 1, 제 2 메모리 영역(32a, 32b) 중 비어 있는 쪽에 저장시켜 간다.

표시 데이터의 전송이 완료되면, MPU(2)는 스텝 S2로서 전류 계조치 기입 커맨드와 전류 계조치를 전송한다. 콘트롤러 IC(20)는 스텝 S11에서 전류 계조치 기입 커맨드를 수신함과 아울러, 전송되어 온 전류 계조치를 전류 설정부(46)의 버퍼(46a)에 기입한다. 또 동일한 프레임 기간 내에 MPU(2)는 스텝 S3으로서 표시 데이터 전환 커맨드를 송신한다. 콘트롤러 IC(20)에서는, 스텝 S12에서 표시 데이터 전환 커맨드를 수신한다.

그리고, 콘트롤러 IC(20)는, 스텝 S13으로서 프레임 개시 타이밍을 대기한다. 프레임 개시 타이밍이 되면 스텝 S14에서, 표시 데이터 전환 커맨드와 전류 계조치 기입 커맨드에 따른 처리를 실행한다. 즉, 상술한 바와 같이 표시 데이터 기억부(32)로부터 애노드 드라이버(33)로의 표시 데이터의 전송원을, 제 1 메모리 영역(32a)와 제 2 메모리 영역(32b) 사이에서 전환하고, 또한 전류 설정부(46)의 버퍼(46a)에 저장한 전류 계조치를 설정 레지스터(46b)에 기입하도록 제어한다.

<5. 실시 형태의 효과 및 변형예>

이상과 같이 실시 형태에서는, 표시 구동 장치로서의 콘트롤러 IC(20)는, 열 방향으로 나열된 복수의 화소에 공통으로 접속된 데이터선 DL과, 행 방향으로 나열된 복수의 화소에 공통으로 접속된 주사선 SL이 각각 복수 배치되고, 데이터선 DL과 주사선 SL의 각 교차점에 대응하여 화소가 형성되어 있는 표시부(10)에 대해, 표시 데이터에 근거하는 표시 구동을 행한다. 이러한 콘트롤러 IC(20)에는, 표시 데이터의 프레임을 구성하는 각 행에 대해 설정된 전류 계조치를 기억하는 전류 설정부(46)와, 1프레임 내의 각 행의 주사 타이밍마다, 전류 설정부(46)에 기억된 당해 행의 전류 계조치로 된 정전류를 생성하는 전류 계조 제어부(45)와, 데이터선 DL의 각각에 대해, 표시 데이터에서 규정되는 화소의 계조치에 따른 시간 길이만큼, 전류 계조 제어부(45)로부터의 정전류를 공급하는 애노드 드라이버(33)(데이터선 구동부)를 구비하고 있다. 이러한 구성에 의해, 각 주사선 SL의 주사 타이밍마다 각 데이터선 DL에 인가하는 정전류치를 제어한다. 따라서, 각 라인에 대한 정전류치가, 전류 계조치로서 표시 얼룩을 해소할 수 있는 적절한 값으로 설정되어 기억되어 있음으로써, 라인마다의 점등율이나 발광 계조의 영향에 의한 휘도 얼룩, 혹은 이형 패널에 있어서의 각 주사선 SL의 길이의 차이에 의한 휘도 얼룩을 해소 또는 저감할 수 있다. 게다가, 표시 화상의 품질을 향상시킬 수 있다. 또, 이형 패널의 경우에, 각 라인의 점등율의 차이에 의해서 생기는 휘도 얼룩의 보정도, 이러한 수법으로 실현할 수 있는 것은 말할 필요도 없다. 화상마다 전류 계조치가 설정되어 있으면 좋고, 통상의 장방형 패널의 경우와 마찬가지로 생각할 수 있다.

또한, 전류 계조 제어부(45)는, 1프레임 내의 각 행의 주사 타이밍마다의 정전류의 전류 계조치의 전환을, 각 행의 주사 기간의 사이의 블랭킹 기간에서 실행하고 있다. 이것에 의해서, 데이터선 DL 상의 정전류치의 변동의 영향을 표시 화상에 미치지 않게 할 수 있어, 고품질의 화상을 유지할 수 있다.

또한, 전류 설정부(46)(설정 레지스터(46b))에 기억되는 전류 계조치는 표시부(10)에서 표시하는 표시 데이터의 전환에 대응하여 리라이팅할 수 있도록 하고 있다. 1프레임에 있어서의 각 라인의 점등율은 화상에 따라 달라, 화상 내용에 의해서, 적절히 휘도 얼룩을 보정하기 위한 각 라인의 최적의 전류 계조치는 상이하다. 그래서, 표시하는 화상에 따라 전류 계조치를 준비해 두고, 표시 데이터의 전환에 대응하여 전류 계조치도 리라이팅함으로써, 항상 적절한 휘도 얼룩의 보정을 실현할 수 있다. 또한, 이 경우에, 전류 계조치의 리라이팅은 프레임 개시 타이밍에 행해지도록 하고 있다. 표시 화상의 전환을 프레임 개시 타이밍에서 행하기 때문에, 동시에 리라이팅하는 것이 휘도 얼룩의 보정 효과를 얻기 위해서 최적으로 된다.

또한, 전류 계조 제어부(45)는, 도 7에 나타낸 바와 같이 전류치에 대해 다른 가중치 부여된 복수의 트랜지스터(FET(61~66)) 중 하나 이상을, 전류 설정부(46)(설정 레지스터(46b)에 있어서의 레지스터 R1~R6)에 기억된 전류 계조치에 근거하여 선택하고, 선택된 트랜지스터의 전류치의 합에 상당하는 전류치(FET(80)의 드레인-소스 전류치)로서 전류 계조치에 상당하는 정전류를 생성하고 있다. 이러한 전류 계조치에 따른 트랜지스터의 선택에 의해, 전류 계조치에 따른 정전류를 용이하게 발생시킬 수 있어, 본 실시 형태의 데이터선 구동에 적절하다.

또한, 이러한 콘트롤러 IC(20)를 가지는 실시 형태의 표시 장치(1)는 휘도 얼룩이 저감 또는 해소된 고품질의 표시를 실현하는 표시 장치로 된다.

이상, 실시 형태에 대해 설명했지만, 본 발명의 표시 장치나 표시 구동 장치, 표시 구동 방법은 실시 형태에 한정되지 않고 다양한 변형예를 생각할 수 있다. 전류 계조치를 기억하는 설정 레지스터(46b)는, 실제의 하드웨어 형태로서 레지스터 구성이 이용되어도 좋지만, D-RAM(Dynamic Random Access Memory), S-RAM(Static Random Access Memory), 플래시 메모리 등의 메모리가 이용되어도 좋다. 또한, 이형 패널 대응을 위해 전류 계조치의 리라이팅이 필요없는 경우, 설정 레지스터(46b)의 기능을 ROM(Read Only Memory)에 의해 실현하여도 좋다.

도 9에서 설명한 각종의 화상 PCT#1~PCT#n에 따른 전류 계조치 ST#1~ST#n은 MPU(2)가 기억하고, 필요에 따라 콘트롤러 IC(20)에 전송하는 것으로 했지만, 전류 계조치 ST#1~ST#n을 콘트롤러 IC(20)가 내부에 기억해 두어도 좋다. 그 경우, 콘트롤러 IC(20)는 표시 데이터의 전환에 따라 전류 계조치를 선택하여 설정 레지스터(46b)에 기입하도록 한다.

또한, 본 발명은 OLED를 이용하는 표시 장치뿐만 아니라, 다른 종류의 표시 장치에서도 적용 가능하다. 특히 전류 구동에 의한 자발광 소자를 이용한 표시 장치에 매우 적합하다.

1: 표시 장치
2: MPU
10: 표시부
20: 콘트롤러 IC
21: 캐소드 드라이버
31: 구동 제어부
32: 표시 데이터 기억부
33: 애노드 드라이버
43: 타이밍 콘트롤러
44: 기준 전류 생성부
45: 전류 계조 제어부
46: 전류 설정부
46b: 설정 레지스터

Claims (7)

1. 열 방향으로 나열된 복수의 화소에 공통으로 접속된 데이터선과, 행 방향으로 나열된 복수의 화소에 공통으로 접속된 주사선이, 각각 복수 배치되고, 상기 데이터선과 상기 주사선의 각 교차점에 대응하여 화소가 형성되어 있는 표시부에 대해, 표시 데이터에 근거하는 표시 구동을 행하는 표시 구동 장치로서,
   표시 데이터의 프레임을 구성하는 각 주사선에 대해 설정된 전류 계조치를 기억하는 설정 레지스터와, 상기 설정 레지스터에 기억시키는 전류 계조치를 기억하는 버퍼부를 갖는 전류 설정부와,
   1프레임 내의 각 주사선의 주사 타이밍마다, 상기 전류 설정부의 상기 설정 레지스터에 기억된 상기 전류 계조치 중에서 대응하는 주사선의 전류 계조치에 상당하는 정전류를 생성하는 전류 계조 제어부와,
   상기 데이터선의 각각에 대해, 표시 데이터로 규정되는 화소의 계조치에 따른 시간 길이만큼, 상기 전류 계조 제어부로부터의 정전류를 공급하는 데이터선 구동부
   를 구비하되,
   상기 전류 설정부의 상기 설정 레지스터에 기억되는 전류 계조치는 상기 표시부에서 표시하는 표시 데이터의 전환에 대응하여, 상기 버퍼부에 기억된 전류 계조치로 리라이팅되고,
   상기 버퍼부에는 상기 표시부에서 현재 표시되는 표시 데이터의 다음에 표시될 표시 데이터의 전류 계조치가 기억되는
   표시 구동 장치.
   
2. 제 1 항에 있어서,
   상기 전류 계조 제어부는, 각 주사선의 주사 기간 사이의 블랭킹 기간에, 상기 전류 계조치의 전환을 실행하는
   표시 구동 장치.
   
3. 삭제
4. 제 1 항에 있어서,
   상기 전류 설정부에 기억되는 전류 계조치의 리라이팅은 프레임 개시 타이밍에 행해지는
   표시 구동 장치.
   
5. 제 1 항 또는 제 2 항에 있어서,
   상기 전류 계조 제어부는, 전류치에 대해 상이한 가중치 부여된 복수의 트랜지스터 중 하나 이상을, 상기 대응하는 주사선에 대한 전류 계조치에 근거하여 선택하고, 선택된 트랜지스터에 흐르는 전류치의 합에 상당하는 전류치를 상기 전류 계조치에 상당하는 정전류로서 생성하는
   표시 구동 장치.
   
6. 열 방향으로 나열된 복수의 화소에 공통으로 접속된 데이터선과, 행 방향으로 나열된 복수의 화소에 공통으로 접속된 주사선이, 각각 복수 배치되고, 상기 데이터선과 상기 주사선의 각 교차점에 대응하여 화소가 형성되어 있는 표시부에 대해, 표시 데이터에 근거하는 표시 구동을 행하는 표시 구동 방법으로서,
   설정 레지스터와, 상기 설정 레지스터에 기억시키는 전류 계조치를 기억하는 버퍼부를 갖는 전류 설정부의 상기 설정 레지스터에, 표시 데이터의 프레임을 구성하는 각 주사선에 대해 설정된 전류 계조치를 기억하고,
   1프레임 내의 각 주사선의 주사 타이밍마다, 기억된 전류 계조치 중에서 대응하는 주사선의 전류 계조치에 상당하는 정전류를 생성하고,
   생성한 정전류를, 상기 데이터선의 각각에 대해, 표시 데이터로 규정되는 화소의 계조치에 따른 시간 길이만큼 공급함과 아울러,
   상기 전류 설정부의 상기 설정 레지스터에 기억되는 전류 계조치를, 상기 표시부에서 표시하는 표시 데이터의 전환에 대응하여, 상기 버퍼부에 기억된 전류 계조치로 리라이팅하고,
   상기 버퍼부에는 상기 표시부에서 현재 표시되는 표시 데이터의 다음에 표시될 표시 데이터의 전류 계조치가 기억되는
   표시 구동 방법.
   
7. 열 방향으로 나열된 복수의 화소에 공통으로 접속된 데이터선과, 행 방향으로 나열된 복수의 화소에 공통으로 접속된 주사선이, 각각 복수 배치되고, 상기 데이터선과 상기 주사선의 각 교차점에 대응하여 화소가 형성되어 있는 표시부와,
   상기 주사선에 대해 주사선 구동 신호를 인가하는 주사선 구동부와,
   표시 데이터의 프레임을 구성하는 각 주사선에 대해 설정된 전류 계조치를 기억하는 설정 레지스터와, 상기 설정 레지스터에 기억시키는 전류 계조치를 기억하는 버퍼부를 갖는 전류 설정부와,
   1프레임 내의 각 주사선의 주사 타이밍마다, 상기 전류 설정부의 상기 설정 레지스터에 기억된 상기 전류 계조치 중에서 대응하는 주사선의 전류 계조치에 상당하는 정전류를 생성하는 전류 계조 제어부와,
   상기 데이터선의 각각에 대해, 표시 데이터로 규정되는 화소의 계조치에 따른 시간 길이만큼, 상기 전류 계조 제어부로부터의 정전류를 공급하는 데이터선 구동부
   를 구비하되,
   상기 전류 설정부의 상기 설정 레지스터에 기억되는 전류 계조치는 상기 표시부에서 표시하는 표시 데이터의 전환에 대응하여, 상기 버퍼부에 기억된 전류 계조치로 리라이팅되고,
   상기 버퍼부에는 상기 표시부에서 현재 표시되는 표시 데이터의 다음에 표시될 표시 데이터의 전류 계조치가 기억되는
   표시 장치.

Images